數(shù)電課程設(shè)計(jì)報(bào)告交通燈控制電路設(shè)計(jì)

1、20142015學(xué)年第一學(xué)期數(shù)字電子技術(shù)課程設(shè)計(jì)任務(wù)書（適用專業(yè)：勘查12級、地物12級） 專業(yè)班級 地物一班 姓 名 張瑞 學(xué) 號 12013103 開課系室 電工電子學(xué)教學(xué)中心 設(shè)計(jì)日期 2014年12月22日30日 目錄一、 設(shè)計(jì)題目二、 設(shè)計(jì)任務(wù)及要求1， 具體要求2， 輸入輸出資源說明三、 設(shè)計(jì)與仿真1， 基本要求的設(shè)計(jì)1.1時(shí)鐘分頻模塊1.2閃爍模塊1.3計(jì)數(shù)器模塊1.4譯碼器模塊1.5交通燈控制模塊1.6點(diǎn)陣顯示模塊2，擴(kuò)展模塊的設(shè)計(jì)2.1自動切換手動模塊的設(shè)計(jì)2.2交警控制模塊的設(shè)計(jì)3，頂層模塊的設(shè)計(jì)四、 總結(jié)與討論一、 設(shè)計(jì)題目數(shù)字電子技術(shù)課程設(shè)計(jì)題目：交通燈控制電路設(shè)計(jì)。交

2、通燈的顯示有很多方式，如十字路口、丁字路口等，而對于同一個(gè)路口又有很多不同的顯示要求，比如十字路口，車輛如果只要東西和南北方向通行就很簡單，而如果車子可以左右轉(zhuǎn)彎的通行就比較復(fù)雜。要完成本實(shí)驗(yàn)，首先必須了解交通路燈的燃滅規(guī)律。本實(shí)驗(yàn)需要用到實(shí)驗(yàn)箱上交通燈模塊中的發(fā)光二極管，即紅、黃、綠各四個(gè)。依人們的交通常規(guī)，“紅燈停，綠燈行，黃燈提醒”。其交通燈的燃滅規(guī)律為：東西路口的綠燈亮，南北路口的紅燈亮，東西方向通車，延時(shí)一段時(shí)間后，東西路口綠燈閃爍，紅燈亮（表示左轉(zhuǎn)彎），再延時(shí)一段時(shí)間后，黃燈開始閃爍。閃爍若干次后，東西路口紅燈亮，而同時(shí)南北路口的綠燈亮，南北方向開始通車，延時(shí)一段時(shí)間后，南北路口的

3、綠燈閃爍，紅燈亮（表示左轉(zhuǎn)彎），再延時(shí)一段時(shí)間后，黃燈開始閃爍。閃爍若干次后，再切換到東西路口方向，重復(fù)上述過程。在實(shí)驗(yàn)中使用4個(gè)七段碼管中的任意兩個(gè)數(shù)碼管顯示時(shí)間。東西路和南北路的通車時(shí)間均設(shè)定為20s（其中，綠燈亮?xí)r間為10s，綠燈閃爍時(shí)間為5s，黃燈閃爍時(shí)間為5s）。數(shù)碼管的時(shí)間總是顯示為20、19、18、172、1、0、20、19、18。在顯示時(shí)間小于等于5秒的時(shí)候，通車方向的黃燈閃爍。在東西向綠燈期間，點(diǎn)陣顯示自己的姓名；在南北向綠燈期間，點(diǎn)陣顯示自己的學(xué)號后3位。二、 設(shè)計(jì)任務(wù)及要求1. 具體要求本課程設(shè)計(jì)要完成的任務(wù)就是設(shè)計(jì)一個(gè)簡單的交通燈控制器，交通燈顯示用實(shí)驗(yàn)箱的交通燈模塊和

4、七段碼管中的任意兩個(gè)來顯示。系統(tǒng)時(shí)鐘選擇時(shí)鐘模塊的50MHz時(shí)鐘，黃燈和綠燈閃爍時(shí)鐘要求為2Hz，七段碼管的時(shí)間顯示為1Hz脈沖，即每1s中遞減一次。在東西向綠燈期間，點(diǎn)陣顯示自己的姓名；在南北向綠燈期間，點(diǎn)陣顯示自己的學(xué)號后3位。顯示方式：1秒顯示一個(gè)漢字或者一個(gè)數(shù)字（漢字和數(shù)字均靜止不動，即不循環(huán)），然后全暗1秒，然后再顯示一個(gè)漢字或者一個(gè)數(shù)字，以此類推。實(shí)驗(yàn)箱中用到的數(shù)字時(shí)鐘模塊、按鍵開關(guān)、數(shù)碼管、點(diǎn)陣與FPGA的接口電路，以及數(shù)字時(shí)鐘源、按鍵開關(guān)、數(shù)碼管、點(diǎn)陣與FPGA的管腳連接在以前的實(shí)驗(yàn)中都做了詳細(xì)說明，這里不再贅述。交通燈模塊原理與LED燈模塊的電路原理一致，當(dāng)有高電平輸入時(shí)LE

5、D燈就會被點(diǎn)亮，反之不亮。只是LED發(fā)出的光有顏色之分。2. 輸入輸出資源說明1、外部輸入脈沖信號時(shí)鐘源CP（50MHz），經(jīng)適當(dāng)分頻后供計(jì)數(shù)器使用。2、輸出2組顯示譯碼信號（每組7個(gè)輸出端），分別接到外部的兩個(gè)七段數(shù)碼管M1、M2上，M1和M2分別顯示倒計(jì)時(shí)的十位和個(gè)位。3、輸出6個(gè)高低電平信號，分別接到外部的6個(gè)指示縱向、橫向的LED燈。（輸出高電平時(shí)，對應(yīng)的LED燈亮）其具體框圖如下：1Hz縱向指示燈LED1控制器計(jì)數(shù)器（倒計(jì)時(shí)；通車時(shí)間倒計(jì)時(shí)）七段LED數(shù)碼管顯示（2個(gè)）50MHz縱向指示燈LED3橫停指示燈LED6縱向指示燈LED2橫向指示燈LED5橫向指示燈LED4CLK顯示姓名或

6、者學(xué)號圖1 交通燈控制電路結(jié)構(gòu)框圖根據(jù)如上說明，本設(shè)計(jì)的主要任務(wù)和設(shè)計(jì)要求是：1、按照現(xiàn)代數(shù)字系統(tǒng)的Top-Down模塊化設(shè)計(jì)方法，提出交通燈控制電路設(shè)計(jì)系統(tǒng)的整體設(shè)計(jì)方案，并進(jìn)行正確的功能劃分，分別提出并實(shí)現(xiàn)控制器、計(jì)數(shù)器、輸出譯碼、點(diǎn)陣顯示等模塊化子系統(tǒng)的設(shè)計(jì)方案。2、在Quartus的EDA設(shè)計(jì)環(huán)境中，完成系統(tǒng)的頂層設(shè)計(jì)、各子系統(tǒng)的模塊化設(shè)計(jì)。分別完成各個(gè)基于Verilog語言實(shí)現(xiàn)的子模塊（包括控制器電路、計(jì)數(shù)器電路、輸出譯碼電路、點(diǎn)陣顯示電路）的邏輯功能仿真。最后對頂層設(shè)計(jì)進(jìn)行功能仿真。 3、在2步的基礎(chǔ)上，用下載電纜通過JTAG口將對應(yīng)的sof文件加載到FPGA中。觀察實(shí)驗(yàn)結(jié)果是否與

7、自己的編程思想一致。三、 設(shè)計(jì)與仿真1.基本要求的設(shè)計(jì)1.1時(shí)鐘分頻模塊通過設(shè)計(jì)分頻器產(chǎn)生1khz、2hz、1hz時(shí)鐘頻率，為后面模塊提供時(shí)鐘脈沖。Verilog程序如下：module clk_div(clk_50MHz,clk_1KHz,clk_2Hz,clk_1Hz);input clk_50MHz;output clk_1KHz,clk_2Hz,clk_1Hz;reg 31:0 count1;reg 31:0 count2;reg 31:0 count3;reg clk_1KHz,clk_2Hz,clk_1Hz;always (posedge clk_50MHz)begincount1&

8、lt;=(count1=32'd49999)?1'd0:(count1+1'd1);clk_1KHz<=(count1>=32'd25000)?1'd1:1'd0;count2<=(count2=32'd24999999)?1'd0:(count2+1'd1);clk_2Hz<=(count2>=32'd12500000)?1'd1:1'd0;count3<=(count3=32'd49999999)?1'd0:(count3+1'd1);

9、clk_1Hz<=(count3>=32'd25000000)?1'd1:1'd0;endendmodule生成的模塊為：仿真測試結(jié)果：1.2閃爍模塊考慮到燈有閃爍功能，加了一個(gè)閃爍模塊控制燈的閃爍功能。Verilog程序如下：module flash(clk_2Hz,start,flash);input clk_2Hz;input start;output flash;reg flash;always (clk_2Hz or start)beginif(clk_2Hz=1&&start=1) flash=1;else flash=0;end

10、endmodule生成的模塊為：仿真測試結(jié)果：1.3計(jì)數(shù)器模塊用計(jì)數(shù)器實(shí)現(xiàn)倒計(jì)時(shí)，引入了一個(gè)變量reg4:0cnt來是實(shí)現(xiàn)計(jì)數(shù)器模值得改變。Verilog程序如下：module cnt20or30(clk_1Hz,k0,q,ew_sn);input clk_1Hz,k0;output 4:0 q;output ew_sn;reg 4:0 q;reg 4:0 cnt;reg ew_sn;initial beginq=5'd20;cnt=5'd20;ew_sn=1;endalways (k0)beginif(k0=1)begincnt=5'd30;endelse begin

11、cnt=5'd20;endendalways (posedge clk_1Hz)beginif(q=5'd0)beginq=cnt;if(ew_sn=1) ew_sn=0;else ew_sn=1;endelse q=q-5'd1;endendmodule生成的模塊為：仿真測試結(jié)果：1.4譯碼器模塊實(shí)現(xiàn)將計(jì)數(shù)器的值顯示到7段數(shù)碼管上。Verilog程序如下：module yimaqi(clk_1KHz,q,Led1,Led2);input clk_1KHz;input 4:0 q;output 6:0 Led1;output 6:0 Led2;reg 6:0 Led1;

12、 reg 6:0 Led2; reg 3:0 A,B;always (posedge clk_1KHz)beginA=q/10;B=q%10;case (A)4'b0000: Led1 <= 7'b1000_000;4'b0001: Led1 <= 7'b1111_001;4'b0010: Led1 <= 7'b0100_100;4'b0011: Led1 <= 7'b0110_000;4'b0100: Led1 <= 7'b0011_001;4'b0101: Led1 <

13、;= 7'b0010_010;4'b0110: Led1 <= 7'b0000_010;4'b0111: Led1 <= 7'b1111_000;4'b1000: Led1 <= 7'b0000_000;4'b1001: Led1 <= 7'b0010_000;default : Led1 <= 7'b1111_111;endcasecase (B)4'b0000: Led2 <= 7'b1000_000;4'b0001: Led2 <= 7'

14、;b1111_001;4'b0010: Led2 <= 7'b0100_100;4'b0011: Led2 <= 7'b0110_000;4'b0100: Led2 <= 7'b0011_001;4'b0101: Led2 <= 7'b0010_010;4'b0110: Led2 <= 7'b0000_010;4'b0111: Led2 <= 7'b1111_000;4'b1000: Led2 <= 7'b0000_000;4'b10

15、01: Led2 <= 7'b0010_000;default : Led2 <= 7'b1111_111;endcaseendendmodule生成的模塊為:仿真測試結(jié)果：1.5交通燈控制模塊通過if else判斷語句來實(shí)現(xiàn)交通燈的控制。Verilog程序如下：module ledcontrol(k,q,ew_sn,g11,g12,y1,r1,g21,g22,y2,r2);input 4:0 q;input k,ew_sn;output g11,g12,y1,r1,g21,g22,y2,r2;reg g11,g12,y1,r1,g21,g22,y2,r2;alwa

16、ys (ew_sn or q or k)beginif(ew_sn=1&&q>5'd10)beging11=1;g12=0;y1=0;r1=0;g21=0;g22=0;y2=0;r2=1;endif(ew_sn=1&&q>5'd5&&q<=10)beging11=0;g12=1;y1=0;r1=0;g21=0;g22=0;y2=0;r2=1;endif(ew_sn=1&&q<=5'd5)beging11=0;g12=0;y1=1;r1=0;g21=0;g22=0;y2=0;r2=1;

17、endif(ew_sn=0&&q>5'd10)beging11=0;g12=0;y1=0;r1=1;g21=1;g22=0;y2=0;r2=0;endif(ew_sn=0&&q>5'd5&&q<=10)beging11=0;g12=0;y1=0;r1=1;g21=0;g22=1;y2=0;r2=0;endif(ew_sn=0&&q<=5'd5)beging11=0;g12=0;y1=0;r1=1;g21=0;g22=0;y2=1;r2=0;endif(k=1)beging11=0;g

18、12=0;y1=0;r1=0;g21=0;g22=0;y2=0;r2=0;endendendmodule生成的模塊為：仿真測試結(jié)果為：1.6點(diǎn)陣顯示模塊點(diǎn)陣是一行一行顯示的，由于變化頻率太高，肉眼分辨不出來，最后顯示出想要的圖案。Verilog程序如下：module dianzhendisplay(clk_1KHz,clk_1Hz,g11,g21,row,con); input clk_1KHz,clk_1Hz,g11,g21; output15:0 row; output15:0 con; reg15:0 row; reg15:0 con; integer cnt,a=0,b=4; reg1

19、5:0 r159:0; initial begin /張 r0 <= 16'b 0000001011111101; r1 <= 16'b 1111101011111011; r2 <= 16'b 1111101011110111; r3 <= 16'b 1111101011101111; r4 <= 16'b 0000001011011111; r5 <= 16'b 0111111010111111; r6 <= 16'b 0100000000000000;r7 <= 16'b 01

20、11111001111111; r8 <= 16'b 0000001010111111; r9 <= 16'b 1111101011011111; r10 <=16'b 1111101011101111; r11 <=16'b 1111101011110111; r12 <=16'b 1111101011111011; r13 <=16'b 1101101011011101; r14 <=16'b 1110101010111110; r15 <=16'b 11110010011111

21、11; /全暗r16 <=16'b 1111111111111111; r17 <=16'b 1111111111111111; r18 <=16'b 1111111111111111; r19 <=16'b 1111111111111111; r20 <=16'b 1111111111111111; r21 <=16'b 1111111111111111; r22 <=16'b 1111111111111111; r23 <=16'b 1111111111111111; r24 &

22、lt;=16'b 1111111111111111; r25 <=16'b 1111111111111111; r26 <=16'b 1111111111111111; r27 <=16'b 1111111111111111; r28 <=16'b 1111111111111111; r29 <=16'b 1111111111111111; r30 <=16'b 1111111111111111; r31 <=16'b 1111111111111111; /瑞 r32 <=16

23、9;b 0000000101101101; r33 <=16'b 1110111101101101; r34 <=16'b 1110111101101101;r35 <=16'b 1110111101101101; r36 <=16'b 1110111100000001; r37 <=16'b 1110111111111111; r38 <=16'b 1110111000000000; r39 <=16'b 0000000111101111; r40 <=16'b 111011111

24、1011111; r41 <=16'b 1110111111111111; r42 <=16'b 1110111100000000; r43 <=16'b 1110111101011010; r44 <=16'b 1110111101011010; r45 <=16'b 1110111101011010; r46 <=16'b 1110111101011000; r47 <=16'b 0000000101111110; /全暗r48 <=16'b 1111111111111111;

25、r49 <=16'b 1111111111111111; r50 <=16'b 1111111111111111; r51 <=16'b 1111111111111111; r52 <=16'b 1111111111111111; r53 <=16'b 1111111111111111; r54 <=16'b 1111111111111111; r55 <=16'b 1111111111111111; r56 <=16'b 1111111111111111; r57 <=16&

26、#39;b 1111111111111111; r58 <=16'b 1111111111111111; r59 <=16'b 1111111111111111; r60 <=16'b 1111111111111111; r61 <=16'b 1111111111111111;r62 <=16'b 1111111111111111; r63 <=16'b 1111111111111111; /1r64 <=16'b 1111110011111111; r65 <=16'b 11111

27、10011111111; r66 <=16'b 1111110011111111; r67 <=16'b 1111110011111111; r68 <=16'b 1111110011111111; r69 <=16'b 1111110011111111; r70 <=16'b 1111110011111111; r71 <=16'b 1111110011111111; r72 <=16'b 1111110011111111; r73 <=16'b 1111110011111111;

28、 r74 <=16'b 1111110011111111; r75 <=16'b 1111110011111111; r76 <=16'b 1111110011111111; r77 <=16'b 1111110011111111; r78 <=16'b 1111110011111111; r79 <=16'b 1111110011111111; /全暗r80 <=16'b 1111111111111111; r81 <=16'b 1111111111111111; r82 <

29、=16'b 1111111111111111; r83 <=16'b 1111111111111111; r84 <=16'b 1111111111111111; r85 <=16'b 1111111111111111; r86 <=16'b 1111111111111111; r87 <=16'b 1111111111111111; r88 <=16'b 1111111111111111; r89 <=16'b 1111111111111111; r90 <=16'b 11

30、11111111111111; r91 <=16'b 1111111111111111; r92 <=16'b 1111111111111111; r93 <=16'b 1111111111111111; r94 <=16'b 1111111111111111; r95 <=16'b 1111111111111111; /0r96 <=16'b 0000000000000000; r97 <=16'b 0000000000000000; r98 <=16'b 001111111111

31、1100; r99 <=16'b 0011111111111100; r100 <=16'b 0011111111111100; r101 <=16'b 0011111111111100; r102 <=16'b 0011111111111100; r103 <=16'b 0011111111111100; r104 <=16'b 0011111111111100; r105 <=16'b 0011111111111100; r106 <=16'b 0011111111111100;

32、 r107 <=16'b 0011111111111100; r108 <=16'b 0011111111111100; r109 <=16'b 0011111111111100; r110 <=16'b 0000000000000000; r111 <=16'b 0000000000000000; /全暗r112 <=16'b 1111111111111111; r113 <=16'b 1111111111111111; r114 <=16'b 1111111111111111;

33、r115 <=16'b 1111111111111111; r116 <=16'b 1111111111111111; r117 <=16'b 1111111111111111; r118 <=16'b 1111111111111111; r119 <=16'b 1111111111111111; r120 <=16'b 1111111111111111; r121 <=16'b 1111111111111111; r122 <=16'b 1111111111111111; r123

34、 <=16'b 1111111111111111; r124 <=16'b 1111111111111111; r125 <=16'b 1111111111111111;r126 <=16'b 1111111111111111; r127 <=16'b 1111111111111111; /3r128 <=16'b 0000000000000000; r129 <=16'b 0000000000000000; r130 <=16'b 1111111111111100; r131 &l

35、t;=16'b 1111111111111100; r132 <=16'b 1111111111111100; r133 <=16'b 1111111111111100; r134 <=16'b 1111111111111100; r135 <=16'b 0000000000000000; r136 <=16'b 0000000000000000; r137 <=16'b 1111111111111100; r138 <=16'b 1111111111111100; r139 <=1

36、6'b 1111111111111100; r140 <=16'b 1111111111111100; r141 <=16'b 1111111111111100; r142 <=16'b 0000000000000000;r143 <=16'b 0000000000000000; /全暗r144 <=16'b 1111111111111111; r145 <=16'b 1111111111111111; r146 <=16'b 1111111111111111; r147 <=16&

37、#39;b 1111111111111111; r148 <=16'b 1111111111111111; r149 <=16'b 1111111111111111; r150 <=16'b 1111111111111111; r151 <=16'b 1111111111111111; r152 <=16'b 1111111111111111; r153 <=16'b 1111111111111111; r154 <=16'b 1111111111111111; r155 <=16'

38、b 1111111111111111; r156 <=16'b 1111111111111111; r157 <=16'b 1111111111111111;r158 <=16'b 1111111111111111; r159 <=16'b 1111111111111111;end always(posedge clk_1Hz) begin if(a=3) a<=0; else a<=a+1; end always(posedge clk_1Hz) begin if(b=9) b<=4; else b<=b+1;

39、end always(posedge clk_1KHz) begin if(cnt=15) begin cnt<=0; end else cnt<=cnt+1; case(cnt) 0: con<=16'b0000_0000_0000_0001; 1: con<=16'b0000_0000_0000_0010; 2: con<=16'b0000_0000_0000_0100; 3: con<=16'b0000_0000_0000_1000; 4: con<=16'b0000_0000_0001_0000; 5:

40、con<=16'b0000_0000_0010_0000; 6: con<=16'b0000_0000_0100_0000;7: con<=16'b0000_0000_1000_0000; 8: con<=16'b0000_0001_0000_0000; 9: con<=16'b0000_0010_0000_0000; 10: con<=16'b0000_0100_0000_0000; 11: con<=16'b0000_1000_0000_0000; 12: con<=16'b00

41、01_0000_0000_0000; 13: con<=16'b0010_0000_0000_0000; 14: con<=16'b0100_0000_0000_0000; 15: con<=16'b1000_0000_0000_0000; endcase if(g11=1) begin case(cnt) 0: row<=ra*16+0; 1: row<=ra*16+1; 2: row<=ra*16+2; 3: row<=ra*16+3; 4: row<=ra*16+4; 5: row<=ra*16+5; 6: row<=ra*16+6; 7: row<=ra*16+7; 8: row<=ra*16+8; 9: row<=ra*16+9; 10: row<=ra*16+10; 11: row<=ra*16+11; 12: row<=ra