數(shù)字邏輯電路課件：6-4計(jì)數(shù)器(2011）

1、 集成計(jì)數(shù)器具有功能較完善、通用性強(qiáng)、功耗低、工作速率高且可以自擴(kuò)展等許多優(yōu)點(diǎn)，因而得到廣泛應(yīng)用。 目前由TTL和CMOS電路構(gòu)成的MSI計(jì)數(shù)器都有許多品種， 表中列出了幾種常用TTL型MSI計(jì)數(shù)器的型號(hào)及工作特點(diǎn)。 常用常用TTL型型MSI計(jì)數(shù)器計(jì)數(shù)器 74LS161是模24(四位二進(jìn)制)同步計(jì)數(shù)器，具有計(jì)數(shù)、保持、 預(yù)置、清0功能，其邏輯電路及傳統(tǒng)邏輯符號(hào)分別如下圖 (a)、 (b)所示。它由四個(gè)JK觸發(fā)器和一些控制門(mén)組成，QD、QC、QB、QA 是計(jì)數(shù)輸出，QD 為最高位。 OC為進(jìn)位輸出端，OC=QDQCQBQAT，僅當(dāng)T=1且計(jì)數(shù)狀態(tài)為1111時(shí)，OC才變高，并產(chǎn)生進(jìn)位信號(hào)。 74L

2、S161計(jì)數(shù)器計(jì)數(shù)器(a) 邏輯圖；邏輯圖； (b) 傳統(tǒng)邏輯符號(hào)傳統(tǒng)邏輯符號(hào) 計(jì)數(shù)器計(jì)數(shù)時(shí)：Cr=LD=1， PT=1，在CP作用下計(jì)數(shù)器正常計(jì)數(shù)，低位為全1時(shí)翻轉(zhuǎn)，否則保持。當(dāng)P、T中有一個(gè)為低時(shí)，各觸發(fā)器J、K為0，計(jì)數(shù)器處于保持狀態(tài)。 CP為計(jì)數(shù)脈沖輸入端，上升沿有效。 Cr為異步清0端，低電平有效，只要Cr=0，立即有QDQCQBQA=0000，與CP無(wú)關(guān)。 LD為同步預(yù)置端，低電平有效，當(dāng)Cr=1，LD=0，在CP上升沿來(lái)到時(shí)，才能將預(yù)置輸入端D、C、B、A的數(shù)據(jù)送至輸出端，即QDQCQBQA=DCBA。 P、T為計(jì)數(shù)器允許控制端，高電平有效，只有當(dāng)Cr=LD=1， PT=1，在C

3、P作用下計(jì)數(shù)器才能正常計(jì)數(shù)。當(dāng)P、T中有一個(gè)為低時(shí)，各觸發(fā)器的J、K端均為0，從而使計(jì)數(shù)器處于保持狀態(tài)。P、T的區(qū)別是T影響進(jìn)位輸出OC，而P則不影響OC。 74LS161功能表功能表 .Cr : 清0LD : 預(yù)置數(shù)控制QCC :進(jìn)位輸出QCB :借位輸出D、C、B、A :預(yù)置數(shù)輸入C PU : 加 計(jì) 數(shù) 脈 沖 輸 入CPD : 減計(jì)數(shù)脈沖輸入 Cr LD D C B A CPU CPD QD QC QB QA 1 d d d d d d d 0 0 0 0 0 0 D C B A d d D C B A 0 1 d d d d 1 加計(jì)數(shù) 0 1 d d d d 1 減計(jì)數(shù) QATRS

4、1TRS1TRS1TRSQBQCQD&1&1&1&1111 1CPUCPDCrLDABCD&11QCBQCC例1 : 用74LS193利用反饋歸零法構(gòu)成十進(jìn)制加法計(jì)數(shù)器11 0000 0001 0010 0011 0100 1010 1001 1000 0111 0110 0101例2 : 用74LS193利用預(yù)置數(shù)法構(gòu)成模12減法計(jì)數(shù)器110初態(tài)設(shè)置.111111101101110010111010100110000111011001010100 0011 同步十進(jìn)法計(jì)數(shù)器74LS160與同步二進(jìn)制加法計(jì)數(shù)器74LS161（也即同步十六進(jìn)制加法計(jì)數(shù)器）

5、基本相同。異步置零，異步預(yù)置和保持功能與74LS161是完全相同的，只是計(jì)數(shù)規(guī)律有所差別。 & JCR& K& & 1 CPD0D1D2D3& JCR& KQ0&1& JCR& KQ1&1Q2&1& JCR& KQ3&1&11OCEPET1&計(jì)數(shù)器74LS160的邏輯圖LDDR 該器件為雙時(shí)鐘工作方式，CPU是加計(jì)數(shù)時(shí)鐘輸入，CPD是減計(jì)數(shù)時(shí)鐘輸入，均為上升沿觸發(fā)，采用8421 BCD碼計(jì)數(shù)。 Cr為異步清0端，高電平有效。 LD為異步預(yù)置控制端，低電平有效，當(dāng)Cr=0、LD=0時(shí)預(yù)置輸入端D、C、B、A的數(shù)據(jù)送至輸出端，即QDQCQBQA=DCBA。 進(jìn)位輸出和借位輸出是分開(kāi)的。 OCC為進(jìn)位輸出，加法計(jì)數(shù)時(shí)，進(jìn)入1001狀態(tài)后有負(fù)脈沖輸出，脈寬為一個(gè)時(shí)鐘周期。 OCB為借位輸出，減法計(jì)數(shù)時(shí)，進(jìn)入0000狀態(tài)后有負(fù)脈沖輸出，脈寬為一個(gè)時(shí)鐘周期。 QDQCQBQACrDCBA CPD CPu S T1 1 S T0