高壓輸出電流1A可調(diào)節(jié)高亮度LED線性驅(qū)動IC設(shè)計

1、高壓輸出電流1A可調(diào)節(jié)高亮度LED線性驅(qū)動IC設(shè)計摘要隨著信息科學(xué)的快速發(fā)展，電源技術(shù)變得越來越重要。因低壓差線性穩(wěn)壓器(LDO)的體積小，高電源抑制比，功耗小，低噪聲以及應(yīng)用端電路簡單等優(yōu)點(diǎn)在眾多電源中，受到人們的普遍關(guān)注。此外，由于LDO還具有較好的線性瞬態(tài)響應(yīng)和負(fù)載瞬態(tài)響應(yīng)，使它在便攜式、工業(yè)化、汽車行業(yè)等領(lǐng)域占有重要地位，比如在PDA，MP3播放器，無線電話，DDR等電子設(shè)備中應(yīng)用廣泛。因此，LDO電流源的設(shè)計成為當(dāng)前電源技術(shù)領(lǐng)域的研究熱點(diǎn)，具有重要的理論意義和實際應(yīng)用價值。本文采用TMSC 0.6mm 5v器件模型，設(shè)計了一款常規(guī)的LDO線性穩(wěn)壓電流源，可輸出高達(dá)1A的電流,它的組成

2、包括誤差放大器（AMP），緩沖器（buffer），NMOS大功率管。作者首先詳細(xì)的分析了LDO線性穩(wěn)壓電流源的基本結(jié)構(gòu)及工作原理，然后根據(jù)其功能和性能指標(biāo)參數(shù)的要求，在傳統(tǒng)的LDO的基礎(chǔ)上對LDO電路進(jìn)行了改進(jìn)，使之成為一個可輸出電流最高為1A的電流源。修改其誤差放大器的結(jié)構(gòu)并增加了源極跟隨器作為緩沖器，本文誤差放大器采用的是PMOS輸入對管的兩級放大結(jié)構(gòu)用以提高誤差放大器的增益，同時也提高了功率管的電源抑制比（PSRR）。緩沖電路連接誤差放大器和功率管器件，其作用在于利用盡量少的功耗驅(qū)動功率器件。負(fù)載電流可從0到1A變化本文仿真均采用Candence仿真工具完成，并將設(shè)計的預(yù)指標(biāo)和仿真結(jié)果進(jìn)

3、行對比分析。關(guān)鍵詞：線性穩(wěn)壓電流源，誤差放大器，最高電流1A ABSTRACTWith the rapid development of information science, power technology is becoming increasingly important. Low dropout linear regulator (LDO), small size, high power supply rejection ratio, power consumption, low noise, and application-side circuit is simple and o

4、ther advantages in a number of power by the people's attention. In addition, the LDO also has a good linear transient response and load transient response, so that it occupies an important position in the field of portable, industrialization, and the automotive industry, such as PDAs, MP3 player

5、s, wireless phones, of DDR and other electronic equipment widely used. Therefore, the design of LDO current research in the field of power technology, has important theoretical significance and practical value.The using TMSC 0.6mm 5v device models, the analysis and design of a conventional LDO linea

6、r regulator, it consists of the error amplifier (EA), buffer (buffer), the NMOS power tube. the linear regulator is used widely. The author first detailed analysis of the basic structure and working principle of the LDO linear regulator, and then according to the requirements of its functions and pe

7、rformance parameters, tube together on the basis of traditional LDO power series structure, modify the structure of the error amplifier and source follower as a buffer, the error amplifier in this article uses a folded cascode structure improves the gain of the error amplifier, the use of NMOS as in

8、put power tube power supply rejection ratio (PSRR) of The buffer circuit to connect the error amplifier and power management devices, its role is to take advantage of to minimize the power consumption of drive power devices. Because the parasitic capacitance of high power devices are generally large

9、, so the buffer circuit is not only the output impedance as low as possible, but must be able to charge and discharge the parasitic capacitance in order to ensure that the response rate when the load current from 0A to 500MA change the start time of approximately 100 s, the stability of the output v

10、oltage of 1.8V, the simulation results show that the improved LDO linear regulator has a good transient response and stable output.In this paper simulation Candence simulation tools to complete, and design of pre-indicators were analyzed, KEYWORD: linear regulator, error amplifier，Max current 1A第一章緒

11、論- 4 -1.1國內(nèi)外研究現(xiàn)狀和發(fā)展趨勢- 4 -LDO國內(nèi)外研究現(xiàn)狀- 4 -1.1.1LDO發(fā)展趨勢- 5 -課題研究的意義- 6 -本文的主要內(nèi)容- 6 -第二章線性穩(wěn)壓電流源理論概述- 8 -2.1 線性穩(wěn)壓電流源的基本結(jié)構(gòu)- 8 -2.2各個模塊的功能- 8 -（1）運(yùn)算放大器- 8 -（2）緩沖器- 8 -（3）反饋網(wǎng)絡(luò)- 9 -2.3線性穩(wěn)壓電流源的工作原理簡介- 9 -第三章線性電流源各模塊的設(shè)計與仿真- 10 -3.1 線性穩(wěn)壓電流源的整體設(shè)計- 10 -3.2.誤差放大器設(shè)計與仿真- 10 -3.2.1總述- 10 -3.2.2 誤差放大器仿真展示- 17 -3.3 緩沖

12、器的設(shè)計- 19 -3.4基準(zhǔn)電壓源的設(shè)計- 20 -3.4.1總述- 20 -3.4.2仿真結(jié)果- 23 -3.5 溫度保護(hù)電路- 24 -3.5.1總述- 24 -3.5.2溫度保護(hù)電路的工作原理- 24 -3.5.3 溫度保護(hù)電路仿真結(jié)果- 26 -3.6PTAT電流- 27 -3.6.1總述- 27 -3.6.2 具體電路- 27 -3.7電流鏡- 27 -3.7.1總述- 27 -3.7.2電流鏡的種類- 27 -3.8. LDO線性穩(wěn)壓電流源整體電路仿真- 31 -3.8.1.DC直流掃描（橫坐標(biāo)為電源電壓，縱坐標(biāo)為輸出電流）- 31 -3.8.2. 瞬態(tài)分析- 31 -第四章總結(jié)

13、- 33 -參考文獻(xiàn)- 34 -致 謝- 34 -翻譯- 35 -第一章 緒論在高速發(fā)展的信息領(lǐng)域中，電源技術(shù)的地位顯得越來越重要。無論是先進(jìn)的計算機(jī)、無線通訊設(shè)備，還是汽車電子產(chǎn)品，都體現(xiàn)了電源技術(shù)的優(yōu)越性。它已經(jīng)成為當(dāng)前集成電路產(chǎn)業(yè)發(fā)展中的一個熱點(diǎn)，是一種必不可少的技術(shù)?，F(xiàn)如今，基于電源技術(shù)設(shè)計的電子產(chǎn)品已經(jīng)普及到人們的工作、生活的各個方面，其性能價格比愈來愈高，功能愈來愈強(qiáng)，市場競爭愈來愈激烈。1.1 國內(nèi)外研究現(xiàn)狀和發(fā)展趨勢LDO國內(nèi)外研究現(xiàn)狀在國外，LDO線性穩(wěn)壓器采用NPN工藝進(jìn)行設(shè)計逐漸呈現(xiàn)出衰退趨勢，而采用PNP工藝還維持了一定的市場份額；采用PMOS工藝主要應(yīng)用于8V以內(nèi)；D

14、MOS工藝在脫落電壓要求很高的領(lǐng)域：基于BCD工藝設(shè)計的LDO也開始了批量生產(chǎn)：許多LD0線性穩(wěn)壓器典型產(chǎn)品大都采用成本低的CMOS工藝實現(xiàn)。針對NPN和PNP雙極工藝產(chǎn)生大的脫落電壓和功耗的問題，國外做了大量的研究。修改傳輸器件結(jié)構(gòu)或是采用PMOS、NMOS以及CMOS技術(shù)，在保持更低的功耗前提下，大幅度地降低脫落電壓：當(dāng)脫落電壓降至600mV以內(nèi)，LDO線性穩(wěn)壓器才真正進(jìn)入低壓差時代。然而采用雙極和BiCMOS工藝技術(shù)設(shè)計的線性穩(wěn)壓器在軍事和一些特殊應(yīng)用領(lǐng)域依然具有其他LDO產(chǎn)品不可替代的優(yōu)點(diǎn)，例如在具有較高功率要求但對脫落電壓要求不高的領(lǐng)域以及在汽車電子、性價比高的領(lǐng)域具有一定的優(yōu)勢，保

15、持著自己的生存和發(fā)展空間。國外的許多LDO線性穩(wěn)壓器具有很優(yōu)越的性能。在超小功率范圍，例如奧地利微電子2008年推出的一款型號為ASl360低功耗LDO，其靜態(tài)電流只需1.5uA。還有德州儀器(TI)的TPS76733，采用CMOS工藝設(shè)計，具有1.2-3.3V的可調(diào)輸出電壓，脫落電壓為30mV40mA，而靜態(tài)電流在40mA負(fù)載電流下只有20uA。在中小功率范圍，脫落電壓在500mV以下，輸出電流從毫安級到安級已經(jīng)很普遍，例如ADI的ADP3338和ADP3339兩種anyCAP系列的LDO，其脫落電壓為190mV1A。由此可見，國外電源IC設(shè)計公司在LDO線性穩(wěn)壓器設(shè)計方面是非常具有實力的。

16、在國內(nèi)，LDO線性穩(wěn)壓器的開發(fā)還處于起步階段，產(chǎn)品種類少，產(chǎn)量也小，而且大多數(shù)產(chǎn)品的性能差。目前國內(nèi)自主研發(fā)及生產(chǎn)LDO線性穩(wěn)壓器的企業(yè)大約有300家，形成規(guī)模也不過十幾家。雖然很多企業(yè)的LDO產(chǎn)品已占據(jù)了國內(nèi)相當(dāng)?shù)氖袌?，并且還有少量產(chǎn)品出口，但還是缺乏電路設(shè)計的核心技術(shù)，所以還需要把大量的精力放在LDO線性穩(wěn)壓器的研究和開發(fā)上。1.1.1 LDO發(fā)展趨勢(1)電源壽命和效率最大化；電子產(chǎn)品中電池供電時間，已經(jīng)成為消費(fèi)者最為關(guān)心的性能之一。提高電池的壽命和延長電子產(chǎn)品的使用時間，是電源IC設(shè)計的重要趨勢。預(yù)計在未來幾年里，LDO線性穩(wěn)壓器的發(fā)展也將主要圍繞這種趨勢展開。(2)體積和成本最小化；

17、在性能相同的前提下，體積更小、成本更低的產(chǎn)品必然更具競爭力。為了減小體積，封裝也是LDO線性穩(wěn)壓器要解決的難題之一。而縮減成本、提高利潤一直是各個廠商的最終追求目標(biāo)。換言之，LDO線性穩(wěn)壓器面臨的關(guān)鍵任務(wù)之一就是如何使產(chǎn)品的性價比最大化。(3)電壓提供多樣化：現(xiàn)在的便攜產(chǎn)品通常都會集成諸如視頻、音頻、照相、錄像等多種功能。不同功能的實現(xiàn)都需要不同的供電電壓，而且要求供電電壓穩(wěn)定、干凈、可靠、高效。這就要求LDO具有臺皂夠提供多種輸出電壓的功能，并能有效地管理多種電壓，并且使之互不干擾 (4)設(shè)計周期最短化市場競爭的日趨激烈和產(chǎn)品的快速更新?lián)Q代使得企業(yè)不得不在盡可能短的時間內(nèi)將產(chǎn)品推向市場以搶占

18、先機(jī)。為此，LDO線性穩(wěn)壓器的設(shè)計周期也從過去的1218個月變?yōu)?個月甚至更短。這使電源Ic設(shè)計人員將面臨嚴(yán)峻的挑戰(zhàn)。（5）對高輸出電流和耐壓的低功率電路的需求增加隨著各種電子設(shè)備在工業(yè)領(lǐng)域的應(yīng)用，對高輸出電流和耐壓的需求也越來越大，因此，這也促成了各種此類芯片的產(chǎn)生(6)數(shù)字電源和模擬電源的相互結(jié)合過去業(yè)內(nèi)很多人認(rèn)為，數(shù)字技術(shù)很快將爭奪電源IC的主導(dǎo)權(quán)。但從用戶的角度來說，只有當(dāng)數(shù)字電源的成本等于或低于模擬電源時，用戶才會考慮使用。如今的實際情況是，這兩年中技術(shù)看起來正齊頭并進(jìn)，互為補(bǔ)充。相信在未來幾年，兩種技術(shù)相互結(jié)合，共同推動電源技術(shù)的發(fā)展。LDO線性穩(wěn)壓器也在這種驅(qū)使下出現(xiàn)了數(shù)字LDO

19、技術(shù)。這種技術(shù)是采用ADC和DSP取代誤差放大器而實現(xiàn)，從根本上講，它是數(shù)字單元與模擬LDO相結(jié)合的結(jié)果.課題研究的意義在電源IC中，一個重要的發(fā)展分支為DC/DC變換器。DC/DC變換器顧名思義就是將輸入的直流電壓轉(zhuǎn)換成另一種輸出穩(wěn)定的直流電壓。它是根據(jù)負(fù)載變化，調(diào)節(jié)內(nèi)部電阻阻值而實現(xiàn)的，有時也稱其為直流斬波器。DC/DC變換器根據(jù)傳輸功率管的工作方式，大致可分為線性穩(wěn)壓器和開關(guān)型穩(wěn)壓器兩大類。開關(guān)型穩(wěn)壓器是一種離散系統(tǒng)，其內(nèi)部的功率管工作在高頻開關(guān)狀態(tài)，導(dǎo)通電阻小。當(dāng)流過較大電流時，消耗在功率管上的功率很小，電源效率很高，可達(dá)到85以上。有時也稱它為“高效節(jié)能型電源”?，F(xiàn)在已經(jīng)成為穩(wěn)壓器的

20、主流產(chǎn)品，但是開關(guān)噪聲大是它的致命缺點(diǎn)，大大限制了在低噪聲、低紋波的模擬和射頻領(lǐng)域的應(yīng)用。而線性穩(wěn)壓正好相反，它是個連續(xù)系統(tǒng)。效率低、功率管發(fā)熱量大、輸出總小于輸入是它的缺點(diǎn)，但它有良好的線性調(diào)整率、負(fù)載調(diào)整率、高電源抑制比、低噪聲的優(yōu)點(diǎn)，正好可以彌補(bǔ)開關(guān)型穩(wěn)壓器的不足。線性穩(wěn)壓器還因具有低的紋波電壓而被廣泛應(yīng)用于對噪聲、紋波要求很高的電子設(shè)備中。然而，它的低效率給它帶來諸多不便。為了解決效率低的問題，低壓降線性穩(wěn)壓器，簡稱“LDO”，就產(chǎn)生了，現(xiàn)已成為線性穩(wěn)壓電流源的主流方向。本文的主要內(nèi)容為設(shè)計LDO線性穩(wěn)壓電流源，將首先著手于研究LDO線性穩(wěn)壓電源以及提高其穩(wěn)定性能的方法，然后借助can

21、dence設(shè)計電路及其模擬仿真。本文的主要內(nèi)容如下：（1）電路設(shè)計的組成：系統(tǒng)架構(gòu)選擇電路指標(biāo)參數(shù)確定完成整體電路設(shè)計說明功能電路設(shè)計（功率管選擇、誤差放大器、緩沖電路）電路仿真驗證（前仿真）（2）設(shè)計要求單通道輸出的LED恒流驅(qū)動器，內(nèi)建功率管以及電流鏡組件，可驅(qū)動高達(dá)1A的Sink電流可以通過調(diào)整外設(shè)電阻來任意設(shè)定輸出電流的大小。芯片的輸出端可承受40V高壓，支持多顆大功率LEd串接應(yīng)用。內(nèi)建輸出使能端，可以實現(xiàn)大功率LED的高灰階應(yīng)用內(nèi)建過熱保護(hù)電·，保護(hù)功率管不會因為過熱燒毀。內(nèi)建LED開·故障檢測輸出內(nèi)建調(diào)光輸入，用來控制輸出電流的占空比，允許較寬的LED調(diào)光范，

22、最大調(diào)光頻率為1MHz。 第二章 線性穩(wěn)壓電流源理論概述LDO線性穩(wěn)壓電流源是利用工作在飽和區(qū)的功率管(通常被稱為傳輸器件，通過電源電壓減去基準(zhǔn)電壓的差值，并通過MOS管將電壓轉(zhuǎn)化為電流的的一種直流電流源，并可以通過調(diào)整電阻的大小來調(diào)整輸出電流的范圍。2.1 線性穩(wěn)壓電流源的基本結(jié)構(gòu)LDO線性穩(wěn)壓電流源的基本結(jié)構(gòu)如圖2-1-1所示它由作為電流主通道的NMOS功率管，參考電壓源，誤差放大器，緩沖器反饋網(wǎng)絡(luò)，電流鏡網(wǎng)絡(luò)組成；為了芯片的安全，可內(nèi)置溫度保護(hù)電路（圖中未給出）圖2-1-12.2各個模塊的功能（1）運(yùn)算放大器運(yùn)算放大器將輸出的反饋電壓與基準(zhǔn)電壓進(jìn)行比較放大，然后通過控制NMOS功率管的柵

23、極，保持輸出電壓的穩(wěn)定。本模塊對傳統(tǒng)的誤差放大器進(jìn)行了改進(jìn)，通過加入一個緩沖級，利用負(fù)反饋技術(shù)極大地減少了調(diào)整管的等效電阻，從而將該處極點(diǎn)提升至高頻，有效地提高了環(huán)路的穩(wěn)定性。（2）緩沖器 緩沖電路連接運(yùn)算放大器和功率管器件，其作用是利用盡量少的功耗驅(qū)動功率器件，因為大功率器件的寄生電容一般都很大，所以緩沖電路不僅輸出阻抗要盡量低，同時必須能對寄生電容進(jìn)行充放電以保證響應(yīng)速率，同時緩沖電路的輸出電壓必須夠高，保證恩能夠關(guān)閉功率管，同時還必須包含高輸入阻抗低輸入電容的特點(diǎn)，以減小對運(yùn)算放大器的影響（3）反饋網(wǎng)絡(luò) 反饋網(wǎng)絡(luò)的作用是迫使運(yùn)算放大器的正端和負(fù)端具有相同的電壓，進(jìn)而控制電阻兩端的電壓（4

24、）功率管功率管通常也稱為調(diào)整管，它的主要作用是輸入向負(fù)載提供大電流的通道2.3線性穩(wěn)壓電流源的工作原理簡介LDO線性穩(wěn)壓電流源的工作原理是通過反饋作用調(diào)整通過電阻的電壓，進(jìn)而控制功率管的漏斷電流。在圖2-1-1中，參考電壓與反饋端具有相同的電壓，通過調(diào)整外接電阻的阻值來調(diào)整通過功率管的漏斷電流，之后通過簡單地電流鏡復(fù)制作用，將電流復(fù)制至輸出端。在這個過程中為了保證整個電路的穩(wěn)定性，引入了過溫保護(hù)電路，環(huán)境溫度超過安全值時，內(nèi)建使能端發(fā)揮作用，使整個電路處于關(guān)斷狀態(tài)；當(dāng)環(huán)境溫度低于安全值時，溫度保護(hù)電路停止工作，進(jìn)而使整個電路的工作恢復(fù)，繼續(xù)輸出電流。第三章 線性電流源各模塊的設(shè)計與仿真本章我們

25、將首先描述所設(shè)計的LDO線性穩(wěn)壓電流源的整體架構(gòu)，然后對關(guān)鍵子模塊進(jìn)行設(shè)計，并給出仿真結(jié)果。3.1 線性穩(wěn)壓電流源的整體設(shè)計 LDO線性穩(wěn)壓電流源的整體設(shè)計，按照功能的不同可以劃分為以下幾個模塊：誤差放大器模塊，緩沖器模塊，NMOS大功率管，電流鏡模塊，基準(zhǔn)電壓源模塊，PTAT電流產(chǎn)生模塊等。 線性穩(wěn)壓電流整體電路如下圖 3-1-1所示 圖 3-1-13.2.誤差放大器設(shè)計與仿真3.2.1總述誤差放大器作為LDO電流源的的關(guān)鍵模塊，設(shè)計時需要滿足環(huán)路增益和穩(wěn)定性的要求。理想的誤差放大器是： (1)高直流增益保證對所有的負(fù)載有著足夠的環(huán)路增益，一般要大于70dB. (2)低輸出阻抗，將調(diào)整管的柵

26、極處的極點(diǎn)拉到高頻 (3)合適的相位裕度和高的和系統(tǒng)穩(wěn)定性這里將采用PMOS輸入對管的兩級運(yùn)算放大器，由于兩級結(jié)構(gòu)至少會有兩個極點(diǎn)，相位偏移至少達(dá)到180°因此使用密勒電容進(jìn)行補(bǔ)償，同時為增大相位裕度，在密勒電容錢串接一個電阻，來引入一個零點(diǎn)，增加相位裕度以提高系統(tǒng)的穩(wěn)定性。偏置電路用電流源，是偏置不收電源的影響。因為，該誤差放大器的負(fù)載為高壓管，具有很高的漏端電容，于是在設(shè)計時的負(fù)載電容為20pF。此外，為了滿足能在環(huán)境溫度過高時電流源具有自我保護(hù)功能，需要在誤差放大其中加入使能端。具體的電路圖如圖 3-2-1所示圖 3-2-1 誤差放大器結(jié)構(gòu)圖其中： M3/M4為PMOS輸入對管

27、， M0/M1為第一級差分放大器的負(fù)載管M2/M12為第二級共源放大器M9/M6為內(nèi)建電流鏡管，為第一級差分放大器提供電流M10/M11為使能控制管，用來控制整個誤差放大器的工作狀態(tài)1、 直流分析直流功耗令，則 動態(tài)輸出范圍GND+Von2 < Vout < VDD-Von122、 交流分析第一級第二級開環(huán)直流增益其中KP=共模抑制比若M0與M1,M3與M4分別完全相同，則加共模電壓是由對稱性可知2,3節(jié)點(diǎn)電壓變化相同，則第一級電路等效為圖3-2-2圖3-2-2 小信號電路等效為圖3-2-3圖3-2-3由圖3-2-2可得第一級共模增益為兩級運(yùn)放的CMRR與第一級的CMRR相等,故有

28、 單位增益帶寬如圖1 ,由于電容Cc在節(jié)點(diǎn)3引入的彌勒電容，使得節(jié)點(diǎn)3與主極點(diǎn)相關(guān)，主極點(diǎn)為單位增益帶寬為傳輸函數(shù)下面計算第二級的傳輸函數(shù)，如圖3-2-4所示，是第二級的等效電路圖，傳輸函數(shù)為故密勒電容Cc及電阻R0的引入，是第二級有一個零點(diǎn)，三個極點(diǎn)。零點(diǎn)的頻率為對于極點(diǎn)，以R0 = 0 時的另個極點(diǎn)來近似，當(dāng)R0 = 0時的傳輸函數(shù)為其中在時，兩個極點(diǎn)分別為此外在第一級的有源電流鏡負(fù)載的2節(jié)點(diǎn)存在一個鏡像極點(diǎn)，為故兩級運(yùn)放的傳輸函數(shù)為圖3-2-4相位補(bǔ)償讓傳輸函數(shù)中的零點(diǎn)抵消掉第二極點(diǎn)的相位影響，同時防止零點(diǎn)對幅度的影響，選擇，于是 ,解得， 圖 3-2-5則手工計算可得開環(huán)直流增益為取過

29、驅(qū)動電壓Von = 0.2V,則共模抑制比為 = 85dB偏置電流為3.2.2 誤差放大器仿真展示 DC直流掃描（橫坐標(biāo)為電源電壓，縱坐標(biāo)為EA輸出電壓）圖 3-2-6AC交流分析從圖 3-2-7可看出此誤差放大器的增益大約為80dB。0db時相位為-87.5°，則該相位裕度為PM=180°+（-87.5°）=92.5°。圖 3-2-7電源抑制比圖 3-2-8由圖 3-2-8可知誤差放大器具有較高的電源抑制比，滿足設(shè)計要求。共模抑制比圖3-2-8當(dāng)使能信號VH為低電平，VL為高電平時表明環(huán)境溫度過高，M10/M11管導(dǎo)通，整個電路中其他管子開始工作在截至

30、區(qū)，回路中的電流為零，即整個電路不工作，輸出為零，起到保護(hù)整個電路的作用。3.3 緩沖器的設(shè)計 緩沖電路連接誤差放大器和功率管器件，其作用在于利用盡量少的功耗驅(qū)動功率器件。因為大功率器件寄生電容一般都很大，所以緩沖電路不僅輸出阻抗要盡量低，而且必須能對寄生電容進(jìn)行充放電以保證響應(yīng)速率。緩沖電路必須包含帶寬高、輸出阻抗低、靜態(tài)工作電流低、擺率高、擺幅大、輸入阻抗高，輸入電容低的特點(diǎn)。緩沖電路的輸出電壓擺幅必須夠高，保證能關(guān)閉功率管，同時必須包含高輸入阻抗低輸入電容的特點(diǎn)，以減小對誤差放大器的影響。因為本文設(shè)計的調(diào)整管是NMOS管又因為NMOS型功率管柵沒有基極電流，所以普通的源跟隨器結(jié)構(gòu)就可以滿

31、足緩沖電路要求。設(shè)計電路圖如下：圖 3-3-1本文采用NMOS管構(gòu)成了源極跟隨器，參數(shù)設(shè)計為：(W/L)=6/1.23.4 基準(zhǔn)電壓源的設(shè)計基準(zhǔn)電壓源是模擬電路設(shè)計中廣泛采用的一個關(guān)鍵的基本模塊。所謂基準(zhǔn)電壓源就是能提供高精度和高穩(wěn)定度基準(zhǔn)量的電源，這種基準(zhǔn)與電源、工藝參數(shù)和溫度的關(guān)系很小，但是它的溫度穩(wěn)定性以及抗造性能影響著整個電路系統(tǒng)的精度和性能，本次設(shè)計中需要一個穩(wěn)定輸出1.2V電壓的基準(zhǔn)電壓源。這里我們先介紹基準(zhǔn)電壓源的國內(nèi)外發(fā)展現(xiàn)狀和趨勢，然后詳細(xì)介紹帶隙基準(zhǔn)電壓源的性能指標(biāo)，論述帶隙基準(zhǔn)源的基本原理以及基本機(jī)構(gòu)。最后給出設(shè)計后的電路圖和仿真結(jié)果3.4.1總述 基準(zhǔn)電壓源是指在模擬電

32、路或混合信號電路中用作電壓基準(zhǔn)的具有相對較高精度和穩(wěn)定度的參考電壓源。它的溫度穩(wěn)定性以及抗噪性能能影響整個電路系統(tǒng)的精度和性能。模擬電路使用基準(zhǔn)源或者是為了得到與電源無關(guān)的偏置,或者是為了得到與溫度無關(guān)的偏置,其性能的好壞直接應(yīng)此昂電路的性能穩(wěn)定,可見基準(zhǔn)源是電子電路不可或缺的一部分,因此也可以說性能優(yōu)良的基準(zhǔn)源是一切電子系統(tǒng)設(shè)計最基本和關(guān)鍵的要求之一.1、國內(nèi)外發(fā)展現(xiàn)狀及趨勢 近年來,國外對CMOS工藝實現(xiàn)的基準(zhǔn)源做了大量的研究,發(fā)表了大量的學(xué)術(shù)論文.其中的技術(shù)發(fā)展主要表現(xiàn)在如下幾個方面.（1、低電壓工作的基準(zhǔn)電壓源SOC的主流工藝師CMOS工藝,目前5V(0.6m),3.3V(0.35m)

33、,1.8V(0.18m)等的電源電壓已經(jīng)得到了廣泛的使用,隨著手持設(shè)備對低電源的需求不斷的增加,設(shè)計低壓工作的電壓基準(zhǔn)元成為了當(dāng)前基準(zhǔn)源研究的熱點(diǎn).由于創(chuàng)痛帶隙電壓基準(zhǔn)源的帶隙電壓為1.2v左右，所以，對于電源電壓低于1.2V的基準(zhǔn)設(shè)計必須采用特殊的電路結(jié)構(gòu)，許多文獻(xiàn)都提到了輸出基準(zhǔn)電壓低于1.2V的電路結(jié)構(gòu)，采用這些電路結(jié)構(gòu)后主要的工作電壓限制通常來自于運(yùn)放的工作電壓，不同運(yùn)放的電路結(jié)構(gòu)和MOS管的襯底效應(yīng)造成的高閾值電壓是限制工作電壓的主要因素。低溫度系數(shù)的基準(zhǔn)電壓源 低溫度系數(shù)的低壓基準(zhǔn)源對于要求精度高的應(yīng)用場合比較關(guān)鍵，比如說對于高精度的D/A、A/D結(jié)構(gòu)，高精度的電流源、電壓源等，對

34、于普通的一階溫度補(bǔ)償?shù)膸督Y(jié)構(gòu)的額溫度系數(shù)一般在20-50ppm/，因此，設(shè)計低溫度系數(shù)的電壓基準(zhǔn)源一般必須進(jìn)行高階溫度補(bǔ)償。目前出現(xiàn)的高階補(bǔ)償技術(shù)包括二階曲線補(bǔ)償技術(shù)，指數(shù)曲線補(bǔ)償技術(shù)，線形化VBE技術(shù)，基于電阻比值的溫度系數(shù)的曲線補(bǔ)償方法等。 （2）、傳統(tǒng)CMOS帶隙電壓基準(zhǔn)源本次設(shè)計采用傳統(tǒng)CMOS帶隙基準(zhǔn)電壓源基本原理介紹負(fù)溫度系數(shù)電壓雙極晶體管的基極-發(fā)射極電壓，或者更一般的說，PN結(jié)二極管的額正向電壓，具有負(fù)溫度系數(shù)。正溫度系數(shù)電壓兩個雙極晶體管工作在不相等的電流密度下，那么它們的基極-發(fā)射極電壓的差值就與絕對溫度成正比。利用上面得到的正、負(fù)溫度系數(shù)的電壓，可以設(shè)計出一個令人滿意的

35、零溫度系數(shù)的基準(zhǔn)。我們有，這里是兩個工作在不同電流密度下的雙級晶體管的基極-發(fā)射極電壓的差值。由于在室溫下,而,故我們令選擇使得,也就是，表明零溫度系數(shù)的基準(zhǔn)為 圖3-4-1給出了帶隙基準(zhǔn)源的電路原理圖：圖3-4-1這里假設(shè)基極電流可以忽略，晶體管Q2是由n個并列的晶體管單元組成，而Q1是一個晶體管單元。假設(shè)我們用某種方法強(qiáng)制Vo1和Vo2相等，那么,即，故有，這就意味著：如果,就可以作為與溫度無關(guān)的基準(zhǔn)。圖3-4-2給出了帶隙基準(zhǔn)源的實際電路圖3-4-2這里放大器以,為輸入，穩(wěn)定在近似相等的電壓。基準(zhǔn)電壓可以在放大器的輸出端得到。通過對上圖的分析，我們有得到流過右邊之路的電流為,因此輸出電壓

36、為 為了得到零溫度系數(shù)，必須使。這里我們選取n=24，帶隙基準(zhǔn)電壓源的實際電路圖3-4-3所示：圖3-4-33.4.2仿真結(jié)果仿真結(jié)果如圖3-3-4所示：圖3-4-4由圖3-3-4可看出在環(huán)境溫度從0-125變化時，基準(zhǔn)電壓源的輸出從最大的1.1985變化到最小的1.1830，變化幅度約為15mV,符合設(shè)計要求。3.5 溫度保護(hù)電路3.5.1總述隨著IC芯片集成密度和工作電流的不斷提高，功耗成為影響電路穩(wěn)定工作的一個關(guān)鍵因素。由于耗散功率發(fā)散到周圍環(huán)境中存在一定的熱阻，必然導(dǎo)致芯片溫度的升高。顯然，輸出功率越大，則耗散功率越高，芯片溫升也越顯著。通常，正偏PN結(jié)是芯片內(nèi)溫度最高的區(qū)域，當(dāng)局部過

37、熱點(diǎn)超出150的上限時，就會引起PN熱擊穿而過流，進(jìn)而產(chǎn)生熱電相互問的正反饋作用，并最終導(dǎo)致芯片系統(tǒng)工作失效1。因之，功率電路通常需要過流和溫度保護(hù)。過流保護(hù)是對最大輸出電流進(jìn)行限制，預(yù)防過流帶來過高的溫度；對于溫度保護(hù)，首先應(yīng)檢測溫度，當(dāng)最高溫度超出極限范圍時，即(時，產(chǎn)生使能控制信號，使輸出功率管關(guān)斷，進(jìn)入系統(tǒng)關(guān)閉的保護(hù)模式，并保證溫度不再繼續(xù)上升。當(dāng)溫度回落到低溫狀態(tài)時，即()時，狀態(tài)翻轉(zhuǎn)，系統(tǒng)恢復(fù)到正常工作模式3.5.2溫度保護(hù)電路的工作原理圖3-5-1給出了溫度保護(hù)電路的原型結(jié)構(gòu)，利用PN結(jié)正向?qū)妷?on)近似一2 my的溫度特性，可以實現(xiàn)精確的溫度檢測。在(25-150)溫度范

38、圍內(nèi)，125的溫度跨度所對應(yīng)的(on)變化近似為一250 mV，如圖中曲線a所示。為電流模低壓BGR提供的大小可調(diào)(O.74V左右)的零溫度系數(shù)帶隙基準(zhǔn)，如圖中曲線b所示。曲線a與b的交點(diǎn)決定了臨界轉(zhuǎn)折點(diǎn)溫度。顯然,越小，交點(diǎn)位置越遠(yuǎn)，即溫度越高. 與的比較先由PMOS差分輸入誤差放大,再由后級的CMOS反相放大器完成邏輯電平鎖定和緩沖后輸出。當(dāng)過溫發(fā)生時，輸出管Vg電位被上拉至高電位，系統(tǒng)關(guān)閉.溫度保護(hù)的遲滯特性是為避免因溫度小范圍的上下波動而造成系統(tǒng)頻繁關(guān)閉和開啟而設(shè)計的，電路中通過電阻R0和M7管的配合以實現(xiàn)遲滯功能.常溫下因較小,M7受低電平信號控制而不起作用，此時R0參與分壓作用。當(dāng)

39、溫度上升致使比較器狀態(tài)翻轉(zhuǎn)，則M7導(dǎo)通，R0作用被屏蔽，使得M4輸入端電壓更低，進(jìn)一步維持了翻轉(zhuǎn)后的輸出關(guān)閉狀態(tài).系統(tǒng)停止工作一段時間后,溫度逐漸下降,由于此時等效于曲線a整體下移，a與b的交點(diǎn)前移，當(dāng)達(dá)到時，再次發(fā)生翻轉(zhuǎn)，重新進(jìn)入正常工作模式。顯然，電阻R0上的電壓降對應(yīng)于溫度的遲滯量T。設(shè)Qn管感應(yīng)支路的偏置電流為，應(yīng)有其中=一2 mv為的負(fù)溫度系數(shù)，則有：若管偏置電流限制在100nA，R0取300K，則計算得到的溫度遲滯量為22.5溫度保護(hù)消耗額外的靜態(tài)電流，因此需要采用低功耗設(shè)計來減輕系統(tǒng)的負(fù)擔(dān)，基于圖1所示的原理，可將PMOS查分結(jié)構(gòu)改為單級共源放大結(jié)構(gòu)，并引入源自基準(zhǔn)和的穩(wěn)定偏置來

40、限制總的靜態(tài)電流，圖2中橫向PNP管提供感應(yīng)電壓，同時又作為倒相放大管。 圖3-5-1具體電路如下所示圖3-5-2 基于LPNP的溫度保護(hù)電路3.5.3 溫度保護(hù)電路仿真結(jié)果對上述電路進(jìn)行ADE溫度仿真，將溫度設(shè)置為從0-150之間變化，可以得到，如下的仿真波形： 圖 3-5-3從圖3-5-3中可以看到，當(dāng)環(huán)境溫度大于126時，溫度保護(hù)電路的輸出端放生跳變，輸出使能信號。進(jìn)而使整個系統(tǒng)處于關(guān)斷狀態(tài)，起到過溫保護(hù)的作用。圖 3-5-4圖3-5-4展示出了此溫度保護(hù)電路的遲滯特性。從圖中可以看出，此溫度保護(hù)電路的遲滯溫度為22.53.6 PTAT電流3.6.1總述在帶隙基準(zhǔn)電路的分析中，我們可以注

41、意到雙極型晶體管的偏置電流實際上是與絕對溫度成正比的。PTAT電流在許多應(yīng)用中是很有效的。3.6.2 具體電路圖 3-6-13.7 電流鏡3.7.1總述在模擬電路中,電流鏡的設(shè)計師基于對基準(zhǔn)電流的精確”復(fù)制”,其前提是已經(jīng)存在一個精準(zhǔn)的電流源可供使用.電流鏡作為CMOS模擬集成電路的主要基本電路單元之一,廣泛的應(yīng)用于各種模擬集成電路設(shè)計中.3.7.2電流鏡的種類電流鏡根據(jù)結(jié)構(gòu)的不同,可分為基本電流鏡,共源共柵電流鏡的幾類基本電流鏡 圖3-7-1圖3-7-1給出了電流鏡的原理圖.具體電路如圖3-7-2所示 圖 3-7-2在忽略溝道長度調(diào)制效應(yīng)是,該電路可以按比例復(fù)制電流于是得到該電路可以精確地復(fù)

42、制電流而不受工藝和溫度的影響,Iout只與Iref和器件尺寸的比率決定.當(dāng)上述電路雖然結(jié)構(gòu)簡單,但卻有一個很大的缺點(diǎn),即當(dāng)考慮溝道長度調(diào)制效應(yīng)時,此電流鏡會產(chǎn)生很大的誤差因此有由上式可以看出,復(fù)制電流會產(chǎn)生較大的誤差.共源共柵電流鏡為了抑制公道長度調(diào)制的影響,可以采用共源共柵電流鏡,共源共柵結(jié)構(gòu)可以使地步晶體管免受的影響共源共柵結(jié)構(gòu)的電路圖如圖 3-7-3所示圖 3-7-3在上述電路中選擇器件使則有 , 于是便可以消除溝道長度調(diào)制效應(yīng)的影響.單由于引進(jìn)了多余的管子,共源共柵電流鏡會消耗更多的電壓裕度.整體電路圖如圖3-7-4所示圖 3-7-43.8. LDO線性穩(wěn)壓電流源整體電路仿真3.8.1

43、.DC直流掃描（橫坐標(biāo)為電源電壓，縱坐標(biāo)為輸出電流）圖 3.8.1 DC直流掃描波形3.8.2. 瞬態(tài)分析（1）電源電壓變化（0V - 5V）圖 3.8.2 tran分析掃描波形上圖為輸出電壓，下圖為電源電壓，由圖可知在電源電壓變化時輸出電流穩(wěn)定在1A，滿足設(shè)計的要求。（2）負(fù)載電阻變化（1201K）圖 3-8-3 輸出電流隨電阻變化第四章 總結(jié) 線性穩(wěn)壓電流源的設(shè)計雖然簡單，卻也是個系統(tǒng)。結(jié)果實現(xiàn)出來不難，但想得到更好的電路穩(wěn)定性卻不是件容易的事。需要涉及很多方面的知識，同時需要深入理解并具有扎實的功底。提高性能的過程是對個人能力的一大挑戰(zhàn)，跳出已有的框架，不再局限于有限的折中，而是尋求更高

44、性能的結(jié)構(gòu)來代替之前的結(jié)構(gòu)，而這需要具備更加深厚的功底和對電路更深刻的認(rèn)識?；A(chǔ)很重要，基礎(chǔ)不是只看書做題就能打好的，還要實踐，邊搭建電路邊研究理論，然后再用于實踐，這是一個反饋的過程。通過做可以使自己的理論水平上升一個層次，同時發(fā)現(xiàn)自己的薄弱之處，有利于今后繼續(xù)研究和發(fā)掘。有時候做出一樣?xùn)|西不難，想做好卻很難。要追求高性能，我不得不去深入了解其深層次的原理，如反饋，功率管特性等等。我不得不利用更加復(fù)雜的電路和理論來實現(xiàn)預(yù)期目標(biāo)，需要有更高的能力去支配這些越來越復(fù)雜的電路和系統(tǒng)。形成對電路的直觀及微觀的認(rèn)識很重要，要形成直觀認(rèn)識是一個漫長的過程，它基于個人的理論水平和積累的經(jīng)驗。這種能力的實質(zhì)

45、就是在對電路本質(zhì)理解的基礎(chǔ)上，突出主要矛盾和關(guān)鍵因素的作用和影響，忽略次要因素的作用，通過基本模型的簡捷分析計算，實現(xiàn)電路的基本性能指標(biāo)要求，并通過仿真和驗證，獲得在限定條件下最優(yōu)的性能實現(xiàn)。深入地分析研究電路，轉(zhuǎn)化為一種思想，提取出一種解決問題的思路，抽象成一種更加普適的規(guī)律。要善于分析歸納總結(jié)積累，只有這樣，才能有創(chuàng)造，否則只是無謂地堆砌和COPY。提高模擬電路設(shè)計的水平，關(guān)鍵在于學(xué)會思考與聯(lián)系，而不僅僅局限于簡單的理解，必須學(xué)會思考電路的方式，思考的結(jié)果是原理的發(fā)現(xiàn)和應(yīng)用，進(jìn)一步的思考便會發(fā)現(xiàn)缺陷和不足，深入地思考將發(fā)現(xiàn)類似結(jié)構(gòu)之間的相互關(guān)聯(lián)和區(qū)別，進(jìn)而提出改進(jìn)思路，改進(jìn)結(jié)構(gòu)，甚至是完全

46、嶄新的原理?？傊?，不斷思考的結(jié)果是使設(shè)計能力不斷的進(jìn)步。擁有同時還要養(yǎng)成良好的思考習(xí)慣，不僅可以達(dá)到事半功倍的效果，還能為知識的積累提供扎實的基礎(chǔ)，而這又是作為一個電子工程師所必須具備的基本素質(zhì)，不管是對以后的工作和學(xué)習(xí)都將起到積極的作用。參考文獻(xiàn)1美R. Jacob Baker 著. 陳中建 等譯 . CMOS電·設(shè)計.布局與仿真 . 第一版. 北京：機(jī)械工業(yè)出版社. 2006年2美 Alan Hastings 著. 張為 等譯 . 模擬電·版圖的藝術(shù) . 第二版 . 北京：電子工業(yè)出版社 . 2007年3美畢查得.拉扎維 著. 陳貴燦 等譯 . 模擬CMOS集成電

47、83;設(shè)計.第一版.西安：西安交通大學(xué)出版社 . 20034 美 溫德爾 著，謝運(yùn)祥，王曉剛 譯. LED驅(qū)動電·設(shè)計. 北京：人民郵電出版社.2009年5 Gabriel Alfonso Rincón-Mora, Ph.D. 著 Analog IC Design With Low-Dropout Regulators . USA ：The McGraw-Hill Companies,Inc . 20096 CNSP-DD311 Datasheet、致 謝此次的畢業(yè)設(shè)計讓我學(xué)到了許多東西，作為一個模擬IC電路的入門者，能夠完成這個電路的設(shè)計我感到十分的高興。在論文完成之前。

48、首先我要感謝我的指導(dǎo)老師黃煒煒老師，在完成這次畢業(yè)設(shè)計上黃老師給了我很大的幫助，他個人對于學(xué)術(shù)嚴(yán)謹(jǐn)?shù)膽B(tài)度以及誨人不倦的教學(xué)態(tài)度給了我很大的觸動，黃老師曾多次不辭辛勞地親自為我講解各種我不明白的問題，并不斷地啟發(fā)我對問題的看法，讓我能夠靜下心來認(rèn)認(rèn)真真完成整個電路的設(shè)計。在完成論文的過程中，他給我提供了非常有用的參考資料，并在每個階段都提出值得我思考的建議，引導(dǎo)我使用更方便、正確的分析方法來解決問題。同時我也要感謝在設(shè)計過程給我?guī)椭臈畈┬峦瑢W(xué)，他也在各個方面給與了我巨大的支持和幫助，并不斷地耐心的給我講解一些基本的問題，使我獲益匪淺。然后，我要感謝華僑大學(xué)對我四年的培養(yǎng)。感謝曾經(jīng)教育和幫助過我

49、的所有老師。是你們讓我的大學(xué)生涯更加完整，你們身后的學(xué)術(shù)功底和高尚的品質(zhì)將指導(dǎo)我在今后的人生道路上走得更好，同時衷心感謝百忙之中抽出時間參加論文評閱和論文答辯的各位老師，感謝他們?yōu)閷忛啽疚乃冻龅男燎趧趧印Ｗ詈?，我要感謝自己的父母和親朋好友，他們在我完成畢業(yè)設(shè)計的過程中也給與了我巨大的支持，希望他們的事業(yè)和生活更加順心美好。翻譯A Low Voltage CMOS Bandgap Reference without Using an OpampEdward K.F. LeeAlfred Mann Foundation, 25134 Rye Canyon Loop, Suite 200, San

50、ta Clarita, CA, USA ABSTRACTA simple low voltage CMOS bandgap voltage reference that does not require an opamp is proposed. The major advantage of this design is in its low current consumption. Most of the total current consumption in the circuit is used for generating the output voltage.

51、 To improve the line regulation as well as the robustness of the design against process variations, a technique for modifying the feedback loop in the circuit was also proposed. Such modification does not require additional die area and power consumption. The proposed techniques were demonstrated wi

52、th two low voltage bandgap reference designs using a conventional 0.18m CMOS process. The reference that was designed with the proposed modified feedback loop achieved a temperature coefficient of < 10ppm/ and a line regulation of < 0.4mV/V with a current consumption of 5ìA from a 1V supp

53、ly. 1. IntroductionVoltage reference is one of the most important analog building blocks and used in many digital and analog circuits such as DRAMs, flash memories, voltage regulators, analog-to-digital converters, etc. Most voltage references are usually designed based on a bandgap reference, which

54、 typically provides an output voltage of approximately 1.25V. As a result, the supply voltage for the reference needs to be greater than 1.25V. With the advance in CMOS processes,bandgap references with low supply voltages, such as <1V, are required. To reduce the supply voltage, different voltag

55、e reference techniques have been developed 1 5. Some of these techniques utilized devices that are compatible with CMOS processes such as Schottky diodes 2, dynamic threshold transistors (DTMOSTs) 3, gate-voltage difference of a MOSFET 4, etc. In this paper, bandgap voltage references based on paras

56、itic bipolar devices are studied since they provide a more predictable voltage output even with process variations. As demonstrated in 5, a voltage reference circuit with a supply voltage of less than 1V was achieved using parasitic bipolar devices and a low voltage opamp. In this paper, an alternate low voltage bandgap reference topology that does no