chapter數(shù)字部分集成電路cad設(shè)計(jì)PPT課件

1、 Cmos數(shù)字電路 CMOS反相器 MOS傳輸門(mén) 靜態(tài)CMOS門(mén)電路 動(dòng)態(tài)CMOS電路 MOS其它單元電路第1頁(yè)/共63頁(yè)參考書(shū)目：1、半導(dǎo)體集成電路，朱正涌 編著。清華大學(xué) 出版社。2、數(shù)字集成電路電路-電路、系統(tǒng)與設(shè)計(jì)，美Jan M.Rabaey.周潤(rùn)德 譯。電子工業(yè)出版社。第2頁(yè)/共63頁(yè)MOS基本邏輯單元電路 MOS集成電路具有集成度高、功耗低的特點(diǎn)，是當(dāng)今大規(guī)模集成電路的主流產(chǎn)品，尤其是CMOS集成電路。第3頁(yè)/共63頁(yè)靜態(tài)MOS反相器 MOS反相器特性的分析是MOS基本邏輯門(mén)電路分析的重要基礎(chǔ)。第4頁(yè)/共63頁(yè)1. 結(jié)構(gòu)和工作原理ViVoVDDMPMNVi為VOL時(shí)，MN截止，MP

2、非飽和-Kp 2(VOL- VDD -VTP) (VOH-VDD ) (VOH-VDD ) 2 = 0VOH = VDD Vi為VOH時(shí)，MN非飽和，MP截止Kn2(VOH-VTN)VOL-VOL2 =0VOL=0 無(wú)比電路MP 為PMOS,VTP 0CMOS反相器第5頁(yè)/共63頁(yè)耗盡型增強(qiáng)型P溝n溝P溝n溝電路符號(hào)轉(zhuǎn)移特性輸出特性第6頁(yè)/共63頁(yè)2.電壓傳輸特性及器件工作狀態(tài)表ViVoVDDMPMN截止非飽和VDD+VTPVi VDD飽和非飽和VO+VTNVi VDD+VTP飽和飽和VO+VTP Vi VO+VTN非飽和飽和VTN ViVO+VTP非飽和截止0 ViVTNP管N管輸入電壓范圍

3、0VOViVDDVDDVDD+VTPVTN第7頁(yè)/共63頁(yè)3.噪聲容限 0VOViVDDVILmaxVIHminVOHminVOLmaxSlope=-1VDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax(1)指定噪聲容限VNMmax=minVNMHmax, VNMLmax 0011第8頁(yè)/共63頁(yè)(2) 最大噪聲容限VNMH=VOH-V* =VDD-V* VNML=V*-VOL=V*Vi =VDD+ VTP +VTN o1 + o當(dāng)V*為 時(shí)，噪聲容限為最大（）其中： o =KNKP= N(W/L)N P(W/L)PV*將隨著 o的變化而向相反方向變化NM

4、OS和PMOS都飽和時(shí)有:記作V*V*VDD0VOViVDD o增大第9頁(yè)/共63頁(yè) 4.瞬態(tài)特性 VoVDDViMPMNCL0VotVDD0VitVDD CL為負(fù)載電容，帶負(fù)載門(mén)數(shù)越多， 連線越長(zhǎng)，CL越大，延遲越大。在cmos電路中，負(fù)載電容的充放電時(shí)間限了開(kāi)關(guān)速度。第10頁(yè)/共63頁(yè) 例：畫(huà)出在開(kāi)關(guān)期間nmos管工作點(diǎn)的移動(dòng)軌跡。（階躍電壓Vi從0變化到VDD時(shí)，Vo和ID的關(guān)系曲線）VDDViMPMNCLVo第11頁(yè)/共63頁(yè)黑龍江大學(xué)集成電路與集成系統(tǒng)黑龍江大學(xué)集成電路與集成系統(tǒng)(1)下降時(shí)間ViVoVDDMPMNCL2 VDD KN(VDD VTN)CLVTN 0.1VDDVDD

5、VTN +1ln (19VDD 20 VTN)=KN越大 tf越小0VotVDD90%10%tftf = tf1 + tf2 第12頁(yè)/共63頁(yè)(2)上升時(shí)間ViVoVDDMPMNCL0VotVDD90%10%tr2 VDD KP(VDD |VTP|)CL|VTP| 0.1VDDVDD |VTP| +1ln (19VDD 20 |VTP| )=KP越大 tr越小tr = tr1 + tr2 第13頁(yè)/共63頁(yè)(3)平均延遲時(shí)間 tpd =(tpHL + tpLH )/20VitVDD50%0Vot50%tpHLVDDtpLHViVoVDDMPMN第14頁(yè)/共63頁(yè)5.功耗特性ViVoVDDMP

6、MN(1) 靜態(tài)功耗PD 理想情況下靜態(tài)電流為0，實(shí)際存在漏電流（表面漏電，PN結(jié)漏電），有漏電功耗： PD = Ios VDD CMOS電路功耗由三部分組成：靜態(tài)功耗、瞬態(tài)功耗和節(jié)點(diǎn)電容充放電功耗。 設(shè)計(jì)時(shí)應(yīng)盡量減小PN結(jié)面積 第15頁(yè)/共63頁(yè)(2)交流功耗PAViVoVDDMPMNCOCI0Vit0ITt PA 2 1(tr+tf) ITmax VDD c 由于節(jié)點(diǎn)都存在寄生電容，因而狀態(tài)轉(zhuǎn)換時(shí)輸入波形有一定的斜率，使NMOS和PMOS都處于導(dǎo)通態(tài)，存在瞬態(tài)電流，產(chǎn)生功耗： 設(shè)計(jì)時(shí)應(yīng)盡量減小tr和tf第16頁(yè)/共63頁(yè)(3)瞬態(tài)功耗PT 在狀態(tài)轉(zhuǎn)換過(guò)程中，結(jié)點(diǎn)電位的上升和下降，都伴隨著結(jié)

7、點(diǎn)電容的充放電過(guò)程，產(chǎn)生功耗： 設(shè)計(jì)時(shí)應(yīng)盡量減小節(jié)點(diǎn)寄生電容PT = CL VDD 2ViVoVDDMPMNCL第17頁(yè)/共63頁(yè)6.最佳設(shè)計(jì) ViVoVDDMPMN(1)最小面積方案 芯片面積 A= (Wn Ln+ Wp Lp) 按工藝設(shè)計(jì)規(guī)則設(shè)計(jì)最小尺寸 Lp = Ln Wp = Wn 面積小、功耗小、非對(duì)稱(chēng)延遲(2) 對(duì)稱(chēng)延遲方案 上升時(shí)間與下降時(shí)間相同tr = tf 應(yīng)有：Kp = Kn，一般取：Lp=Ln則有：Wp/ Wn = n / p 2第18頁(yè)/共63頁(yè)ViVoVDDMPMN(3)對(duì)延遲最小方案（Tpd最小） 一般?。篖p = Ln Wp/Wn =12 CL=CE+(Wp Lp

8、 + Wn Ln) Cg0TpdWp/Wn0 0.4 0.8 1.21.6 2.02.4寄生電容增大Lp = Ln第19頁(yè)/共63頁(yè)(4)級(jí)間最佳驅(qū)動(dòng)方案 Cg共N級(jí)CL0e5 /ln 設(shè)：級(jí)間尺寸比為 ，CL/Cg = 驅(qū)動(dòng)相同負(fù)載延遲為 1 N-2 N-1一般取 = 25則：每級(jí)門(mén)延遲為，總延遲 為N, N= ，N=ln /ln 可見(jiàn)： =e時(shí)，總延遲最小因此有： N = ln ( /ln )第20頁(yè)/共63頁(yè)7.單元版圖示例 第21頁(yè)/共63頁(yè)MOS傳輸門(mén) MOS傳輸門(mén)就是通過(guò)控制MOS管的導(dǎo)通和截止來(lái)實(shí)現(xiàn)信號(hào)的傳輸控制。結(jié)構(gòu)簡(jiǎn)單，控制靈活，是組成MOS電路的基本單元之一。第22頁(yè)/共6

9、3頁(yè)單溝傳輸門(mén)1. NMOS傳輸門(mén)IOG“0”IOGG為“1”電平時(shí) NMOS開(kāi)啟，傳送信號(hào)G為“0”電平時(shí) NMOS管截止，不傳送信號(hào)。 O點(diǎn)電容通過(guò)飽和導(dǎo)通的NMOS管放電，NMOS管逐漸進(jìn)入非飽和，放電加快，最終O點(diǎn)達(dá)到與I點(diǎn)相同的“0”。(1)由I向O傳送“0”時(shí)(假設(shè)O初始為“1”)第23頁(yè)/共63頁(yè)“1”IOG O點(diǎn)電容通過(guò)飽和導(dǎo)通的NMOS管充電，當(dāng)O點(diǎn)電位上升到比G點(diǎn)電位低一個(gè)VTn時(shí)， NMOS管截止。即最終O點(diǎn)達(dá)到的“1”比G點(diǎn)的“1”低一個(gè)VTn 。(2)由I向O傳送“1”時(shí)(假設(shè)O初始為“0” )第24頁(yè)/共63頁(yè)2. PMOS傳輸門(mén)G為“0”電平時(shí) PMOS開(kāi)啟，傳送

10、信號(hào)G為“1”電平時(shí) PMOS管截止，不傳送信號(hào)。 O點(diǎn)電容通過(guò)飽和導(dǎo)通的PMOS管充電，PMOS管逐漸進(jìn)入非飽和，充電加快，最終O點(diǎn)達(dá)到與I點(diǎn)相同的“1”。(1)由I向O傳送“1”時(shí)(假設(shè)O初始為“0”)IOG“1”IOG第25頁(yè)/共63頁(yè) O點(diǎn)電容通過(guò)飽和導(dǎo)通的PMOS管放電，當(dāng)O點(diǎn)電位下降到比G點(diǎn)電位高一個(gè)|VTp|時(shí)， PMOS管截止。即最終O點(diǎn)達(dá)到的“0”比G點(diǎn)的“0”高一個(gè)|VTp|(2)由I向O傳送“0”時(shí)(假設(shè)O初始為“1” )“0”IOG第26頁(yè)/共63頁(yè)CMOS傳輸門(mén)O點(diǎn)電容通過(guò)飽和導(dǎo)通的NMOS管和PMOS管放電，NMOS管逐漸進(jìn)入非飽和，PMOS管逐漸截止，最終O達(dá)到與

11、I相同的“0”。(1)由I向O傳送“0”(O初始為“1” )OIGGG為“0”電平、G為“1”電平時(shí) NMOS、 PMOS管都截止。G為“1”電平時(shí)、G為“0”電平 NMOS、 PMOS管都開(kāi)啟。OIGG“0”第27頁(yè)/共63頁(yè) O點(diǎn)電容通過(guò)飽和導(dǎo)通的NMOS管和PMOS管充電，PMOS管逐漸進(jìn)入非飽和，NMOS管逐漸截止，最終O達(dá)到與I相同的“1” 。(2)由I向O傳送“1”(O初始為“0” )OIGG“1”第28頁(yè)/共63頁(yè)MOS傳輸門(mén)的速度GViVoGViVoGnViVoGp MOS傳輸門(mén)的傳輸速度與節(jié)點(diǎn)電容、前級(jí)驅(qū)動(dòng)能力、和自身MOS管的W/L有關(guān)。 對(duì)于自身來(lái)說(shuō)， W/L越大，導(dǎo)通電

12、阻越小，傳輸速度越快。 對(duì)于單溝傳輸門(mén)來(lái)說(shuō)，傳送“1”和“0”的速度不同，而對(duì)于CMOS傳輸門(mén)可以達(dá)到相同。第29頁(yè)/共63頁(yè)MOS傳輸門(mén)的特點(diǎn)1)NMOS傳輸門(mén)能可靠地快速傳送“0”電平，傳送“1”電平時(shí)較慢，且有閾值損失；2)PMOS傳輸門(mén)能可靠地快速傳送“1”電平，傳送“0”電平時(shí)較慢，且有閾值損失；3)CMOS傳輸門(mén)能可靠地快速傳送“1”電平和“0”電平，但需要兩種器件和兩個(gè)控制信號(hào)4)MOS傳輸門(mén)具有雙向傳輸性能5)MOS傳輸門(mén)屬于無(wú)驅(qū)動(dòng)衰減性傳輸?shù)?0頁(yè)/共63頁(yè)1. 或非門(mén)（nor?） (1)電路結(jié)構(gòu)示例VDDCBFnor4ADVDDABF Fnor2VDDCBFnor3A靜態(tài)C

13、MOS門(mén)電路第31頁(yè)/共63頁(yè)VDDABFnor2PMOS管導(dǎo)通時(shí)等效PMOS管的寬長(zhǎng)比減小NMOS管隨著導(dǎo)通NMOS管個(gè)數(shù)的增加等效寬長(zhǎng)比加大輸入端數(shù)過(guò)多將嚴(yán)重影響tr(速度)和噪聲容限第32頁(yè)/共63頁(yè)第33頁(yè)/共63頁(yè)2. 與非門(mén)（nand?） (1)電路結(jié)構(gòu)示例VDDABFnand4CDFABnand3CVDDABFnand2VDD第34頁(yè)/共63頁(yè)NMOS管導(dǎo)通時(shí)等效NMOS管的寬長(zhǎng)比減小PMOS管隨著導(dǎo)通PMOS管個(gè)數(shù)的增加等效寬長(zhǎng)比加大ABFnand2VDD輸入端數(shù)過(guò)多將嚴(yán)重影響tf(速度)和噪聲容限(2)性能分析示例第35頁(yè)/共63頁(yè)(3)單元版圖示例第36頁(yè)/共63頁(yè)3. 與

14、或非門(mén)（aoi?.?） (1)示例1: aoi32VDDABFCEDABCDE第37頁(yè)/共63頁(yè) (2)示例2: aoi221VDDABFDABCEEDC第38頁(yè)/共63頁(yè) 4.或與非門(mén)（oai?.?） (1)示例1: oai32VDDABFDABCEDCE第39頁(yè)/共63頁(yè)(2)示例2: oai221VDDACFABEBEDDC第40頁(yè)/共63頁(yè)5.異或門(mén)（xor） (1)示例1ABFF = A+B + AB第41頁(yè)/共63頁(yè)(2)示例2、3AVDDBFVDDVDDABF第42頁(yè)/共63頁(yè)6.異或非門(mén)（nxor） (1)示例1ABFF= AB(A+B) 第43頁(yè)/共63頁(yè)(2)示例2、3AB

15、FVDDVDDVDDABF第44頁(yè)/共63頁(yè)7.驅(qū)動(dòng)三態(tài)門(mén)FAEnVDDFAEnVDDVDDAFCCCC第45頁(yè)/共63頁(yè)8.鐘控三態(tài)門(mén)VDDACFCABFCCVDDABFCCVDD鐘控或非門(mén)鐘控與非門(mén)鐘控反相器第46頁(yè)/共63頁(yè)9.偽NMOS邏輯門(mén) 用一個(gè)常通PMOS代替CMOS邏輯中的P型邏輯塊，簡(jiǎn)化了電路，減小了輸入電容。但是，增加了靜態(tài)功耗，抬高了VOL(有比電路)。VDDFA1A2A3B1B2N邏輯塊VDDA1FCA2B1B2DN邏輯塊第47頁(yè)/共63頁(yè)動(dòng)態(tài)CMOS單元電路1.基本單元結(jié)構(gòu)VDDABF VcVDDABFCC動(dòng)態(tài)CMOS電路 第48頁(yè)/共63頁(yè) 2.移位寄存器示例ViV

16、oVDD VDD 第49頁(yè)/共63頁(yè) 3.預(yù)充單元結(jié)構(gòu)VDDFA1A2A3B1B2 N邏輯塊預(yù)充管 若預(yù)充過(guò)程中輸入都為“0”，預(yù)充結(jié)束后，輸入信號(hào)才到達(dá)，會(huì)出現(xiàn)電荷再分配問(wèn)題。 若預(yù)充過(guò)程中輸入信號(hào)到達(dá)，可能會(huì)產(chǎn)生比較大的直流功耗。第50頁(yè)/共63頁(yè)4.改進(jìn)的預(yù)充單元結(jié)構(gòu)預(yù)充求值結(jié)構(gòu)AVoVDDB 1預(yù)充管求值管NC 1型邏輯塊 預(yù)充過(guò)程中，輸入信號(hào)到達(dá)，求值過(guò)程中輸入信號(hào)不可改變。避免了電荷再分配和產(chǎn)生大的直流功耗問(wèn)題。第51頁(yè)/共63頁(yè)動(dòng)態(tài)CMOS電路的級(jí)聯(lián) 1.級(jí)聯(lián)的問(wèn)題 后級(jí)門(mén)開(kāi)始求值時(shí)，輸入信號(hào)并不是前級(jí)門(mén)求出的值，而是前級(jí)門(mén)預(yù)充的值“1”。因此，當(dāng)前級(jí)門(mén)求出值時(shí)，后級(jí)門(mén)預(yù)充的“1

17、”已丟失，無(wú)法再進(jìn)行正確求值。AVoVDDB 1預(yù)充管求值管C 1AVoVDDB 1預(yù)充管求值管C 1N邏輯塊第52頁(yè)/共63頁(yè) 2.多項(xiàng)時(shí)鐘解決級(jí)聯(lián)問(wèn)題準(zhǔn)兩相時(shí)鐘 2 1一級(jí)預(yù)充、鎖存一級(jí)求值二級(jí)求值二級(jí)預(yù)充、鎖存二級(jí)求值一級(jí)預(yù)充、鎖存AVoVDDBC 1預(yù)充管求值管AVoVDDB 2預(yù)充管求值管C 2 2 1 1 2 1N邏輯塊第53頁(yè)/共63頁(yè)3. Domino邏輯解決級(jí)聯(lián)問(wèn)題AVoVDDBC 1預(yù)充管求值管AVoVDDB 1預(yù)充管求值管C 1 1N邏輯塊總是當(dāng)前級(jí)門(mén)求出值時(shí)，后級(jí)門(mén)才開(kāi)始進(jìn)行求值。第54頁(yè)/共63頁(yè)4. N-P邏輯解決級(jí)聯(lián)問(wèn)題AVoVDDBC 預(yù)充管求值管邏輯塊NAVo

18、VDDBC 預(yù)充管求值管邏輯塊P第55頁(yè)/共63頁(yè)開(kāi)關(guān)邏輯電路（傳輸門(mén)邏輯） 1. NMOS多路開(kāi)關(guān)EVCCF= P1AB+P2AB+P3AB+P4ABP4P3P2P1A AB BF 可以通過(guò)增加上拉和驅(qū)動(dòng)電路來(lái)提高速度。MOS其它單元電路 第56頁(yè)/共63頁(yè) 2. CMOS多路開(kāi)關(guān)P4P3P2P1ABFAAAABBBBP4P3P2P1A ABBF 便于布局布線第57頁(yè)/共63頁(yè)加法器電路 1.組合邏輯半加器單元S=AB+AB =(A+B)AB C=AB =ABA BSC第58頁(yè)/共63頁(yè)2.組合邏輯全加器單元Ci=AB+BC+AC=AB+C(A+B)Si=ABC+ABC+ABC+ABC=ABC+(A+B+C)CiABCCiCiSiCiCiSiVDDVDDVDDABABCABCABVDDABCABCCBAABC第59頁(yè)/共63頁(yè)3.傳輸門(mén)結(jié)構(gòu)全加器單元Ci= (A B)C + (A B)ASi= (A B)C + (A B)CVDDABVDDCA BA BCiSiVDDVDD第60頁(yè)/共63頁(yè)4.串行進(jìn)位加法器A0B0A1B1A2B2A3B3A4B4A5B5S0S1S2S3S4S5C-1C0C1C2C3C4C5 最終進(jìn)位信號(hào)產(chǎn)生速度慢，因此適用于位數(shù)不多、速度