大學(xué)課程設(shè)計撰寫(參考范文)

1、基于 CPLD的放電加工機(jī)脈沖電源的設(shè)計摘 要本文給出了在模具行業(yè)中放電加工機(jī)脈沖電源控制部分的原理及硬件、軟件設(shè)計，基于 ALTERA公司生產(chǎn)的 EPM1270T144C5可編程邏輯器件 CPLD，利用 ALTERA公司的 Quartus 硬件設(shè)計軟件，采用 Verilog HDL 硬體語言設(shè)計控制時序、功能鍵操作、數(shù)字鍵操作、數(shù)碼管顯示系統(tǒng)等，簡化了電路的設(shè)計和 IC 芯片的使用，很好的解決了電路復(fù)雜、元器件所占體積大、抗干擾能力差、適時控制等問題，大大提高了系統(tǒng)的整體性能。解決了電火花加工機(jī)在惡劣的生產(chǎn)條件下脈沖電源丟失、丟步、間歇放電、脈沖電源的脈寬及休止的變化等問題，提高了電火花加工

2、機(jī)的性能和加工中的穩(wěn)定性、生產(chǎn)效率和電極原材料的損耗等加工工藝問題。關(guān)鍵詞：放電加加工機(jī) EPM1270T144C5 CPLD Verilog HDL Quartus 脈寬 休止AbstractIn this paper, in the mold industry EDM pulse power supply control part of the theory and hardware, software design, based on the ALTERA company EPM1270T144C5 programmable logic device CPLD, using ALTERA

3、's Quartus software, hardware design, using Verilog HDL hardware body language designed to control timing, function key operation, the number of key operations, such as digital display system, simplifying the circuit design and the use of IC chips, a very good solution to the circuit complexity

4、of the share volume of components, and anti-jamming capability timely control and other issues, greatly improving the overall performance of the system. Solve the EDM machine production in adverse conditions, pulse power loss, lost step, intermittent discharge, pulse power and the rest of the change

5、s in pulse width and so on, to improve the performance of EDM machines in the Stability and processing, production efficiency and electrode wear and tear, such as raw materials processing issues.Key words:Discharge increases machine EPM1270T144C5 CPLD Verilog HDLQuartus resting pulse width目錄摘要 .Abst

6、ract.第一章放電加工機(jī)脈沖電源簡況 .11.1引言 .11.2現(xiàn)階段火花機(jī)脈沖電源狀況和發(fā)展趨勢.11.3脈沖電源的設(shè)計結(jié)構(gòu)和概述 .1第二章 EDA、CPLD、 Verilog HDL、Quartus 概述 . .22.1 EDA 技術(shù)的發(fā)展和優(yōu)點(diǎn) .22.2 ALTERA公司生產(chǎn)的 EPM1270T144C5 CPLD概述 .22.3 Quartus應(yīng)用軟件介紹 .4第三章放電加工機(jī)脈沖電源設(shè)計流程 . .53.1設(shè)計方案的規(guī)劃和論證 .53.2脈沖電源總體設(shè)計流程 .5第四章放電加工機(jī)脈沖電源軟件設(shè)計 .144.1軟件設(shè)計總流程圖 .144.2子程式結(jié)構(gòu)流程圖 .154.2.1鍵盤子

7、程式流程圖 .154.2.2顯示子程式流程圖 .164.3系統(tǒng) Verilog HDL軟件.174.4系統(tǒng)軟件仿真 .214.4.1電流仿真 .214.4.2脈沖仿真 .22第五章運(yùn)行分析 . .235.1 綜合測試 . .235.2 加工測試23結(jié)束語致謝24參考文獻(xiàn)25第一章放電加工機(jī)脈沖電源簡況1.1 引言隨著我國的改革開放，模具行業(yè)、汽車行業(yè)、各種電子產(chǎn)品對接插件的要求等現(xiàn)代化產(chǎn)業(yè)不斷的崛起，對當(dāng)今我國加工設(shè)備行業(yè)是一次巨大的挑戰(zhàn)，傳統(tǒng)的加工設(shè)備如銑床、車床、磨床等重切削設(shè)備，不論從加工工藝還是加工產(chǎn)品精度方面都已經(jīng)不能滿足當(dāng)今的產(chǎn)品加工行業(yè)。隨著近年來加工中心等數(shù)控設(shè)備走向加工市場，

8、重切削加工技術(shù)不斷的提高，但是這些傳統(tǒng)的和先進(jìn)的加工方式在細(xì)節(jié)加工、特殊材料加工，特別是接插件產(chǎn)品方面就顯的捉襟見肘，在這樣的環(huán)境下柔性加工工藝技術(shù)迎運(yùn)而生，電火花放電加工機(jī)就是通過工具電極和工件電極之間的脈沖放電的電腐蝕作用對工件進(jìn)行加工，隨著加工市場對加工效率、加工穩(wěn)定性、加工精度的控制、加工工具電極的損耗、機(jī)床設(shè)備電路簡易化等要求，傳統(tǒng)的電火花放電加工機(jī)已經(jīng)不能滿足市場需求，傳統(tǒng)的放電加工機(jī)在惡劣的加工環(huán)境下穩(wěn)定性、機(jī)床電柜設(shè)計復(fù)雜化、抗干擾能力等提到放電加工機(jī)設(shè)計的日程中。12 現(xiàn)階段火花機(jī)脈沖電源狀況和發(fā)展趨勢隨著加工行業(yè)的不斷提高，特別是汽車行業(yè)和模具行業(yè)的發(fā)展 , 在接插件和輪胎

9、模具方面 , 火花機(jī)加工工藝的優(yōu)點(diǎn)體現(xiàn)的越來越來突出 , 火花機(jī)的應(yīng)用越來越廣泛 , 隨之而來的要求越來越多 , 特別是在電子產(chǎn)品的外型、尺寸不斷的趨向小型化、精密化方向發(fā)展，電子產(chǎn)品本身的結(jié)構(gòu)設(shè)計需要高精度的、小型化的元件進(jìn)行生產(chǎn)，以往的火花機(jī)加工的產(chǎn)品已經(jīng)不能滿足更細(xì)節(jié)性、精密等加工和控制，以前使用 IC4528、4538 等脈沖斬波芯片，或者使用 8031、8051 單板機(jī)進(jìn)行設(shè)計的脈沖部分已經(jīng)不能滿足火花機(jī)行業(yè)在性能、結(jié)構(gòu)簡潔化、成本低廉化等方面。隨著電子產(chǎn)品的高集成化的發(fā)展，使得電火花放電機(jī)的設(shè)計趨于結(jié)構(gòu)簡單化、成本低廉化、精密性和穩(wěn)定性更高性能化發(fā)展。13 脈沖電源的設(shè)計結(jié)構(gòu)和概述

10、火花機(jī)脈沖電源設(shè)計主要采用 ALTERA公司生產(chǎn)的 EPM1270T144C5 CPLD IC芯片，使用 Verilog HDL 硬件設(shè)計語言來實(shí)現(xiàn)，設(shè)計的結(jié)構(gòu)包括以下幾個方面 :(1) 方案的規(guī)劃和論證(2) IC 芯片的選用、測試和論證(3) 軟件系統(tǒng)規(guī)劃、結(jié)構(gòu)流程設(shè)計和調(diào)試(4) 方案的運(yùn)行和分析第二章 EDA、CPLD、Verilog HDL、Quartus概述2.1 EDA 技術(shù)的發(fā)展和優(yōu)點(diǎn)EDA技術(shù)主要是指面向?qū)Ｓ眉呻娐吩O(shè)計的計算機(jī)技術(shù) , 將 EDA技術(shù)與傳統(tǒng)電子設(shè)計方法進(jìn)行比較可以看出，傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計只能在電路板上進(jìn)行設(shè)計，是一種搭積木式的方式，使復(fù)雜電路的設(shè)計、調(diào)試十分

11、困難；如果某一過程存在錯誤查找和修改十分不便；對于集成電路設(shè)計而言，設(shè)計實(shí)現(xiàn)過程與具體生產(chǎn)工藝直接相關(guān)，因此可移植性差；只有在設(shè)計出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實(shí)泅，因而開發(fā)產(chǎn)品的周期長。而電子 EDA 技術(shù)則有很大不同，采用可編程器件，通過使用硬件語言進(jìn)行設(shè)計傳統(tǒng) IC 芯片邏輯，并可以自定義使用的芯片的管腳，在計算機(jī)上進(jìn)行模擬、分析和調(diào)試，大大減少傳統(tǒng)設(shè)計方案中復(fù)雜的電路設(shè)計和電子元器件篩選、測試和選用，增加設(shè)計的靈活性、可適時分析調(diào)試性，大大縮短了產(chǎn)品的開發(fā)周期。2.2 ALTERA 公司生產(chǎn)的EPM1270T144C5 CPLD概述CPLD（ Complex Programmable L

12、ogic Device的簡稱），是一種結(jié)構(gòu)復(fù)雜的可編程邏輯器件， ALTERA公司生產(chǎn)的 EPM1270T144C5 CPLD IC芯片主要的控制功能可分為四類： I/O 擴(kuò)展、接口橋接、上電順序和系統(tǒng)配置，如圖 2-1 。圖 2-1 CPLD 芯片控制功能本芯片可以使用 1.8V 、2.5V 、 3.3V 工作電壓，使電源線最短，簡化電路板設(shè)計，共有 144 管腳封裝， Flash 存儲器是可進(jìn)行訪問和編程的非易失存儲塊，可代替 EEPROM非易失存儲塊，節(jié)省成本和電路板空間， Flash 存儲塊可進(jìn)行100 次擦寫程式，方便設(shè)計中的可調(diào)性。靈活可自定義的I/O分配，支持多種I/O 電壓的多

13、個 I/O 組和其他器件連接，更能靈活的設(shè)計每個應(yīng)用I/O 。2.3 Quartus應(yīng)用軟件介紹Quartus 軟件支持 MAX 器件，也是 CPLD設(shè)計性能最高和易用的設(shè)計軟件， Quartus 軟件提供了大量的工具，簡化和便于 MAX器件的設(shè)計，這些7工具包括： VHDL 和 Verilog 硬件描述語言（ HDL）設(shè)計方式和綜合功能。輸入文本形式的設(shè)計，轉(zhuǎn)化后進(jìn)行綜合和仿真流程。 原理圖設(shè)計方式。允許設(shè)計者進(jìn)行不太復(fù)雜的電路設(shè)計。 增量布局布線。在發(fā)生新的設(shè)計變化下繼續(xù)保持設(shè)計的性能指標(biāo)。 PowerGauge功率分析。根據(jù)用戶指定的設(shè)計文件和工作參數(shù)估計功耗。 SignalProbe

14、布線技術(shù)。增量地將內(nèi)部接點(diǎn)連接至無用或保留的管腳，用外部示波器或者邏輯分析儀進(jìn)行分析。 Quartus 軟件操作界面如圖 2-3 。圖 2-3 軟件操作界面第三章放電加工機(jī)脈沖電源設(shè)計流程3.1設(shè)計方案的規(guī)劃和論證基于傳統(tǒng)采用共陽極或共陰極數(shù)碼管設(shè)計的放電加工機(jī) , 通過市場調(diào)研電腦屏幕人機(jī)界面操作模式的放電加工機(jī)已成為市場的主流 , 隨著數(shù)控行業(yè)的發(fā)展 , 單軸數(shù)控和三軸數(shù)控機(jī)床設(shè)備成為未來放電加工機(jī)趨勢 , 在這樣的市場環(huán)境下 , 采用數(shù)控設(shè)備、數(shù)字化控制方式成為市場的需求 , 傳統(tǒng)的采用 IC 8253 等通過電阻、電容的充放電時間控制脈寬和休止的方式已經(jīng)不能滿足現(xiàn)有的數(shù)控設(shè)備, 隨著

15、IC 行業(yè)的發(fā)展 , 集成化邏輯模塊如 FPGA、 CPLD的性能的提高 , 穩(wěn)定性、簡捷化設(shè)計、保密性等成為了設(shè)計的主流 . 因此確定使用 CPLD,采用設(shè)計軟件的模式提高脈沖電源的穩(wěn)定性設(shè)計 , 構(gòu)成數(shù)字化控制的單軸和三軸數(shù)控制設(shè)計的放電加工機(jī) , 提高放電加工機(jī)穩(wěn)定性、精密化、數(shù)控化。3.2 脈沖電源總體設(shè)計流程放電加工機(jī)的脈沖電源設(shè)計總體設(shè)計流程如圖 3-1 。方案規(guī)劃、論證IC 芯片選型和論證軟件流程規(guī)劃及設(shè)計N軟件調(diào)試是否滿意系統(tǒng)調(diào)試運(yùn)行分析、審核Y完 成圖 3-1總體設(shè)計流程圖第四章放電加工機(jī)脈沖電源軟件設(shè)計41 軟件總設(shè)計流程圖軟件總設(shè)計流程如圖5-1 。建立工程工程文件建立主

16、程式模塊及時序控制設(shè)計鍵盤子程式、顯示部分子程式、脈沖子程式建立程式是否運(yùn)行檢測模塊N編譯是否滿意Y仿真是否滿意Y燒錄完成圖 4-1 系統(tǒng)軟件設(shè)計流程圖42 子程式結(jié)構(gòu)流程圖鍵盤子程式流程圖N鍵盤子程式流程如圖5-2 。確定按鍵的數(shù)量確定鍵盤掃描的行和列 ,列掃描周期初始化按鍵行掃描 ,定義按鍵功能N消除按鍵抖動按鍵是否按下Y輸出按鍵信號圖 4-2 鍵盤子程式設(shè)計流程圖顯示子程式流程圖顯示系統(tǒng)子程式流程如圖 5-3 。確定數(shù)碼管的數(shù)量初始化數(shù)碼管輸出數(shù)據(jù)初始化數(shù)碼管掃描周期建立數(shù)碼管輸出BCD 碼表N送數(shù)據(jù)給數(shù)碼管數(shù)碼管是否選通Y數(shù)碼管顯示BCD 碼圖 4-3顯示系統(tǒng)程序設(shè)計流程圖43 系統(tǒng)V

17、erilog HDL軟件module pluse(clk,reset,on_set,off_set,ip_set,ip,plus,lamp)。input clk,reset。input 3:0 on_set,off_set,ip_set。output plus,lamp。output 3:0 ip。reg 3:0 ip。reg plus,lamp。reg 10:0 cnt1,cnt2。reg2:0 s。reg 2:0 flag。reg 20:0 on,off。always (posedge clk)/設(shè)計檢測程序是否在運(yùn)行，指示燈閃爍程序運(yùn)行beginif ( reset=0 |cnt1=0)

18、beginlamp=1。cnt1=20。endelsebegincnt1=cnt1-1。if (cnt1>=10)beginlamp=1。endelselamp=0。endend/ lamp是指示燈信號always (posedge clk)beginif (reset=0)beginip=0。endelsebegincase ( ip_set)4'b0000 : begin ip=4'b00004'b0001 : begin ip=4'b00014'b0010 : begin ip=4'b00104'b0011 : begin i

19、p=4'b00114'b0100 : begin ip=4'b01004'b0101 : begin ip=4'b01014'b0110 : begin ip=4'b0110。 end。 end。 end。 end。 end。 end。 end/電流 0/電流 1/電流 2/電流 3/電流 4/電流 5/電流 64'b0111 : begin ip=4'b0111。 end/電流 74'b1000 : begin ip=4'b1000。 end/電流 84'b1001 : begin ip=4

20、9;b1001。 end/電流 94'b1010 : begin ip=4'b1010。 end/電流 104'b1011 : begin ip=4'b1011。 end/電流 114'b1100 : begin ip=4'b1100。 end/電流 124'b1101 : begin ip=4'b1101。 end/電流 134'b1110 : begin ip=4'b1110。 end/電流 144'b1111 : begin ip=4'b1111。 end/電流 15default begin

21、 ip=4'b0000。 end /其他endcaseendendparameter s0=0,s1=1,s2=2,s3=3。always (posedge clk)beginif (reset=0)beginplus=0。on=0。off=0。flag=s0。cnt2=0。endelsebegincase(flag)s0:beginplus=0。flag=s1。ends1:beginif(cnt2<on)beginplus=1。cnt2=cnt2+1。endelsebeginplus=0。flag=s2。cnt2=5。endends2:beginif(cnt2<off)b

22、egincnt2=cnt2+1。endelsebeginflag=s1cnt2=0。endends3:beginflag=s0。endendcase/on off為脈寬和休止的寬度控制case(on_set)4'b0000: begin on=5。 end / 設(shè)置 0 時 脈寬寬度4'b0001: begin on=10。 end / 設(shè)置 1 時脈寬寬度4'b0010: begin on=15。 end / 設(shè)置 2 時 脈寬寬度4'b0011: begin on=20。 end / 設(shè)置 3 時脈寬寬度4'b0100: begin on=25。 e

23、nd / 設(shè)置 4 時 脈寬寬度4'b0101: begin on=30。 end / 設(shè)置 5 時脈寬寬度4'b0110: begin on=35。 end /設(shè)置 6 時 脈寬寬度4'b0111: begin on=40。 end / 設(shè)置7 時脈寬寬度4'b1000: begin on=45。 end /設(shè)置8 時脈寬寬度4'b1001: begin on=50。 end / 設(shè)置9 時脈寬寬度4'b1010: begin on=55。 end /設(shè)置 10時脈寬寬度4'b1011: begin on=60。 end/設(shè)置 11時脈

24、寬寬度4'b1100: begin on=65 。 end / 設(shè)置 12 時 脈寬寬度4'b1101: begin on=70。 end/設(shè)置 13時脈寬寬度4'b1110: begin on=75。 end /設(shè)置 14時脈寬寬度4'b1111: begin on=80。 end /設(shè)置 15時脈寬寬度default: begin on=5。 end / 其他 脈寬寬度endcasecase(off_set)4'b0000: begin off=5。 end / 設(shè)置 0 時休止寬度4'b0001: begin off=10。 end / 設(shè)

25、置 1 時休止寬度4'b0010: begin off=15。 end / 設(shè)置 2時休止寬度4'b0011: begin off=20。 end / 設(shè)置 3 時休止寬度4'b0100: begin off=25。 end / 設(shè)置 4 時休止寬度4'b0101: begin off=30。 end / 設(shè)置 5 時休止寬度4'b0110: begin off=35。 end / 設(shè)置 6 時休止寬度4'b0111: begin off=40。 end / 設(shè)置 7 時休止寬度4'b1000: begin off=45。 end / 設(shè)

26、置 8 時休止寬度4'b1001: begin off=50。 end / 設(shè)置 9 時休止寬度4'b1010: begin off=55。 end / 設(shè)置 10時休止寬度4'b1011: begin off=60。 end / 設(shè)置 11時休止寬度4'b1100: begin off=65。 end / 設(shè)置 12時休止寬度4'b1101: begin off=70。end /設(shè)置13 時休止寬度4'b1110: begin off=75。end /設(shè)置14 時休止寬度4'b1111: begin off=80。end /設(shè)置15 時

27、休止寬度default: begin off=5。end / 設(shè)置其他時休止寬度endcaseendendEndmodule上面系統(tǒng)的 Verilog HDL 程式，主要是對電流、脈寬、休止的控制，加工電流不同，設(shè)置的加工條件也不同，脈寬和休止的寬度可以隨機(jī)進(jìn)行調(diào)整。44 系統(tǒng)軟件仿真電流部分的仿真假如設(shè)置電流為 5A，仿真結(jié)果如圖5-4 。圖 5-4 5A電流選擇仿真結(jié)果ip-set3=0；ip-set2=1；ip-set1=0；ip-set0=1；仿真結(jié)果為：ip3=0 ；ip2=1 ；ip1=0 ；ip0=1 ；脈寬、休止仿真結(jié)果假設(shè)脈寬設(shè)置為10，休止設(shè)置為 6，仿真結(jié)果如圖 5-5

28、。圖 5-5脈寬休止選擇仿真結(jié)果脈寬設(shè)置為 10，休止設(shè)置為6，則 onset 3:0,off-set3:0如下：on-set3=1off-set3=0on-set2=0off-set2=1on-set1=1off-set1=1on-set0=0off-set0=0仿真結(jié)果顯示，輸出脈沖 plus 波形，如圖 5-5 顯示：脈寬寬度是休止寬度的 5/3 ，和設(shè)置的脈寬為是為 10，休止寬度為 6 吻合。第五章運(yùn)行分析5.1綜合測試通過硬件和軟件綜合調(diào)試, 整套系統(tǒng)運(yùn)行正常 ,CPLD產(chǎn)生的脈沖 , 通過高頻IRF450 場效應(yīng)管推出控制放電加工機(jī)的電流和電壓 , 克服了傳統(tǒng)的脈沖產(chǎn)生模式受環(huán)境

29、溫度、環(huán)境電磁干擾、工作車間其他設(shè)備干擾等客觀原因引起的不穩(wěn)定因素 , 通過使用示波器進(jìn)行測量脈沖的脈寬和休止的波形 , 傳統(tǒng)的脈沖波形上升沿和下降沿在運(yùn)行時會出現(xiàn)圓弧波形 , 這樣在推動 IRF450 場效應(yīng)管時出現(xiàn)滯后現(xiàn)象 , 這樣會影響加工產(chǎn)品的表面光潔度 ,CPLD設(shè)計脈沖通過測量波形 , 在上升沿和下降出基本趨于 90 度 , 縮短了開關(guān)的開斷時間 . 傳統(tǒng)的脈沖電源設(shè)計另一弊端所在是當(dāng)設(shè)置脈寬和休止的寬度時 , 會出現(xiàn)脈寬變窄或者變寬的現(xiàn)象 , 造成放電不穩(wěn)定 , 通過 CPLD設(shè)計 , 脈寬和休止的 寬度采用程式通過數(shù)字控制 , 避免了傳統(tǒng) RC設(shè)計會隨著溫度的變化造成的變化。5

30、.2 加工運(yùn)行測試對比工程實(shí)施前放電加工機(jī)加工性能和工程實(shí)施后性能比較如下:工程前：序號電流大小加工深度 表面光潔度加工時間電磁干擾結(jié)果11A0.501.2-1.5um1H偶有死機(jī)現(xiàn)象20.5A0.500.5-0.6um4H偶有死機(jī)現(xiàn)象工程后序號電流大小加工深度 表面光潔度加工時間電磁干擾結(jié)果11A0.500.8-1.0um1H運(yùn)行正常20.5A0.500.35-0.4um2.5H運(yùn)行正?？傊?, 通過惡劣環(huán)境、強(qiáng)迫性電磁干擾和加工測試 , 整套系統(tǒng)的脈沖電源設(shè)計和傳統(tǒng)的電源相比較 , 設(shè)備在加工運(yùn)行中更穩(wěn)定 , 產(chǎn)品性能更可靠 , 加工產(chǎn)品的精度、光潔度等得到了提高 . 使得電氣設(shè)計更簡捷

31、, 節(jié)省了成本 , 完成了工程的設(shè)計要求。結(jié) 束 語很感慨，我在長舒一口氣后開始寫我的畢業(yè)論文的致謝辭了。論文的完成標(biāo)志著我的大學(xué)三年即將結(jié)束，也意味著，新的生活又將開始了。最近的半年則并行著找工作和寫論文。其間的起起伏伏、悲喜得失，今天想來仍舊唏噓不已。所幸我沒有被失敗擊垮。自信、堅強(qiáng)、樂觀的態(tài)度讓我堅持到了最后，并且爭取了最好的結(jié)局。利用三年來所學(xué)的知識并結(jié)合實(shí)際工作中的經(jīng)驗(yàn)面設(shè)計了這個課題，通過對課題的設(shè)計，加深了模擬電子、數(shù)字電子、微機(jī)原理等基礎(chǔ)知識的理解，同時也感受到了理論知識和實(shí)際的工作中遇到問題的區(qū)別，工作中對知識的綜合利用方面要求很高，不單單是知識的累加，而是知識的合理利用、綜合考慮、相互之間有影響又有聯(lián)系的利用。本次設(shè)計是一次對自己能力的鍛煉，在設(shè)計的過程中提高了自己的動手能力和設(shè)計能力，同時也使得公司的產(chǎn)品性能、產(chǎn)品質(zhì)量得到了提高，并且感受到了這幾年中學(xué)到的基礎(chǔ)知識的重要性，實(shí)際工作中的知識綜合利用都是源于基礎(chǔ)知識的合理利用，自己還欠缺很多知識，也鞭策自