ch組合邏輯電路學(xué)習(xí)教案

1、第第3 3章章 組合組合(zh)(zh)邏輯電邏輯電路路3.1 概述概述3.2 組合組合(zh)邏輯電路的分析方法和設(shè)計(jì)方法邏輯電路的分析方法和設(shè)計(jì)方法3.3 常用中規(guī)模標(biāo)準(zhǔn)組合常用中規(guī)模標(biāo)準(zhǔn)組合(zh)邏輯電路邏輯電路3.4 組合組合(zh)電路中的競(jìng)爭(zhēng)冒險(xiǎn)電路中的競(jìng)爭(zhēng)冒險(xiǎn)第1頁(yè)/共89頁(yè)第一頁(yè)，共90頁(yè)。3.1 3.1 概述概述(i (i sh)sh) 數(shù)字電路按其完成邏輯功能的不同特點(diǎn)數(shù)字電路按其完成邏輯功能的不同特點(diǎn)(tdin)(tdin)，可，可劃分為組合邏輯電路和時(shí)序邏輯電路兩大類(lèi)。劃分為組合邏輯電路和時(shí)序邏輯電路兩大類(lèi)。an組合邏輯電路組合邏輯電路a1y1ym),(),(),(n

2、mmnnaaafyaaafyaaafy2121222111 向量向量(xingling)(xingling)函數(shù)形式：函數(shù)形式： Y=F(A)Y=F(A)第2頁(yè)/共89頁(yè)第二頁(yè)，共90頁(yè)。 所謂邏輯電路的分析，就是找出給定邏輯電路輸出和輸入之所謂邏輯電路的分析，就是找出給定邏輯電路輸出和輸入之間的邏輯關(guān)系，并確定電路的邏輯功能。分析過(guò)程一般按下列步間的邏輯關(guān)系，并確定電路的邏輯功能。分析過(guò)程一般按下列步驟進(jìn)行驟進(jìn)行(jnxng)(jnxng)： 根據(jù)給定的邏輯電路，從輸入端開(kāi)始，逐級(jí)推導(dǎo)出輸出端根據(jù)給定的邏輯電路，從輸入端開(kāi)始，逐級(jí)推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式。的邏輯函數(shù)表達(dá)式。 根據(jù)輸出函數(shù)

3、表達(dá)式列出真值表。根據(jù)輸出函數(shù)表達(dá)式列出真值表。 用文字概括出電路的邏輯功能。用文字概括出電路的邏輯功能。 3.2 3.2 組合邏輯電路組合邏輯電路(lu j din l)(lu j din l)的分析的分析方法和設(shè)計(jì)方法方法和設(shè)計(jì)方法一、組合一、組合(zh)邏輯電路的分析方法邏輯電路的分析方法 直接由邏輯門(mén)電路構(gòu)成的組合邏輯電路稱(chēng)為直接由邏輯門(mén)電路構(gòu)成的組合邏輯電路稱(chēng)為門(mén)級(jí)組合邏輯電門(mén)級(jí)組合邏輯電路路。邏輯圖邏輯表達(dá)式邏輯圖邏輯表達(dá)式 最簡(jiǎn)表達(dá)式真值表確定功能最簡(jiǎn)表達(dá)式真值表確定功能第3頁(yè)/共89頁(yè)第三頁(yè)，共90頁(yè)。 1 1 1 D C B A & & & &

4、 & Y 例例1 1：分析下圖電路的邏輯：分析下圖電路的邏輯(lu j)(lu j)功能，已知此電路用于數(shù)據(jù)功能，已知此電路用于數(shù)據(jù)分類(lèi)，試指出該電路的用途。分類(lèi)，試指出該電路的用途。 解：解：邏輯邏輯(lu j)表達(dá)表達(dá)式：式：第4頁(yè)/共89頁(yè)第四頁(yè)，共90頁(yè)。真值表：真值表：2 2 3 3 5 5 7 7 11 11 13 13 調(diào)整調(diào)整(tiozhng)：結(jié)論結(jié)論(jiln)(jiln)：分類(lèi)出分類(lèi)出4 4位二進(jìn)位二進(jìn)制數(shù)中的素?cái)?shù)制數(shù)中的素?cái)?shù)2 2、3 3、5 5、7 7、1111、1313。第5頁(yè)/共89頁(yè)第五頁(yè)，共90頁(yè)。例例2 2：試分析如下：試分析如下(rxi)(rxi)

5、電路圖的邏輯功能。電路圖的邏輯功能。 &1111DCBAY2Y1Y0邏輯邏輯(lu j)函數(shù)表達(dá)函數(shù)表達(dá)式：式：DBADC DBADCY 2ACDBCDCBD ACDBCDCBDY 1BDCD BDCDY 0解：解：第6頁(yè)/共89頁(yè)第六頁(yè)，共90頁(yè)。邏輯邏輯(lu j)真值真值表：表：結(jié)論：結(jié)論：當(dāng)當(dāng)DCBADCBA表示的二進(jìn)制數(shù)小于或等于表示的二進(jìn)制數(shù)小于或等于5 5時(shí)時(shí)YoYo為為1 1，這個(gè)二進(jìn)制數(shù)大于，這個(gè)二進(jìn)制數(shù)大于5 5且小且小于于1111時(shí)時(shí)Y1Y1為為1 1，當(dāng)這個(gè)二進(jìn)制數(shù)大于，當(dāng)這個(gè)二進(jìn)制數(shù)大于或等于或等于1111時(shí)時(shí)Y2Y2為為1 1。 因此，這個(gè)邏輯電路因此，這個(gè)

6、邏輯電路(lu j (lu j din l)din l)可以用來(lái)判別輸入的可以用來(lái)判別輸入的4 4位二位二進(jìn)制數(shù)數(shù)值的范圍。進(jìn)制數(shù)數(shù)值的范圍。3.2 3.2 門(mén)級(jí)組合邏輯電路門(mén)級(jí)組合邏輯電路(lu j din l)(lu j din l)的分的分析和設(shè)計(jì)方法析和設(shè)計(jì)方法第7頁(yè)/共89頁(yè)第七頁(yè)，共90頁(yè)。二、組合二、組合(zh)邏輯電路的設(shè)計(jì)方法邏輯電路的設(shè)計(jì)方法 工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要考工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要考慮的問(wèn)題有以下幾個(gè)方面：慮的問(wèn)題有以下幾個(gè)方面： 所用的邏輯器件數(shù)目最少，器件的種類(lèi)最少，且器件之間所用的邏輯器件數(shù)目最少，器件的種類(lèi)

7、最少，且器件之間的連線(xiàn)最少。這樣的連線(xiàn)最少。這樣(zhyng)(zhyng)的電路稱(chēng)的電路稱(chēng)“最小化最小化”電路。電路。 滿(mǎn)足速度要求，應(yīng)使級(jí)數(shù)最少，以減少門(mén)電路的延遲。滿(mǎn)足速度要求，應(yīng)使級(jí)數(shù)最少，以減少門(mén)電路的延遲。 功耗小，工作穩(wěn)定可靠。功耗小，工作穩(wěn)定可靠。 所謂組合邏輯電路設(shè)計(jì)，就是根據(jù)所謂組合邏輯電路設(shè)計(jì)，就是根據(jù)(gnj)(gnj)給出的實(shí)給出的實(shí)際邏輯問(wèn)題，求出實(shí)現(xiàn)這一邏輯功能的最佳邏輯電路。際邏輯問(wèn)題，求出實(shí)現(xiàn)這一邏輯功能的最佳邏輯電路。第8頁(yè)/共89頁(yè)第八頁(yè)，共90頁(yè)。 邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換成真值表叫邏輯抽象。首先要邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換成真值表叫邏

8、輯抽象。首先要分析邏輯命題，確定輸入、輸出變量；然后用二值邏輯的分析邏輯命題，確定輸入、輸出變量；然后用二值邏輯的0 0、1 1兩種狀態(tài)分別兩種狀態(tài)分別對(duì)輸入、輸出變量進(jìn)行邏輯賦值，即確定對(duì)輸入、輸出變量進(jìn)行邏輯賦值，即確定0 0、1 1 的具體含義；最后根據(jù)輸出的具體含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系列出真值表。與輸入之間的邏輯關(guān)系列出真值表。 根據(jù)真值表，寫(xiě)出相應(yīng)的邏輯函數(shù)表達(dá)式。根據(jù)真值表，寫(xiě)出相應(yīng)的邏輯函數(shù)表達(dá)式。 將邏輯函數(shù)表達(dá)式化簡(jiǎn)將邏輯函數(shù)表達(dá)式化簡(jiǎn), ,并變換為與門(mén)電路相對(duì)應(yīng)的最簡(jiǎn)式。并變換為與門(mén)電路相對(duì)應(yīng)的最簡(jiǎn)式。 根據(jù)化簡(jiǎn)的邏輯函數(shù)表達(dá)式畫(huà)出邏輯電路根據(jù)化簡(jiǎn)的邏輯函數(shù)表

9、達(dá)式畫(huà)出邏輯電路(lu j din l)(lu j din l)圖。圖。 工藝設(shè)計(jì)。包括設(shè)計(jì)機(jī)箱、面板、電源、顯示電路、控制開(kāi)關(guān)等等。工藝設(shè)計(jì)。包括設(shè)計(jì)機(jī)箱、面板、電源、顯示電路、控制開(kāi)關(guān)等等。最后還必須完成組裝、測(cè)試。最后還必須完成組裝、測(cè)試。 組合邏輯電路的設(shè)計(jì)一般可按以下步驟組合邏輯電路的設(shè)計(jì)一般可按以下步驟(bzhu)進(jìn)行：進(jìn)行：邏輯圖邏輯圖實(shí)際邏實(shí)際邏輯問(wèn)題輯問(wèn)題真值表真值表邏輯表達(dá)式邏輯表達(dá)式最簡(jiǎn)（或最最簡(jiǎn)（或最合理）表達(dá)式合理）表達(dá)式第9頁(yè)/共89頁(yè)第九頁(yè)，共90頁(yè)。例例3 3：某工廠(chǎng)有三條生產(chǎn)線(xiàn)，耗電分別為：某工廠(chǎng)有三條生產(chǎn)線(xiàn)，耗電分別為1 1號(hào)線(xiàn)號(hào)線(xiàn)10kW10kW，2 2號(hào)

10、線(xiàn)號(hào)線(xiàn)20kW20kW，3 3號(hào)線(xiàn)號(hào)線(xiàn)30kW30kW，生產(chǎn)線(xiàn)的電力由兩臺(tái)發(fā)電機(jī)提供，其中，生產(chǎn)線(xiàn)的電力由兩臺(tái)發(fā)電機(jī)提供，其中1 1號(hào)機(jī)號(hào)機(jī)20kW20kW，2 2號(hào)號(hào)機(jī)機(jī)40kW40kW。試設(shè)計(jì)一個(gè)供電控制電路，根據(jù)。試設(shè)計(jì)一個(gè)供電控制電路，根據(jù)(gnj)(gnj)生產(chǎn)線(xiàn)的開(kāi)工情況生產(chǎn)線(xiàn)的開(kāi)工情況啟動(dòng)發(fā)電機(jī)，使電力負(fù)荷達(dá)到最佳配置。啟動(dòng)發(fā)電機(jī)，使電力負(fù)荷達(dá)到最佳配置。 解：邏輯解：邏輯(lu j)抽抽象象輸入輸入(shr)(shr)變量：變量：1 13 3號(hào)生產(chǎn)線(xiàn)以號(hào)生產(chǎn)線(xiàn)以A A、B B、C C表示，表示， 生產(chǎn)線(xiàn)開(kāi)工為生產(chǎn)線(xiàn)開(kāi)工為1 1，停工為，停工為0 0；輸出變量：輸出變量：1 12

11、 2號(hào)發(fā)電機(jī)以號(hào)發(fā)電機(jī)以Y1Y1、Y2Y2表示，發(fā)表示，發(fā)電機(jī)啟動(dòng)為電機(jī)啟動(dòng)為1 1，關(guān)機(jī)為，關(guān)機(jī)為0 0；邏輯真值表邏輯真值表第10頁(yè)/共89頁(yè)第十頁(yè)，共90頁(yè)。邏輯邏輯(lu j)函數(shù)函數(shù)式式ABCCBABCACBAY 1ABCCABCBABCACBAY 2卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn) 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 與或式：與或式：與非與非式：與非與非式：第11頁(yè)/共89頁(yè)第十一頁(yè)，共90頁(yè)。邏輯電路邏輯電路(lu j din l)圖圖 1 1 1 A B C & 1 Y1 & & &

12、; 1 Y2 與或式與或式 1 1 1 A B C & & Y1 & & & & Y2 與非與非式與非與非式第12頁(yè)/共89頁(yè)第十二頁(yè)，共90頁(yè)。解：邏輯解：邏輯(lu j)抽象抽象輸入變量：輸入變量：主裁判為主裁判為A A，副裁判為，副裁判為B B、C C。判明成功判明成功(chnggng)(chnggng)為為1 1，失，失敗為敗為0 0；輸出變量：輸出變量：舉重成功與否用變量舉重成功與否用變量Y Y表示，成表示，成功為功為1 1，失敗為，失敗為0 0；邏輯真值表邏輯真值表第13頁(yè)/共89頁(yè)第十三頁(yè)，共90頁(yè)?？ㄖZ圖化簡(jiǎn)卡諾圖化簡(jiǎn) ABC01

13、00011110Y Y 1 11邏輯電路邏輯電路(lu j din l)圖圖ABACY&第14頁(yè)/共89頁(yè)第十四頁(yè)，共90頁(yè)。課本課本(kbn)例例題題第15頁(yè)/共89頁(yè)第十五頁(yè)，共90頁(yè)。0第16頁(yè)/共89頁(yè)第十六頁(yè)，共90頁(yè)。第17頁(yè)/共89頁(yè)第十七頁(yè)，共90頁(yè)。第18頁(yè)/共89頁(yè)第十八頁(yè)，共90頁(yè)。第19頁(yè)/共89頁(yè)第十九頁(yè)，共90頁(yè)。第20頁(yè)/共89頁(yè)第二十頁(yè)，共90頁(yè)。第21頁(yè)/共89頁(yè)第二十一頁(yè)，共90頁(yè)。3.3 3.3 常用中規(guī)模常用中規(guī)模(gum)(gum)標(biāo)準(zhǔn)組合邏輯電路標(biāo)準(zhǔn)組合邏輯電路第22頁(yè)/共89頁(yè)第二十二頁(yè)，共90頁(yè)。半加器：不考慮低位進(jìn)位半加器：不考慮低位進(jìn)

14、位(jnwi)(jnwi)將兩個(gè)一位二進(jìn)制數(shù)將兩個(gè)一位二進(jìn)制數(shù)A A和和B B相加。相加。1.1.一位加法器一位加法器BABABAS ABCO 半加和半加和向高位的進(jìn)位向高位的進(jìn)位半加器真值表半加器真值表COSCOAB半加器邏輯符號(hào)半加器邏輯符號(hào) =1 & A B S C O半加器電路圖 3.3.1 3.3.1 加法器加法器第23頁(yè)/共89頁(yè)第二十三頁(yè)，共90頁(yè)。第24頁(yè)/共89頁(yè)第二十四頁(yè)，共90頁(yè)。全加器：需考慮全加器：需考慮(kol)(kol)低位進(jìn)位將兩個(gè)一位二進(jìn)制數(shù)低位進(jìn)位將兩個(gè)一位二進(jìn)制數(shù)A A和和B B相加。相加。第25頁(yè)/共89頁(yè)第二十五頁(yè)，共90頁(yè)。第26頁(yè)/共89頁(yè)

15、第二十六頁(yè)，共90頁(yè)。第27頁(yè)/共89頁(yè)第二十七頁(yè)，共90頁(yè)。111111111 )( )()( iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBABACBABACBACBACBACBAS）（)( 111BACBACACBBACiiiiiiiiii全加和全加和向高位的進(jìn)位向高位的進(jìn)位第28頁(yè)/共89頁(yè)第二十八頁(yè)，共90頁(yè)。=1=111&ABCISCO全加器邏輯電路全加器邏輯電路COSCOABCICI全加器邏輯符號(hào)全加器邏輯符號(hào)第29頁(yè)/共89頁(yè)第二十九頁(yè)，共90頁(yè)。2.2.多位加法器：兩個(gè)多位加法器：兩個(gè)(lin )(lin )多位二進(jìn)制數(shù)多位二進(jìn)

16、制數(shù)相加。相加。串行進(jìn)位加法器（模仿手工串行進(jìn)位加法器（模仿手工(shugng)(shugng)計(jì)算方式）計(jì)算方式） 首先求最低位的和，并將進(jìn)位向高位傳遞，由低向高逐次求首先求最低位的和，并將進(jìn)位向高位傳遞，由低向高逐次求各位的全加和，并依次將進(jìn)位向高位傳遞，直至最高位。每一位各位的全加和，并依次將進(jìn)位向高位傳遞，直至最高位。每一位的相加結(jié)果都必須等到低一位進(jìn)位產(chǎn)生以后才能建立，傳輸延遲的相加結(jié)果都必須等到低一位進(jìn)位產(chǎn)生以后才能建立，傳輸延遲時(shí)間長(zhǎng)（最差需要時(shí)間長(zhǎng)（最差需要(xyo)經(jīng)過(guò)經(jīng)過(guò)4個(gè)全加器的延遲時(shí)間）。個(gè)全加器的延遲時(shí)間）。CIABCOA0B0S0CIABCOA1B1S1CIABC

17、OA2B2S2CIABCOA3B3S3CO4 4位串行進(jìn)位加法器位串行進(jìn)位加法器第30頁(yè)/共89頁(yè)第三十頁(yè)，共90頁(yè)。超前進(jìn)位超前進(jìn)位(jnwi)(jnwi)加加法器法器第31頁(yè)/共89頁(yè)第三十一頁(yè)，共90頁(yè)。第32頁(yè)/共89頁(yè)第三十二頁(yè)，共90頁(yè)。第33頁(yè)/共89頁(yè)第三十三頁(yè)，共90頁(yè)。例：試用兩片例：試用兩片4 4位超前進(jìn)位位超前進(jìn)位(jnwi)(jnwi)加法器加法器74LS28374LS283構(gòu)成一個(gè)構(gòu)成一個(gè)8 8位加法器。位加法器。解：低位芯片的高位解：低位芯片的高位(o wi)進(jìn)位輸出端接高位進(jìn)位輸出端接高位(o wi)芯片的低位進(jìn)位輸入端。芯片的低位進(jìn)位輸入端。高位高位(o wi

18、)低位低位第34頁(yè)/共89頁(yè)第三十四頁(yè)，共90頁(yè)。第35頁(yè)/共89頁(yè)第三十五頁(yè)，共90頁(yè)。 用文字、符號(hào)或數(shù)碼表示特定對(duì)象的過(guò)程稱(chēng)為編碼。在用文字、符號(hào)或數(shù)碼表示特定對(duì)象的過(guò)程稱(chēng)為編碼。在數(shù)字電路中用二進(jìn)制代碼數(shù)字電路中用二進(jìn)制代碼(di m)(di m)表示有關(guān)的信號(hào)稱(chēng)為二進(jìn)表示有關(guān)的信號(hào)稱(chēng)為二進(jìn)制編碼。制編碼。 實(shí)現(xiàn)編碼操作的電路就是編碼器。按照被編碼信實(shí)現(xiàn)編碼操作的電路就是編碼器。按照被編碼信號(hào)的不同特點(diǎn)和要求，有普通編碼器、優(yōu)先編碼器、二號(hào)的不同特點(diǎn)和要求，有普通編碼器、優(yōu)先編碼器、二十十進(jìn)制編碼器進(jìn)制編碼器之分。之分。 使用編碼技術(shù)可以大大減少數(shù)字電路系統(tǒng)中信號(hào)傳輸線(xiàn)使用編碼技術(shù)可以

19、大大減少數(shù)字電路系統(tǒng)中信號(hào)傳輸線(xiàn)的條數(shù)，同時(shí)便于信號(hào)的接收和處理。的條數(shù)，同時(shí)便于信號(hào)的接收和處理。例如：一個(gè)由例如：一個(gè)由8 8個(gè)開(kāi)關(guān)組成的鍵盤(pán)，個(gè)開(kāi)關(guān)組成的鍵盤(pán)， 直接接入：需要直接接入：需要8 8條信號(hào)傳輸線(xiàn)；條信號(hào)傳輸線(xiàn)； 編碼器：只需要編碼器：只需要3 3條數(shù)據(jù)線(xiàn)。（每組輸入狀態(tài)條數(shù)據(jù)線(xiàn)。（每組輸入狀態(tài)(zhungti)(zhungti)對(duì)應(yīng)一組對(duì)應(yīng)一組3 3位二進(jìn)制代碼）位二進(jìn)制代碼）3.3.2 3.3.2 編碼器編碼器第36頁(yè)/共89頁(yè)第三十六頁(yè)，共90頁(yè)。線(xiàn)線(xiàn)編碼器線(xiàn)線(xiàn)編碼器I3I4I5I6I7I0I1I2Y0Y1Y2輸入：輸入：I0I0I7 8I7 8個(gè)高電平信號(hào)個(gè)高電平信號(hào)

20、(xnho)(xnho)，輸出：輸出：3 3位二進(jìn)制代碼位二進(jìn)制代碼Y2Y1Y0Y2Y1Y0。 故也稱(chēng)為故也稱(chēng)為8 8線(xiàn)線(xiàn)3 3線(xiàn)編碼器。線(xiàn)編碼器。1.1.普通普通(ptng)(ptng)編碼編碼器器 用用n n位二進(jìn)制代碼可對(duì)位二進(jìn)制代碼可對(duì)N2nN2n個(gè)輸入信號(hào)進(jìn)行編碼個(gè)輸入信號(hào)進(jìn)行編碼(bin (bin m)m)，輸出相應(yīng)的，輸出相應(yīng)的n n位二進(jìn)制代碼。位二進(jìn)制代碼。特點(diǎn)特點(diǎn)：輸入：輸入I I0 0I I7 7當(dāng)中只允許一個(gè)輸入變量有效，即取值為當(dāng)中只允許一個(gè)輸入變量有效，即取值為1 1（高電平有效）。（高電平有效）。三位二進(jìn)制普通編碼器三位二進(jìn)制普通編碼器第37頁(yè)/共89頁(yè)第三十七頁(yè)

21、，共90頁(yè)。3 3位二進(jìn)制編碼器的真值表位二進(jìn)制編碼器的真值表邏輯邏輯(lu j)表達(dá)式：表達(dá)式：76542IIIIY76321IIIIY75310IIIIY 1 1 1Y2Y1Y0I1I2I3I4I5I6I7第38頁(yè)/共89頁(yè)第三十八頁(yè)，共90頁(yè)。兩位二進(jìn)制普通兩位二進(jìn)制普通(ptng)編編碼器碼器第39頁(yè)/共89頁(yè)第三十九頁(yè)，共90頁(yè)。第40頁(yè)/共89頁(yè)第四十頁(yè)，共90頁(yè)。2. 32. 3位二進(jìn)制優(yōu)先位二進(jìn)制優(yōu)先(yuxin)(yuxin)編碼器編碼器第41頁(yè)/共89頁(yè)第四十一頁(yè)，共90頁(yè)。第42頁(yè)/共89頁(yè)第四十二頁(yè)，共90頁(yè)。3. 3. 集成集成(j chn)8(j chn)8線(xiàn)線(xiàn)-3

22、-3線(xiàn)優(yōu)線(xiàn)優(yōu)先編碼器先編碼器出第43頁(yè)/共89頁(yè)第四十三頁(yè)，共90頁(yè)。第44頁(yè)/共89頁(yè)第四十四頁(yè)，共90頁(yè)。第45頁(yè)/共89頁(yè)第四十五頁(yè)，共90頁(yè)。3.3.3 3.3.3 譯碼器（譯碼器（DecoderDecoder） 譯碼是編碼的逆過(guò)程，即將具有特定含義的一組代碼譯碼是編碼的逆過(guò)程，即將具有特定含義的一組代碼“翻譯翻譯”出它的原意的過(guò)程叫譯碼。實(shí)現(xiàn)譯碼功能的邏輯電出它的原意的過(guò)程叫譯碼。實(shí)現(xiàn)譯碼功能的邏輯電路稱(chēng)為路稱(chēng)為(chn wi)(chn wi)譯碼器。數(shù)字電路中，常用的譯碼器有二譯碼器。數(shù)字電路中，常用的譯碼器有二進(jìn)制譯碼器、二十進(jìn)制譯碼器和顯示譯碼器。進(jìn)制譯碼器、二十進(jìn)制譯碼器和顯

23、示譯碼器。二進(jìn)制譯碼器二進(jìn)制譯碼器 設(shè)二進(jìn)制譯碼器的輸入端為設(shè)二進(jìn)制譯碼器的輸入端為n n個(gè)，則輸出個(gè)，則輸出(shch)(shch)端為端為2n2n個(gè)，且對(duì)應(yīng)個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，于輸入代碼的每一種狀態(tài)，2n2n個(gè)輸出個(gè)輸出(shch)(shch)中只有一個(gè)有效（為中只有一個(gè)有效（為1 1或?yàn)榛驗(yàn)? 0），其余全無(wú)效（為），其余全無(wú)效（為0 0或?yàn)榛驗(yàn)? 1）。）。2 2線(xiàn)線(xiàn)4 4線(xiàn)譯碼器：線(xiàn)譯碼器： 2 線(xiàn)線(xiàn)4 線(xiàn)譯碼器線(xiàn)譯碼器 Y0 Y1 Y2 Y3 B A 第46頁(yè)/共89頁(yè)第四十六頁(yè)，共90頁(yè)。輸入輸入輸出輸出A BY0 Y1 Y2 Y30 01 0 0 00 10 1

24、0 01 00 0 1 01 10 0 0 12 2線(xiàn)線(xiàn)4 4線(xiàn)譯碼器真值表線(xiàn)譯碼器真值表00mBAY 33mABY 22mBAY 11mBAY 邏輯邏輯(lu j)函函數(shù)：數(shù)：2線(xiàn)線(xiàn)4線(xiàn)譯碼器電路線(xiàn)譯碼器電路(dinl)第47頁(yè)/共89頁(yè)第四十七頁(yè)，共90頁(yè)。第48頁(yè)/共89頁(yè)第四十八頁(yè)，共90頁(yè)。第49頁(yè)/共89頁(yè)第四十九頁(yè)，共90頁(yè)。第50頁(yè)/共89頁(yè)第五十頁(yè)，共90頁(yè)。第51頁(yè)/共89頁(yè)第五十一頁(yè)，共90頁(yè)。第52頁(yè)/共89頁(yè)第五十二頁(yè)，共90頁(yè)。第53頁(yè)/共89頁(yè)第五十三頁(yè)，共90頁(yè)。第54頁(yè)/共89頁(yè)第五十四頁(yè)，共90頁(yè)。第55頁(yè)/共89頁(yè)第五十五頁(yè)，共90頁(yè)。液晶顯示器（液晶顯示

25、器（LCDLCD）：液晶是一種既具有液體的流動(dòng)性又具有晶）：液晶是一種既具有液體的流動(dòng)性又具有晶體體(jngt)(jngt)光學(xué)特性的有機(jī)化合物。外加電場(chǎng)能控制它的透明度光學(xué)特性的有機(jī)化合物。外加電場(chǎng)能控制它的透明度和顯示的顏色，由此制成和顯示的顏色，由此制成LCDLCD。液晶顯示器兩個(gè)液晶顯示器兩個(gè)(lin )電極上加電極上加50HZ500HZ 的交變電壓。的交變電壓。玻璃(b l)蓋板 透明電極（正面電極） 反射電極（公共電極）液晶液晶加電場(chǎng)加電場(chǎng)未加電場(chǎng)未加電場(chǎng)符號(hào)符號(hào)暗灰色暗灰色優(yōu)點(diǎn)：功耗極低；缺點(diǎn)：亮度很低，響應(yīng)速度慢。優(yōu)點(diǎn)：功耗極低；缺點(diǎn)：亮度很低，響應(yīng)速度慢。透明色透明色（2）液

26、晶顯示器（）液晶顯示器（LCD）第56頁(yè)/共89頁(yè)第五十六頁(yè)，共90頁(yè)。第57頁(yè)/共89頁(yè)第五十七頁(yè)，共90頁(yè)。第58頁(yè)/共89頁(yè)第五十八頁(yè)，共90頁(yè)。0000001第59頁(yè)/共89頁(yè)第五十九頁(yè)，共90頁(yè)。11第60頁(yè)/共89頁(yè)第六十頁(yè)，共90頁(yè)。第61頁(yè)/共89頁(yè)第六十一頁(yè)，共90頁(yè)。第62頁(yè)/共89頁(yè)第六十二頁(yè)，共90頁(yè)。譯碼器的應(yīng)用譯碼器的應(yīng)用(yngyng)第63頁(yè)/共89頁(yè)第六十三頁(yè)，共90頁(yè)。第64頁(yè)/共89頁(yè)第六十四頁(yè)，共90頁(yè)。第65頁(yè)/共89頁(yè)第六十五頁(yè)，共90頁(yè)。 數(shù)據(jù)選擇器又稱(chēng)多路選擇器數(shù)據(jù)選擇器又稱(chēng)多路選擇器(Multiplexer, (Multiplexer, 簡(jiǎn)稱(chēng)簡(jiǎn)

27、稱(chēng)MUX)MUX)。每。每次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出(shch)(shch)，其功能類(lèi)似于一個(gè)單刀多擲開(kāi)關(guān)。，其功能類(lèi)似于一個(gè)單刀多擲開(kāi)關(guān)。 數(shù)數(shù)據(jù)據(jù)(shj)選選擇擇器器示示意意圖圖3.3.4 3.3.4 數(shù)據(jù)數(shù)據(jù)(shj)(shj)選擇器選擇器第66頁(yè)/共89頁(yè)第六十六頁(yè)，共90頁(yè)。第67頁(yè)/共89頁(yè)第六十七頁(yè)，共90頁(yè)。第68頁(yè)/共89頁(yè)第六十八頁(yè)，共90頁(yè)。第69頁(yè)/共89頁(yè)第六十九頁(yè)，共90頁(yè)。第70頁(yè)/共89頁(yè)第七十頁(yè)，共90頁(yè)。第71頁(yè)/共89頁(yè)第七十一頁(yè)，共90頁(yè)。_第72頁(yè)/共89頁(yè)第七十二頁(yè)，共90頁(yè)

28、。+c第73頁(yè)/共89頁(yè)第七十三頁(yè)，共90頁(yè)。第74頁(yè)/共89頁(yè)第七十四頁(yè)，共90頁(yè)。b第75頁(yè)/共89頁(yè)第七十五頁(yè)，共90頁(yè)。3.4 3.4 組合組合(zh)(zh)電路中的競(jìng)爭(zhēng)冒險(xiǎn)電路中的競(jìng)爭(zhēng)冒險(xiǎn) 一、競(jìng)爭(zhēng)一、競(jìng)爭(zhēng)(jngzhng)與冒險(xiǎn)與冒險(xiǎn)現(xiàn)象現(xiàn)象 在組合電路中，某一輸入變量經(jīng)不同途徑傳輸后，由于門(mén)電路在組合電路中，某一輸入變量經(jīng)不同途徑傳輸后，由于門(mén)電路的傳輸延遲時(shí)間的不同，則到達(dá)電路中某一會(huì)合點(diǎn)的時(shí)間有先有后，的傳輸延遲時(shí)間的不同，則到達(dá)電路中某一會(huì)合點(diǎn)的時(shí)間有先有后，這種現(xiàn)象這種現(xiàn)象(xinxing)(xinxing)稱(chēng)為競(jìng)爭(zhēng)。稱(chēng)為競(jìng)爭(zhēng)。1A&FFAAtpd 由于競(jìng)爭(zhēng)而使

29、電路輸出出現(xiàn)不符合門(mén)電路穩(wěn)態(tài)下的邏輯功能由于競(jìng)爭(zhēng)而使電路輸出出現(xiàn)不符合門(mén)電路穩(wěn)態(tài)下的邏輯功能的現(xiàn)象，即出現(xiàn)了的現(xiàn)象，即出現(xiàn)了尖峰脈沖（毛刺）尖峰脈沖（毛刺），這種現(xiàn)象稱(chēng)為，這種現(xiàn)象稱(chēng)為冒險(xiǎn)冒險(xiǎn)。正脈沖正脈沖“1”1”型冒險(xiǎn)型冒險(xiǎn)第76頁(yè)/共89頁(yè)第七十六頁(yè)，共90頁(yè)。1&BACF1AAtpdABACFABAC當(dāng)當(dāng)B=C=1B=C=1時(shí)，時(shí)，注意：競(jìng)爭(zhēng)的存在不一定注意：競(jìng)爭(zhēng)的存在不一定(ydng)都會(huì)產(chǎn)生冒險(xiǎn)（毛刺）。都會(huì)產(chǎn)生冒險(xiǎn)（毛刺）。由于不同的傳輸路徑的門(mén)電路的延遲由于不同的傳輸路徑的門(mén)電路的延遲(ynch)(ynch)造成的競(jìng)爭(zhēng)造成的競(jìng)爭(zhēng) 自競(jìng)爭(zhēng)。自競(jìng)爭(zhēng)。負(fù)脈沖負(fù)脈沖(michn

30、g)(michng)“0”“0”型冒險(xiǎn)型冒險(xiǎn)第77頁(yè)/共89頁(yè)第七十七頁(yè)，共90頁(yè)。&ABYABY 由于門(mén)電路的兩個(gè)輸入信號(hào)同時(shí)由于門(mén)電路的兩個(gè)輸入信號(hào)同時(shí)(tngsh)(tngsh)向相反的電平跳變向相反的電平跳變時(shí)有時(shí)間差造成的競(jìng)爭(zhēng)時(shí)有時(shí)間差造成的競(jìng)爭(zhēng) 互競(jìng)爭(zhēng)?；ジ?jìng)爭(zhēng)。第78頁(yè)/共89頁(yè)第七十八頁(yè)，共90頁(yè)。 一個(gè)變量以原變量和反變量出現(xiàn)在邏輯函數(shù)一個(gè)變量以原變量和反變量出現(xiàn)在邏輯函數(shù)F F中時(shí)，則該變中時(shí)，則該變量是具有競(jìng)爭(zhēng)條件量是具有競(jìng)爭(zhēng)條件(tiojin)(tiojin)的變量。如果消去其他變量（令的變量。如果消去其他變量（令其他變量為其他變量為0 0或或1 1），留下具有競(jìng)

31、爭(zhēng)條件），留下具有競(jìng)爭(zhēng)條件(tiojin)(tiojin)的變量，的變量，若函數(shù)出現(xiàn)若函數(shù)出現(xiàn)則產(chǎn)生負(fù)的尖峰脈沖的冒險(xiǎn)現(xiàn)象，則產(chǎn)生負(fù)的尖峰脈沖的冒險(xiǎn)現(xiàn)象，“0”“0”型冒險(xiǎn)；型冒險(xiǎn)；若函數(shù)出現(xiàn)若函數(shù)出現(xiàn)則產(chǎn)生正的尖峰脈沖的冒險(xiǎn)現(xiàn)象，則產(chǎn)生正的尖峰脈沖的冒險(xiǎn)現(xiàn)象，“1”“1”型冒險(xiǎn)。型冒險(xiǎn)。 二、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的檢查二、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的檢查(jinch)方法方法1. 1. 代數(shù)代數(shù)(dish)(dish)識(shí)別法識(shí)別法第79頁(yè)/共89頁(yè)第七十九頁(yè)，共90頁(yè)。3.5 3.5 組合組合(zh)(zh)邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn) 例：用代數(shù)例：用代數(shù)(dish)(dish)識(shí)別法檢查競(jìng)爭(zhēng)冒

32、險(xiǎn)現(xiàn)象。識(shí)別法檢查競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。解：解：A A是具有是具有(jyu)(jyu)競(jìng)爭(zhēng)條件的變量。競(jìng)爭(zhēng)條件的變量。第80頁(yè)/共89頁(yè)第八十頁(yè)，共90頁(yè)。3.5 3.5 組合邏輯電路組合邏輯電路(lu j din l)(lu j din l)中的競(jìng)爭(zhēng)與中的競(jìng)爭(zhēng)與冒險(xiǎn)冒險(xiǎn) 例：用代數(shù)識(shí)別法判斷電路例：用代數(shù)識(shí)別法判斷電路(dinl)(dinl)是否存在冒險(xiǎn)現(xiàn)象。是否存在冒險(xiǎn)現(xiàn)象。解：解：A A和和C C是具有競(jìng)爭(zhēng)條件是具有競(jìng)爭(zhēng)條件(tiojin)(tiojin)的變量。的變量。變量變量C C不存在冒險(xiǎn)現(xiàn)象。不存在冒險(xiǎn)現(xiàn)象。第81頁(yè)/共89頁(yè)第八十一頁(yè)，共90頁(yè)。3.5 3.5 組合邏輯電路中的競(jìng)爭(zhēng)組合邏輯電路中的競(jìng)爭(zhēng)(jngzhng)(jngzhng)與冒險(xiǎn)與冒險(xiǎn) 如果兩卡諾圈相切，而相切處又未被其它卡諾圈包圍，如果兩卡諾圈相切，而相切處又未被其它卡諾圈包圍，則可能則可能(knng)(knng)發(fā)生冒險(xiǎn)現(xiàn)象。發(fā)生冒險(xiǎn)現(xiàn)象。如圖，圖上兩卡諾圈相切，當(dāng)輸入變量如圖，圖上兩卡諾圈相切，