pMOS器件的熱載流子注入和負偏壓溫度耦合效應

1、Vol. 26 No. 5May ,2005第26卷第5期2005年5月半導體學報CHIN ESE JOURNAL OF SEMICONDUCTORSpMOS器件的熱載流子注入和負偏壓溫度耦合效應3劉紅俠郝躍(西安電子科技大學微電子研究所，西安710071)摘要:研究了在熱載流子注入HCI (hot2carrier injection )和負偏溫 NB T(negative bias temperature )兩種偏置條件下pMOS器件的可靠性.測量了 pMOS器件應力前后的電流電壓特性和典型的器件參數漂移，并與單獨HCI和NB T應力下的特性進行了對比.在這兩種應力偏置條件下，pMOS器件退

2、化特性的測量結果顯示高溫NB T應力使得熱載流子退化效應增強.由于柵氧化層中的固定正電荷引起正反饋的熱載流子退化增強了漏端電場，使得器件特性嚴重退化.給出了 NBT效應不斷增強的HCI耦合效應的詳細解釋.關鍵詞：pMOS器件；熱載流子注入；負偏壓溫度不穩(wěn)定性；界面態(tài)；氧化層固定正電荷PACC : 7340Q ; 7300 ; 7220J中圖分類號：TN386 1 3文獻標識碼：A文章編號：0253 24177 ( 2005 ) 0521005205Vol. 26 No. 5May ,2005Vol. 26 No. 5May ,20053國家自然科學基金(批準號：60206006 )和博士后基金

3、(批準號：Q6312573 )資助項目劉紅俠 女，1968年出生，博士，教授，博士生導師，主要從事深亞微米器件和電路可靠性研究.郝 躍 男，1958年出生，博士，教授，博士生導師，主要從事深亞微米器件、電路建模和表征技術研究2004206213 收到，2004209210 定稿v2005中國電子學會1引言MOS器件中的熱載流子注入HCI (hot2carrierinjection )禾口負偏溫 NB T ( negative bias tempera2 ture)效應是影響可靠性的重要因素.對于目前采用的特征尺寸在 01 25xm以下工藝的MOSFET ,其HCI和NB T可靠性分析成為高性能

4、設計和高可靠 性應用中的重要環(huán)節(jié).大量實驗表明，當器件尺寸進 入深亞微米尺寸后，器件的可靠性退化機制將發(fā)生 顯著的變化，各種失效模式之間的相互耦合效應增 強16.MOS器件中的HCI效應源于器件特征尺寸的 不斷縮小，溝道中橫向和縱向電場的增加.在深亞微米尺度下，HCI效應主要反映在溝道熱載流子 (channel hot2carrier ,CHC)效應7,8 . NBT 效應是 由于在高溫下(通常大于100 C)對pMOS器件柵極 加大的負柵壓偏置所造成的，表現(xiàn)為閾值電壓漂移不斷增大，亞閾值斜率不斷減小等器件參數的變 化【914.對于HCI和NBT這兩種單獨的效應，尤其是HCI效應已有大量的研究

5、，但是對于 HCI和NBT耦合效應對器件的作用則研究甚少.在高溫條件下工作時，器件中會同時存在HCI和NBT效應.因此，在HCI和NB T共同作用下pMOS器件的可靠 性問題顯得非常重要.本文主要研究了高溫溝道熱 載流子模式下，HCI和NB T共同作用對器件退化 特性的影響.研究結果表明，由于柵氧化層中固定正 電荷引起的正反饋的熱載流子退化增強了漏端電 場，使得器件特性嚴重退化.2 HCI和NBT耦合效應的退化現(xiàn)象 和正反饋機制實驗采用 0125um工藝技術的 pMOSFET 樣 品.柵氧化層厚度為 7nm，溝道寬度和長度分別為 10卩m和015卩m.在進行NB T效應測試時，只給柵 極施加電

6、壓應力，源電極、漏電極和襯底電極接地 ； 在進行HCI測試時，給柵極和漏極都施加電壓應 力，應力后測量器件的漏電流、最大跨導、閾值電壓和襯底電流.實驗儀器采用高精度半導體參數測試 儀 HP4156C.應力條件為：Vg = - 41 2V，Vd = - 7V，應力溫 度為120 C，應力時間分別為 500s和19500s.應力第5期劉紅俠等：PMOS器件的熱載流子注入和負偏壓溫度耦合效應1009后pMOSFET的輸出特性如圖1所示.圖中Pre表 示新器件的特性，Postl和Post2分別表示應力 500s和19500s后器件的退化特性.從圖中可以看 出，應力后器件的輸出特性曲線降低，表明輸出電流

7、 減小應力500s后，曲線的退化很小 ，而應力19500s 后，輸出曲線發(fā)生了嚴重的畸變，隨著漏電壓的增加，輸出的漏電流并沒有出現(xiàn)飽和，而是連續(xù)增加，表明器件退化已經非常嚴重-140-120J00< -80I -60-200圖Fig. 1 Output characteristics in pMOSFET before andafter stress1 pMOSFET應力前后的輸出特性pMOSFET應力前后典型的飽和漏電流 Idsat 的退化如圖2所示由圖可見，長時間應力后，特性 曲線向負柵壓方向漂移，器件的飽和漏電流有很大的退化，而且隨著應力時間的增長，器件的關態(tài)電流 大大增強這是由于

8、器件在長時間的應力過程中，界面態(tài)和氧化層電荷的產生引起了關態(tài)電流的增強Fig. 2 Idsat degradation in pMOSFET before and after stressp MOSFET應力前后線性區(qū)跨導Gml in的退化分別如圖3 所示由圖可見，應力后器件的跨導特性 曲線向負柵壓的方向漂移，在應力500s后，線性區(qū)跨導有比較小的退化.應力19500s后，線性區(qū)跨導圖3 pMOSFET應力前后線性區(qū)跨導的退化Fig. 3Gil in degradation in pMOSFET before and af2ter stresspMOSFET應力前后襯底電流Isub的退化特性

9、如圖4所示由圖可見，隨著應力時間的增加，器件的襯底電流向負柵壓的方向漂移，500s應力后，襯底電流略微減小，19500s應力后，襯底電流發(fā)生嚴 重退化，襯底電流大大增強，最大襯底電流的退化量 達到了 331 55 %.圖4 pMOSFET應力前后襯底電流的退化Fig. 4 Isub degradation in pMOSFET before and afterstress隨后測量這兩種效應隨時間變化對器件參數的影響為了作對比，分別測量了 NB T應力、HCI應 力器件的典型電參數隨應力時間的退化對于HCI效應，對器件施加應力Vg = - 41 25V，Vd =- 11 0V，應力時間為3000

10、0s.采用采樣模式進行測量 ， 采樣的時間間隔為 t = 1000，4000，7000，10000和 30000s測量的器件關鍵參數最大線性區(qū)跨導 Gmmax、飽和區(qū)漏電流Idsat和線性區(qū)漏電流 |dl in隨 應力時間的漂移，如圖5 所示從圖中可以看出，應力后器件的最大線性區(qū)跨導、飽和區(qū)漏電流和線性 區(qū)漏電流的退化隨著應力時間的增長而增強，基本服從對數時間規(guī)律.隨著應力時間的增加，器件特性 的退化不斷增強，跨導的退化最為嚴重.10叫 i=425V,%=-L0 認 K?=rSUB=ov口1000 10000''圖5 pMOSFET最大線性區(qū)跨導、飽和漏電流和線性漏電流 隨時間

11、的漂移(HCI應力)Fig. 5CGmmax , Idsa t and Idl in shift in pMOSFET ver 2sus time ( HCI stress)對于NB T效應，在高溫條件下 T= 165 C ,對器 件施加應力 Vg = - 41 75V ,應力時間為 35000s ,測 量器件的關鍵參數最大線性區(qū)跨導Gmmax、飽和區(qū)漏電流Idsat和線性區(qū)漏電流Idl in隨應力時間的漂移,如圖6所示.從圖中可以看出，施加應力后，器件 的最大線性區(qū)跨導，飽和漏電流和線性漏電流的退 化隨著應力時間的增長而增強，其中飽和區(qū)漏電流的退化最為嚴重.測量器件的三個關鍵參數隨著應 力時

12、間為負向漂移（圖中所示為測量參數的絕對 值）.與室溫情況下 HCI應力后器件的退化特性相 比較,器件參數的退化偏離對數時間規(guī)律，基本服從119100C10000100000Ns1圖6 pMOSFET的最大線性區(qū)跨導、飽和漏電流、線性漏電 流隨時間的漂移（NBT應力）Fig. 6 Gmmax , Idsat and |dlin shift in pMOSFETver2sus time （ NB T stress ）幕指數函數關系隨著應力時間的增長，退化不斷增 強，其中飽和區(qū)漏電流漂移量最明顯，最大線性區(qū)跨導的變化次之，線性漏電流的退化最小.圖7給出了最大線性區(qū)跨導Qmax和飽和漏電流IDSA T

13、隨應力時間的退化.從圖中可以清楚地看到，熱載流子的退化分為兩個階段.在第一階段（小 于3000s），最大線性區(qū)跨導隨著應力時間的退化遵 循對數時間函數關系，而且最大線性區(qū)跨導的退化 大于飽和區(qū)漏電流的退化，這和通常的熱載流子退化結果是一致的.進入第二階段以后（大于3000s）, 飽和漏電流的退化很快超過了最大線性區(qū)跨導的退 化而占據優(yōu)勢，這說明了高溫條件下NBT效應開始起作用，兩條退化特性曲線的斜率都明顯增加，證。胡 MAX明了在高溫條件下，由于NBT效應的作用，出現(xiàn)了 增強的熱載流子退化效應.由于飽和漏電流的退化 比最大線性區(qū)跨導的退化（對應界面態(tài)的產生）快, 因此，在第二階段，正電荷的產生

14、對飽和漏電流的退 化起主要作用100 1000 10000Z/5圖7 pMOSFET的最大線性區(qū)跨導和飽和漏電流隨時間的 漂移Fig. 7Gmmax and Idsa t shift in pMOSFET versusstress time閾值電壓V th對氧化層中積累的電荷導致的柵 電場變化特別敏感，因而Vth可以作為器件特性退 化的表征參數.柵氧化層在恒定柵電壓的作用下，注 入氧化層中的熱載流子在氧化層中產生新的陷阱,使得氧化層中的界面陷阱和正負中性陷阱密度增 大，這些陷阱可以俘獲電子和空穴產生陷阱電荷.陷阱電荷密度的增大會改變陰極附近的電場強度，從而改變閾值電壓的大小.以pMOSFET為

15、例，若在電應力下柵氧化層中產生的陷阱電荷極性為正，則被柵極負電源接收到的電力線將有一部分源于氧化 層中的正電荷，從而使源于溝道陽極的電力線減少,使陽極電場減弱.這時,若要在溝道中產生相同數量的空穴，需要較高的負柵電壓 ，因此，閾值電壓的值 增大.同理，若氧化層中產生負的陷阱電荷 ，則由于 其能夠吸收一部分陽極發(fā)出的電力線，所以需要較低的負柵電壓，閾值電壓的值會減小.pMOSFET的閾值電壓隨時間的退化特性如圖 8所示.隨著時間的增加，閾值電壓的退化單調增加,第一階段結束時(t = 3000s),閾值電壓的退化量 只有60mV，在第二階段 NB T效應開始起作用，由 于碰撞電離在器件的漏端產生了

16、大量的界面態(tài)和氧 化層固定正電荷，閾值電壓的退化迅速增強，第二階段結束時(t = 19500s)，閾值電壓退化量達至U 270mV.3(H)250o.5100100050000圖8 pMOSFET閾值電壓隨時間的漂移Fig. 8 V th shift in pMOSFET versus stress timepMOSFET最大襯底電流隨時間的退化特性如 圖9所示.值得注意的是，襯底電流的退化在第一階 段首先減小，隨著時間的增加，當進入第二階段時 襯底電流迅速增大，而且襯底電流的增大在第二階 段表現(xiàn)得非常明顯，最大襯底電流的退化量達到33155 %.pMOSFET最大襯底電流隨著時間的退化 呈現(xiàn)

17、先減小、后增加的趨勢,這與閾值電壓的退化特 性明顯不同.-101001000IOOOCf/s圖9 pMOSFET的最大襯底電流隨時間的漂移Fig. 9 I sub shift in pMOSFET versus stress time在應力的初始階段,襯底電流的減小是與飽和 漏電流的減小結果一致的，這與傳統(tǒng)的熱載流子效應的結果相同.隨著熱載流子退化效應的增強，進入到第二階段后，由于氧化層中產生的正電荷的影響,漏端電場增加的很快，使得載流子的碰撞電離大大 增強，隨著時間的增加，在漏端產生了越來越多的熱 載流子，從而導致襯底電流的極大增加.這些實驗結 果充分證明了熱載流子應力在漏端產生的固定氧化

18、層正電荷的正反饋效應.pMOS器件的HCI和NBT耦合效應可做如下 的解釋.在器件特性退化的第一階段，熱載流子注入 占優(yōu)勢，產生氧化層固定正電荷和界面態(tài)，器件線性 區(qū)跨導的退化遵循對數時間規(guī)律，這與傳統(tǒng)的熱載流子效應的結果是一致的.隨著應力時間的增加，進 入到第二階段后,NB T效應開始起作用，器件飽和 區(qū)漏電流的退化超過了線性區(qū)跨導的退化.由于HCI和NBT應力的共同作用，在器件的漏端產生 了大量的界面態(tài)、氧化層空穴陷阱和氧化層固定正 電荷，其中氧化層固定正電荷使得漏端電場增強.由于漏端電場的增強，將產生更多的熱載流子，這些熱 載流子具有很高的能量，其中的一部分能夠穿越氧化層，再在氧化層中產

19、生大量的正電荷、界面態(tài)和氧 化層陷阱，進一步增強了熱載流子的退化，襯底電流也大大增加，氧化層固定正電荷主要來源于空穴陷 阱俘獲的空穴.3結論本文深入研究了表面溝道pMOSFET的HCI和NB T的耦合退化模式，指出柵氧化層中固定正 電荷的正反饋的熱載流子退化導致漏端電場的增 加.在應力偏置條件下的退化特性的測量結果顯示 NBT應力使得熱載流子退化增強.提出pMOSFET的HCI和NB T的耦合退化模式.指出pMOSFET 首先經過第一階段的對數時間函數退化關系，然后進入加速的退化過程.氧化層固定正電荷增強了漏 邊界的電場，由于正反饋的作用，出現(xiàn)了加速的熱載 流子退化現(xiàn)象.參考文獻1 Hook

20、T B ,Adler E , Guarin F ,et al. The effect s of fluorine on paramet rics and reliability in a01182 m 31 5/ 618nm dual gate oxide CMOS technology. IEEE Trans Electron Devices ,2001 , 48(7):13462 Morifuji E, Kumamori T ,Muta M ,et al. New considerations for highly reliable PMOSFETs in 100nm generation

21、 and be2 yond. VL SI Technology ,2001 :1173 Ichinose K , Saito T , Yanagida Y , et al. A high performance 0112 卩 m CMOS wit h manufacturable 01 18卩 m technology. VL2 SI Technology ,2001 :1034 Haggag A , McMahon W , Hess K , et al. High2performance chip reliability from short2time 2test s2statistical

22、 models for op2 tical interconnect and HCI/ TDDB/ NB TI deep2submicron transistor failures. IEEE International Reliability Physics Symposium ,2001 :2715 Liu Hongxia , Hao Yue ,Zhu Jiangang. Channel hot2barriers in2 duced degradation behavior in SOI NMOSFET ' s. Chinese Journal of Semiconductors

23、,2002 ,23(1) :65 (in Chinese)劉紅 俠，郝躍，朱建綱.溝道熱載流子導致的SOI NMOSFET '的 退化特性研究.半導體學報,2002 ,23(1) :656 Liu Hongxia , Hao Yue , Sun Zhi. Hot Carrier effect s in deep sub2micron MOSFET ' s. Chinese Journal of Semiconductors , 2001 ,22(6) :770 (in Chinese)劉紅俠,郝躍,孫志.深亞微米 MOS器件的熱載流子效應.半導體學報，2001 ,22(6):7

24、707 La Rosa G, Guarin F ,Rauch S ,et al. NB TI2channel hot carrier effect s in pMOSFETs in advanced CMOS technologies. IEEE International Reliability Physics Symposium ,1997 :2828 Bravaix A , Goguenheim D ,Revil N ,et al. Hot2carrier damage in AC2stressed deep submicrometer CMOS technologies. IEEE I

25、nternational Integrated Reliability Workshop Final Re2 port ,1999 :619 Yamamoto T , Uwasawa K ,Mogami T. Bias temperature in 2 stability in scaled p + polysilicon gate p2MOSFET ' s. IEEE Trans Electron Devices ,1999 ,46 (5) :92110 Blat C E,Nicollian E H ,Poindexter E H. Mechanism of nega2 tive2b

26、ias2temperature instability. J Appl Phys ,1991 ,69 (3): 171211 Fishbein B ,Doyle B ,Conran C. Thermal instability in p2chan2 nel transistors wit h reoxidized nitrided oxide gate dielectrics. IEEE Trans Electron Devices ,1992 ,39(11) :267212 Kimizuka N ,Yamaguchi K , Imai K ,et al. NB TI enhancement

27、by nitrogen incorporation into ultrat hin gate oxide for 01102 卩m gate CMOS generation. VLSI Technology ,2000 :9213 Chaparala P, Shibley J , Lim P. Threshold voltage drift in PMOSFET ? sdue to NB TI and HCI. IEEE International Inte2 grated Reliability Workshop Final Report ,2000:9514 Sasada K ,Arimo

28、to M , Nagasawa H ,et al. The influence of SiN films on negative bias temperature instability and charac2 teristics in MOSFET ' s. International Conference on Micro 2 electronic Test Struct ures ,1998 :207第5期劉紅俠等：PMOS器件的熱載流子注入和負偏壓溫度耦合效應1011第5期劉紅俠等：PMOS器件的熱載流子注入和負偏壓溫度耦合效應#Coupled Effect of Hot2Ca

29、rrierInjection andNegative BiasTemperature in pMOSFET's3第5期劉紅俠等：PMOS器件的熱載流子注入和負偏壓溫度耦合效應#第5期劉紅俠等：PMOS器件的熱載流子注入和負偏壓溫度耦合效應#Liu Hongxia and Hao Yue710071 , China )(Microelect ronics I nstit ute , X i dian Universit y , Xi'anAbstract : The reliability of pMOSFET 'sunder HCI (hot2carrier injec

30、tion ) and NB T (negative bias temperature ) bias conditions is studied. The current 2voltage characteristics and typical device parameters shift of pMOSFET ' s before and after stress are in 2 vestigated. The results are compared with that of HCI and NB T stress. Measurements of degradation under two stress biases show that NB T stress at high temperature enhances hot2carrier degradation. A positive feedback hot2carrier degradation cau