(完整word版)計(jì)算機(jī)組成原理試題及答案

1、計(jì)算機(jī)組成原理題集含答案 題庫題目總數(shù)： 293第一章 單選題1、控制器、運(yùn)算器和存儲(chǔ)器合起來一般稱為（主機(jī)）：I/O 部件內(nèi)存儲(chǔ)器外存儲(chǔ)器主機(jī)2、馮?諾依曼機(jī)工作方式的基本特點(diǎn)是（按地址訪問并順序執(zhí)行指令）按地址訪問并順序執(zhí)行指令精確結(jié)果處理存儲(chǔ)器按內(nèi)部地址訪問自動(dòng)工作3、輸入、輸出設(shè)備以及輔助存儲(chǔ)器一般統(tǒng)稱為（外圍設(shè)備）I/O 系統(tǒng)外圍設(shè)備外存儲(chǔ)器執(zhí)行部件4、計(jì)算機(jī)硬件能直接識(shí)別和執(zhí)行的語言是（機(jī)器語言）：高級(jí)語言匯編語言機(jī)器語言符號(hào)語言 判斷題5、若某計(jì)算機(jī)字代表一條指令或指令的一部分，則稱數(shù)據(jù)字（ 錯(cuò)） 。6、若某計(jì)算機(jī)字是運(yùn)算操作的對(duì)象，即代表要處理的數(shù)據(jù)，則稱指令字（錯(cuò)）。7、數(shù)字

2、計(jì)算機(jī)的特點(diǎn)：數(shù)值由數(shù)字量（如二進(jìn)制位）來表示，運(yùn)算按位進(jìn)行。（對(duì)）8、模擬計(jì)算機(jī)的特點(diǎn)：數(shù)值由連續(xù)量來表示，運(yùn)算過程是連續(xù)的。（對(duì)）填空題9、系統(tǒng)軟件包括：服務(wù)程序、語言程序、（操作系統(tǒng)） 、數(shù)據(jù)庫管理系統(tǒng)。10、 計(jì)算機(jī)系統(tǒng)的發(fā)展按其核心部件采用器件技術(shù)來看經(jīng)歷了五代的變化，分別是（電子管） 、（晶體管） 、（集成電路）、（大規(guī)模集成電路）、（巨大規(guī)模集成電路） 五個(gè)部分。11、 計(jì)算機(jī)系統(tǒng)是一個(gè)由硬件和軟件組成的多級(jí)層次結(jié)構(gòu)，這通常由 （微程序級(jí)） 、（一般機(jī)器級(jí)） 、（操作系統(tǒng)級(jí)）、（ 匯編語言級(jí)）和（高級(jí)語言級(jí)）等組成，在每一級(jí)上都可以進(jìn)行（程序設(shè)計(jì)）。12、 計(jì)算機(jī)的軟件一般分為（

3、系統(tǒng)軟件）和（應(yīng)用軟件）兩大部分。13、 計(jì)算機(jī)的硬件基本組成包括（控制器）、（運(yùn)算器）、（存儲(chǔ)器）、（輸入設(shè)備）和（輸出設(shè)備）五 個(gè)部分。簡答題14、什么是存儲(chǔ)容量？什么是單元地址？存儲(chǔ)器所有存儲(chǔ)單元的總數(shù)稱為存儲(chǔ)器的存儲(chǔ)容量。滅個(gè)存儲(chǔ)單元都有編號(hào)，稱為單元地址。15、什么是外存？簡述其功能。外存：為了擴(kuò)大存儲(chǔ)容量，又不使成本有很大的提高，在計(jì)算機(jī)中還配備了存儲(chǔ)容量更大的磁盤存儲(chǔ)器和 光盤存儲(chǔ)器，稱為外存儲(chǔ)器，簡稱外存。外存可存儲(chǔ)大量的信息，計(jì)算機(jī)需要使用時(shí)，再調(diào)入內(nèi)存。16、什么是內(nèi)存？簡述其功能。內(nèi)存：一般由半導(dǎo)體存儲(chǔ)器構(gòu)成，裝在底版上，可直接和CPU 交換信息的存儲(chǔ)器稱為內(nèi)存儲(chǔ)器，簡稱

4、內(nèi)存。用來存放經(jīng)常使用的程序和數(shù)據(jù)。17、 指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何區(qū)分它們是指令還是數(shù)據(jù)？取指周期中從內(nèi)存讀出的信息流是指令流，而在執(zhí)行器周期中從內(nèi)存讀出的信息流是數(shù)據(jù)流。18、 什么是適配器？簡述其功能。適配器是外圍設(shè)備與主機(jī)聯(lián)系的橋梁，它的作用相當(dāng)于一個(gè)轉(zhuǎn)換器，使主機(jī)和外圍設(shè)備并行協(xié)調(diào)的工作。19、什么是 CPU?簡述其功能。運(yùn)算器和控制器合在一起稱為中央處理器，簡稱CPU 它用來控制計(jì)算機(jī)及進(jìn)行算術(shù)邏輯運(yùn)算。20、馮諾依曼體系結(jié)構(gòu)要點(diǎn)二進(jìn)制；存儲(chǔ)程序順序執(zhí)行；硬件由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備組成。第二章單選題1 、下列數(shù)中最小的數(shù)為（ c）：101001B5

5、2Q29D233H2、一個(gè) 8 位二進(jìn)制整數(shù)，采用補(bǔ)碼表示，且由3 個(gè)“1”和 5 個(gè)“0”組成，則其最小值是（ c）-32-125 -33、 若某數(shù) x 的真值為-0.1010，在計(jì)算機(jī)中該數(shù)表示為1.0110，則該數(shù)所用的編碼方法是（b）碼:原-127補(bǔ)反移4、某數(shù)在計(jì)算機(jī)中用 8421BCD 碼表示為 0111 1000 1001，其真值是：（a） 789D789H1887D11110001001B 5、 float型數(shù)據(jù)通常用 IEEE754單精度浮點(diǎn)數(shù)格式表示.若編譯器將 float型變量 x 分配在一個(gè) 32 位浮點(diǎn) 寄存器 FR!中，且 x=-8.25,_則 FR1 的內(nèi)容是（a

6、 ）C1040000HC2420000HC1840000HC1C20000H6、不屬于 ALU 的部件有（d）加法器或乘法器移位器邏輯運(yùn)算部件指令寄存器7、處理器中的 ALU 采用（b ）來實(shí)現(xiàn)時(shí)序電路組合邏輯電路控制電路模擬電路8、當(dāng)且僅當(dāng) （ a） 發(fā)生時(shí) , 稱為浮點(diǎn)數(shù)溢出 （ 上溢 ）階碼上溢尾數(shù)上溢尾數(shù)與階碼同時(shí)上溢尾數(shù)或階碼上溢9、某浮點(diǎn)數(shù)采用 IEEE754 單精度格式表示為 C5100000H,則該數(shù)的值是（b）（注：選項(xiàng)中內(nèi)的值為上標(biāo)）-1.125*210 -1.125*211-0.125*210-0.125*21110、在 C 程序中，int 類型的變量 x 的值為-108

7、8。程序執(zhí)行時(shí)，x 先被存放在 16 位的寄存器 R1 中，然后被 算術(shù)右移 4 位。則此時(shí) R1 中的內(nèi)容以 1 6 進(jìn)制表示是( b)FBC0HFFBCH0FBCH87BCH11 、補(bǔ)碼表示的 8 位二進(jìn)制定點(diǎn)小數(shù)所能表示數(shù)值的范圍是 (b)-0.1111111B0.1111111B-1.0000000B0.1111111B-0.1111111B1.0000000B-1.0000000B1.0000000B12、 下列數(shù)中最大的是 (a)10000000B125O10000110(BCD 碼)55H13、 某機(jī)字長 32 位，其中 1 位符號(hào)位， 31 位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大

8、正小數(shù)為： (b)+( 1 -2-32 )+( 1 -2-31 )2-322-3114、若浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是：（c） 階符與數(shù)符相同為規(guī)格化數(shù)階符與數(shù)符相異為規(guī)格化數(shù)數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)15、 算術(shù)/邏輯運(yùn)算單元 74181ALU 可完成：（c）16 種算術(shù)運(yùn)算功能16 種邏輯運(yùn)算功能16 種算術(shù)運(yùn)算功能和 16 種邏輯運(yùn)算功能4 位乘法運(yùn)算和除法運(yùn)算功能判斷題16、 ASCII 碼即美國國家信息交換標(biāo)準(zhǔn)代碼。標(biāo)準(zhǔn)ASCII 碼占 9 位二進(jìn)制位，共表示 512 種字符。（錯(cuò)）17、 引入浮

9、點(diǎn)數(shù)的目的是在位數(shù)有限的前提下，擴(kuò)大數(shù)值表示的范圍。（對(duì)）18、 機(jī)器碼是信息在計(jì)算機(jī)中的二進(jìn)制表示形式。（對(duì)）填空題19、 設(shè)有七位二進(jìn)制信息碼 0110101 ， 則低位增設(shè)偶校驗(yàn)碼后的代碼為 （ 01101010 ） 。20、 兩個(gè) BCD 碼相加，當(dāng)結(jié)果大于 9 時(shí)，修正的方法是將結(jié)果（加 6）,并產(chǎn)生進(jìn)位輸出。21、 浮點(diǎn)運(yùn)算器由（階碼運(yùn)算器）和（尾數(shù)運(yùn)算器）組成，它們都是（定點(diǎn)）運(yùn)算器。只要求能執(zhí)行（階 碼運(yùn)算器）運(yùn)算，而（加法和減法）要求能進(jìn)行（位數(shù)運(yùn)算器）運(yùn)算。22、 現(xiàn)代計(jì)算機(jī)的運(yùn)算器一般通過總線結(jié)構(gòu)來組織。按其總線數(shù)不同，大體有（單總線結(jié)構(gòu)）、（雙總線 結(jié)構(gòu)）和（三總線結(jié)構(gòu)

10、）三種形式。23、 提高加法器運(yùn)算速度的關(guān)鍵是 （降低進(jìn)位信號(hào)的傳播時(shí)間） 。 先行進(jìn)位的含義是 （低有效位的進(jìn)位信 號(hào)可以直接向最高位傳遞）。24、 對(duì)階時(shí)，使（?。╇A向（大）階看齊，使（?。╇A的尾數(shù)向（右）移位，每（右）移一位，其階碼加 一，直到兩數(shù)的階碼相等為止。25、在進(jìn)行浮點(diǎn)加法運(yùn)算時(shí)，需要完成為（ 0 操作數(shù)檢查）、（階碼加 /減操作）、（尾數(shù)乘 / 除操作）、 （結(jié)果規(guī)格化）、（舍入處理）和（確定積的符號(hào)）等步驟。26、 按 IEEE754 規(guī)范，一個(gè)浮點(diǎn)數(shù)由（符號(hào)位S）、（階碼 E）、（尾數(shù) M）三個(gè)域組成，其中的值等于 指數(shù)的加上一個(gè)固定。27、 移碼表示法主要用于表示（浮點(diǎn)

11、數(shù)）的階碼 E,以利于比較兩個(gè)（指數(shù)）的大小和（對(duì)階）操作。28、（ 26H 或 63H）異或 1350 的值為（58D）。29、為了提高運(yùn)算器的速度，可以采用（先行）進(jìn)位、（陣列）乘除法、流水線等并行措施。30、 設(shè)機(jī)器數(shù)字長為 8 位（含 1 符號(hào)位），若機(jī)器數(shù)為 81H（十六進(jìn)制），當(dāng)它分別代表原碼、補(bǔ)碼、反碼和移碼時(shí)，等價(jià)的十進(jìn)制整數(shù)分別為（ -1 ）、 （ -127）、 （ -126）和（ 1） 計(jì)算題31、 X 的補(bǔ)碼為：10101101,用負(fù)權(quán)的概念計(jì)算 X 的真值。X=1*+1*+1*+1*+1*+=-8332、已知 A=2- 101X（-0.1010000） ，B=2- 10

12、0X0.1110110，按浮點(diǎn)運(yùn)算方法計(jì)算A+B.（ 方括號(hào)內(nèi)是階碼 ）11100;00.100111033、設(shè)浮點(diǎn)數(shù)字長 16 位，其中階碼 4 位（含 1 位階符），尾數(shù) 12 位（含 1 位數(shù)符） ，將 51/128 轉(zhuǎn)換成二進(jìn)制規(guī)格化浮點(diǎn)數(shù)（要求階碼采用移碼，尾數(shù)采用補(bǔ)碼，二進(jìn)制表示）。并給出 此浮點(diǎn)數(shù)格式的規(guī)格數(shù)表示范圍。正確答案： 0， 111；0.11001100000正數(shù) 2-927*（1-2-11）負(fù)數(shù)34、設(shè)階為 5 位（包括 2 位階符）, 尾數(shù)為 8 位（包括 2 位數(shù)符）, 階碼、尾數(shù)均用補(bǔ)碼表示 , 完成下列取值的X+Y , X-Y運(yùn)算：(1) X=2-011X0.

13、100101 Y=2 -010X(-0.0111 10)1)將 y 規(guī)格化得：y=x(-0.111100) x 浮=1101, 00.100101y浮=1101,11.000100-y 浮=1101, 00.111100 對(duì)階 AE補(bǔ)=Ex補(bǔ) +-Ey補(bǔ)=1101+0011=0000Ex=Ey 尾數(shù)相加 相加 相減 00.100101 00.100101+11.000100 +00.111100 - 11.101001 01.100001 x+y浮=1101,11.101001 左規(guī)x+y浮=1100,11.010010 x+y=x(-0.101110)x-y浮=1101,01.100001

14、右規(guī)x-y浮=1110,00.1100001舍入處理得x-y浮=1110,00.110001 :心-y=X0.11000135、 已知 X 和 Y,用變形補(bǔ)碼計(jì)算 X-Y,同時(shí)指出運(yùn)算結(jié)果是否溢出。(1)X=0.11011Y= -0.11111 (2) X=0.10111 Y=0.11011 (3) X=0.11011 Y=-0.10011解：(1)先寫出 x 和 y 的變形補(bǔ)碼，再計(jì)算它們的差x補(bǔ)=00.11011y補(bǔ)=11.00001-y 補(bǔ)=00.11111 x-y 補(bǔ)=x補(bǔ) +-y補(bǔ)=00.11011+00.11111=01.11010T運(yùn)算結(jié)果雙符號(hào)不相等.為正溢出X-Y=+1.11

15、01B ( 2)先寫出 x 和 y 的變形補(bǔ)碼,再計(jì)算它們的差 x 補(bǔ)=00.10111y補(bǔ)=00.11011-y 補(bǔ)=11.00101 x-y 補(bǔ)=00.1011 1+11.00101=11.11100 :心-y=-0.001B 無溢出 (3)先寫出 x和 y 的變形補(bǔ)碼，再計(jì)算它們的差x補(bǔ)=00.11011y補(bǔ)=11.01101-y補(bǔ)=00.10011 x-y 補(bǔ)=x補(bǔ) +-y補(bǔ)=00.11011+00.10011=01.01110T運(yùn)算結(jié)果雙符號(hào)不相等.為正溢出 X-Y=+1.0111B36、 已知 X 和 Y,用變形補(bǔ)碼計(jì)算 X+Y,同時(shí)指出運(yùn)算結(jié)果是否溢出。(1) X=0.11011

16、Y=0.00011 (2) X= 0.11011 Y= -0.10101(3) X=-0.10110 Y=-0.00001解：(1)先寫出 x 和 y 的變形補(bǔ)碼再計(jì)算它們的和x補(bǔ)=00.11011y補(bǔ)=00.00011x+y補(bǔ)=x補(bǔ) +y補(bǔ)=00.11011+00.00011=0.11110 /-x+y=0.1111B 無溢出。 (2)先寫出 x 和 y 的變形補(bǔ)碼再計(jì)算它們的和x補(bǔ)=00.11011y補(bǔ)=11.01011x+y補(bǔ)=x補(bǔ) +y補(bǔ)=00.11011+11.01011=00.00110 /-x+y=0.0011B 無溢出。(3)先寫出 x 和 y 的變形補(bǔ)碼再計(jì)算它們的和 x補(bǔ)=

17、11.01010y補(bǔ)=11.11111 x+y 補(bǔ)=x補(bǔ) +y補(bǔ)=11.01010+11.1111 仁 11.01001 /-x+y= -0.10111B 無溢出37、 寫出十進(jìn)制數(shù) -5 的 IEEE754 編碼。寫出十進(jìn)制數(shù) -5 的 IEEE754 編碼簡答題38、 某加法器進(jìn)位鏈小組信號(hào)為C4C3C2C1，低位來的信號(hào)為 C0，請(qǐng)分別按下述兩種方式寫出C4C3C2C1的邏輯表達(dá)式。( 1) 串行進(jìn)位方式( 2) 并行進(jìn)位方式解：(1)串行進(jìn)位方式： 8= G1+P1C0 其中：G1=A1B1 P 仁 A1 B1C2=G2+P2CG2=A2B2 P2=A2 B2 C3=G3+P3C2 G

18、3=A3B3，P3=A3 B3 C4=G4+P4C3 G4=A4B4D4=A4 B4 (2)并行進(jìn)位方式：8= G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P其中 G1-G4, P1-P4表達(dá)式與串行進(jìn)位方式相同。39、 什么是奇偶校驗(yàn)碼？奇偶校驗(yàn)碼用于檢驗(yàn)信息在傳輸、存儲(chǔ)和處理過程中出現(xiàn)的錯(cuò)誤。奇偶校驗(yàn)碼只是一種最簡單的檢錯(cuò)碼， 只能檢錯(cuò)不能糾錯(cuò)，且僅能檢出奇數(shù)個(gè)錯(cuò)誤。40、 簡述計(jì)算機(jī)中采用二進(jìn)制代碼的優(yōu)點(diǎn)。( 1 )技術(shù)上容易實(shí)現(xiàn)； ( 2)運(yùn)算規(guī)則簡單；( 3)可借

19、助于邏輯代數(shù)來分析、研究；(4) 與其它進(jìn)制的轉(zhuǎn)換容易。第三章單選題1、下面說法正確的是 C半導(dǎo)體 RAM 言息可讀可寫，且斷電后仍能保持記憶半導(dǎo)體 RAM 屬揮發(fā)性存儲(chǔ)器，而靜態(tài)的RAM 存儲(chǔ)信息是非揮發(fā)性的靜態(tài) RAM 動(dòng)態(tài) RAM 都屬揮發(fā)性存儲(chǔ)器，斷電后存儲(chǔ)的信息將消失ROM 不用刷新，且集成度比動(dòng)態(tài) RAM 高，斷電后存儲(chǔ)的信息將消失2、 存儲(chǔ)單元是指： C存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元存放一個(gè)機(jī)器字的所有存儲(chǔ)元集合存放一個(gè)字節(jié)的所有存儲(chǔ)元集合存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合3、 采用虛擬存儲(chǔ)器的主要目的是 B提高主存儲(chǔ)器的存取速度擴(kuò)大存儲(chǔ)器空間，并能進(jìn)行自動(dòng)管理提高外存儲(chǔ)器的存取速度擴(kuò)大

20、外存儲(chǔ)器的存儲(chǔ)空間4、 某 SRAM 芯片，存儲(chǔ)容量為 64KX16 位，該芯片的地址線和數(shù)據(jù)線數(shù)目為：D 64 , 1616， 6464， 816， 165、 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指： dRAM 存貯器ROM 存貯器主存貯器內(nèi)存貯器和外存貯器6、 交叉存儲(chǔ)器實(shí)質(zhì)上是一種（a）存儲(chǔ)器，它能執(zhí)行獨(dú)立的讀寫操作多模塊，并行 多模塊，串行整體式，并行 整體式，串行7、相聯(lián)存儲(chǔ)器是按 (c) 進(jìn)行尋址的存儲(chǔ)器地址指定方式堆棧存取方式內(nèi)容指定方式地址指定與堆棧存取方式結(jié)合8 在主存和 CPU 之間增加 cache 的目的是 c增加內(nèi)存容量提高內(nèi)存的可靠性解決 CPU 與內(nèi)存之間的速度匹配問題增加內(nèi)

21、存容量，同時(shí)加快存取速度9、 存儲(chǔ)周期是指 b存儲(chǔ)器的讀出時(shí)間存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔存儲(chǔ)器的寫入時(shí)間存儲(chǔ)器進(jìn)行連續(xù)寫操作所允許的最短時(shí)間間隔判斷題10、 存儲(chǔ)元存儲(chǔ)八位二進(jìn)制信息，是計(jì)算機(jī)存儲(chǔ)信息的最小單位。錯(cuò)11 、 存儲(chǔ)器帶寬指單位時(shí)間里存儲(chǔ)器 所存取的信息量，是衡量數(shù)據(jù)傳輸?shù)闹匾笜?biāo)。常用單位有：位 /秒或字節(jié) / 秒。對(duì)12、 Cache 主要強(qiáng)調(diào)大的存儲(chǔ)容量，以滿足計(jì)算機(jī)的大容量存儲(chǔ)要求。錯(cuò)13、 外存(輔存)主要強(qiáng)調(diào)快速存取，以便使存取速度與CPU 速度相匹配。錯(cuò)14、 計(jì)算機(jī)存儲(chǔ)器功能是記憶以二進(jìn)制形式表示的數(shù)據(jù)和程序。對(duì)填空題15、 DRAM 存儲(chǔ)器的刷新

22、一般有（集中式）、（分散式）和（異步式）三種方式，之所以刷新是因?yàn)椋ㄓ须姾尚孤?，需要定期補(bǔ)充）。16、 虛擬存儲(chǔ)器只是一個(gè)容量非常大的存儲(chǔ)器（邏輯）模型，不是任何實(shí)際的（物理）存儲(chǔ)器，按照主存- 外存層次的信息傳送單位不同，虛擬存儲(chǔ)器有（段）式、（頁）式和（段頁式）三類。17、 虛擬存儲(chǔ)器指的是（主存）層次，它給用戶提供了一個(gè)比實(shí)際空間大得多的（虛擬地址）空間。18、 主存與 CACH 啲地址映射有（全相聯(lián)）、（直接）、（組相聯(lián)）三種方式。19、 雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于（并行）存儲(chǔ)器結(jié)構(gòu)，前者采用（空間并行）技術(shù)，后者采用 （時(shí)間并行）技術(shù)。20、 CPU 能直接訪問由（CACHE

23、 和（內(nèi)存），但不能直接訪問（外存）。21、 存儲(chǔ)器的技術(shù)指標(biāo)主要有（存儲(chǔ)容量）、（存取時(shí)間）、（存儲(chǔ)周期）和（存儲(chǔ)器帶寬）。22、 對(duì)存儲(chǔ)器的要求是（容量大）， （速度快）， （成本低），為了解決這三方面的矛盾， 計(jì)算機(jī)采用（多 級(jí)存儲(chǔ)）和體系結(jié)構(gòu)。計(jì)算題23、 CPU 執(zhí)行一段程序時(shí)，CACHED 成存取的次數(shù)為 5000 次，主存完成存取的次數(shù)為200 次。已知 CACHE 存取周期為 40ns，主存存取周期為 160ns。分別求 CACH 啲命中率 H 平均訪問時(shí)間 Ta 和 CACHE 主存系統(tǒng) 的訪問效率 e。（ 1 ） h = 5000/（5000+200） = 96.15%。（

24、2）ta = hxtc+（1 - h）xtm = 40X96.15%+（1 -96.15%）X160 = 44.62ns。（3）e = tc/ta = 40/44.62 = 89.65%。24、已知 cache/ 主存的效率是 85%，平均訪問時(shí)間為 60ns， cache 比主存快 4 倍，求主存的存取周期和 cache 的命中率。解：因?yàn)椋簍a = tc / e 所以：tc = taXe = 60X0.85 = 510ns （cache存取周期）因?yàn)椋篹 = 1 / r + （1- r ）H tm = tcXr =510X4 = 204ns （主存存取周期）所以： H = 2.4 / 2.

25、55 = 0.9425、 設(shè)某 RAM 芯片，其存儲(chǔ)容量為 16KX8位，問：1）該芯片引出線的最小數(shù)目應(yīng)該是多少？2）存儲(chǔ)器 芯片的地址范圍是多少？解：(1) 16K=2 的 14 次方，所以地址線為 14 根，字長為 8 位，所以數(shù)據(jù)線為 8 根，加上芯片片選信號(hào) CS, 讀信號(hào) RD,寫信號(hào) WR 電源線，地址線，器引出線最小數(shù)目應(yīng)該為27 跟。(2)存儲(chǔ)器芯片的地址范圍為：0000H3FFFF。26、 有一個(gè) 16KX16 的存儲(chǔ)器，用 1KX4的 DRAM 芯片(內(nèi)部結(jié)構(gòu)為 64X佝構(gòu)成，設(shè)讀/寫周期為 0.1ms， 問：1)采用異步刷新方式，如單元刷新間隔不超過2ms，則刷新信號(hào)周

26、期是多少？ 2)如采用集中刷新方式，存儲(chǔ)器刷新一遍最少用多少讀/寫周期？死時(shí)間率多少？解(1)刷新信號(hào)間隔為 2MS/64=31.25MS,此即刷新信號(hào)周期(2)設(shè) T為讀/寫周期，且列向 16 組同時(shí)進(jìn)行刷新，則所需刷新時(shí)間為64T,已知 T=0.1MS,則死亡時(shí)間率 =64T/2000*100%=0.32%。27、 設(shè)存儲(chǔ)器容量為 32M 字，字長 64 位，模塊數(shù) m=4,分別用順序方式和交叉方式進(jìn)行組織。若存儲(chǔ)周期 T=200ns，數(shù)據(jù)總線寬度為 64 位，總線傳送周期 t=50ns。問：順序存儲(chǔ)器和交叉存儲(chǔ)器的平均存取時(shí)間、 帶寬各是多少？28、 某磁盤組共有 4 個(gè)記錄面，每毫米

27、5 道，每道記錄信息為 12 288B，最小磁道直徑為 230 毫米，共有275 道，磁盤轉(zhuǎn)速為 3000 轉(zhuǎn) / 分。( 1 )最低位密度是多少？( 2)數(shù)據(jù)傳輸率是多少？(3) 平均等待時(shí)間是多少？( 1 ) 11.58b/mm(2) 614400B/s(3) 10ms29、 某磁盤組有 5 個(gè)記錄面，每個(gè)記錄面的內(nèi)磁道直徑為22cm,外磁道直徑為33cm,最大位密度為 1600bit/cm，道密度為 80 道/cm，轉(zhuǎn)速為 3600 轉(zhuǎn)/分。(1 )計(jì)算每條磁道的容量；(2) 計(jì)算磁盤的數(shù)據(jù)傳輸率；(3) 計(jì)算平均等待時(shí)間。(1) 每條磁盤的容量是 110525B(2)6631680B/

28、S(3)8.33ms簡答題30、說出至少三種加速 CPU 和存儲(chǔ)器之間有效傳輸?shù)拇胧?。答：主要有?1） 加長存儲(chǔ)器的字長 2） 采用雙端口存儲(chǔ)器 3） 加入 CACHE 4） 采用多體交叉存儲(chǔ)器31、存儲(chǔ)保護(hù)主要包括哪幾個(gè)方面？答：存儲(chǔ)保護(hù)一般涉及存儲(chǔ)區(qū)域保護(hù)和訪問方式保護(hù)兩大方面。前者主要有頁表保護(hù)、鍵保護(hù)、環(huán)保護(hù)等方式，后者則主要考慮對(duì)主存信息使用的讀、寫、執(zhí)行三種方式的保護(hù)。32、計(jì)算機(jī)存儲(chǔ)系統(tǒng)分為哪幾個(gè)層次？答：計(jì)算機(jī)存儲(chǔ)系統(tǒng)一般指：CPU 內(nèi)的寄存器、CACHE 主存、外存、后備存 儲(chǔ)器等五個(gè)層次應(yīng)用題33、 主存容量為 4MB 虛存容量為 1GB 則虛存地址和物理地址各為多少位？

29、如頁面大小為4KB,則頁表長 度是多少？解（1）；虛擬容量 1GB 對(duì)應(yīng)地址為 30 位；主存容量 4MB 對(duì)應(yīng)地址為 22 位（2）;1GB/4KB=256K34、 CPU 執(zhí)行一段程序時(shí)，cache 完成存取的次數(shù)為 2420 次，主存完成存取的次數(shù)為 80 次，已知 cache 存 儲(chǔ)周期為 40ns，主存存儲(chǔ)周期為 240ns，求 cache/主存系統(tǒng)的效率和平均訪問時(shí)間。35、 某機(jī)器中，已知配有一個(gè)地址空間為0000H-3FFFH 的 ROM 區(qū)域。 現(xiàn)在再用一個(gè) RAM 芯片（8KX8）形成40KX16 位的 RAM 區(qū)域，起始地址為 6000H,假定 RAM 芯片有/CS 和/

30、WE 信號(hào)控制端。CPU 勺地址總線為 A15-A0， 數(shù)據(jù)總線為 D15-D0,控制信號(hào)為 R/W（讀/寫），/MREQ訪存），要求：（1）畫出地址譯碼方案。（2）將 ROM 與 RAM 同 CPU 連接。36、用16KX8位的 DRAM芯片組成 64KX32位存儲(chǔ)器， 畫出該存儲(chǔ)器的組成邏輯框圖。37、 某機(jī)字長 8 位， 用 4K*8 位的 RAM 芯片和 2K*8 位的 ROM 芯片設(shè)計(jì)一個(gè)容量為 16K字的存儲(chǔ)器，其中 RAM 為高 8K 字，ROM 為低 2K 字，最低地址為 0。（ 1 ）地址線和數(shù)據(jù)線各為多少根？（2）各種芯片的數(shù)量是多少？(3)請(qǐng)畫出存儲(chǔ)器結(jié)構(gòu)圖及與 CPU

31、的連接圖 1)地址線 14 根，數(shù)據(jù)線 8 根；( 2 ) 2 片 RAM， 1 片 ROM；38、下圖為某 16 位機(jī)的主存空間構(gòu)成示意圖，其中 RAM 為 8K*16 的隨機(jī)存儲(chǔ)器，ROM位 8K*16 位的只讀存儲(chǔ)器。仔細(xì)分析該圖，并按要求答題。(1 )該存儲(chǔ)器最大空間有多少？已經(jīng)構(gòu)成的空間有多少？(2)圖中構(gòu)成的地址空間分布是怎樣的？畫出地址空間分布圖。某 8 位機(jī)地址 16 位，用 8K*8 位的 ROM 芯片和 8K*8 位的 ram 芯片組成存儲(chǔ)器，按字節(jié)編址，其中 RAM 的地 址為 0000H5FFFH ROM 勺地址為 6000H9FFFH 要求：(1 )畫出存儲(chǔ)器空間分布

32、圖，并確定需要的RAM 以及 RAM 芯片數(shù)量；(2 )畫出此存儲(chǔ)器組成結(jié)構(gòu)圖及與CPU 的連接圖。( 1 )圖略；需要 3 片 RAM， 2 片 ROM；(2)圖略。第四章單選題1、 用某個(gè)寄存器的值做操作數(shù)地址的尋址方式稱為(D)尋址。直接間接寄存器寄存器間接2、 堆棧尋址方式中，設(shè) A 為累加器，SP 為堆棧指示器，MSP 為 SP 所指示的棧頂單元，如果進(jìn)棧的操作是： (A)- MSP, (SP)-1- SP, 那么出棧的操作應(yīng)為： B(MSP)A, (SP)+1 SP(SP)+1SP, (MSP) A(SP)-1 SP, (MSP) A(MSP)A, (SP)-1 SP3、變址尋址方

33、式中，操作數(shù)的有效地址等于：C基值寄存器內(nèi)容加上形式地址(位移量)堆棧指示器內(nèi)容加上形式地址(位移量)變址寄存器內(nèi)容加上形式地址(位移量)程序記數(shù)器內(nèi)容加上形式地址(位移量)4、 從以下有關(guān) RISC 的描述中，選擇最合適的答案。C采用 RISC 技術(shù)后，計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)到早期的比較簡單的情況。為了實(shí)現(xiàn)兼容，新設(shè)計(jì)的 RISC?是從原來 CISC 系統(tǒng)的指令系統(tǒng)中挑選一部分實(shí)現(xiàn)的。RISC 的主要目標(biāo)是減少指令數(shù)，提高指令執(zhí)行效率。RISC 設(shè)有乘、除法指令和浮點(diǎn)運(yùn)算指令。5、 指令系統(tǒng)中采用不尋址方式的目的主要是(B )實(shí)現(xiàn)存儲(chǔ)程序和程序控制縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性可

34、以直接訪問外存提供擴(kuò)展操作碼的可能并降低指令譯碼難度6、單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)經(jīng)常需采堆棧尋址方式( C)立即尋址方式隱含尋址方式間接尋址方式7、 寄存器間接尋址方式中，操作數(shù)處在( A)通用寄存器堆棧 主存儲(chǔ)器程序計(jì)數(shù)器8、指令的尋址方式有順序和跳躍兩種，采用跳躍尋址方式，可以實(shí)現(xiàn)（D）堆棧尋址程序的條件轉(zhuǎn)移程序的無條件轉(zhuǎn)移程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移判斷題9、引入操作數(shù)尋址方式目的有：縮短指令長度、擴(kuò)大尋址范圍、提高編程靈活性等。對(duì)10、指令系統(tǒng)指一臺(tái)計(jì)算機(jī)中所有機(jī)器指令的集合，是表征計(jì)算機(jī)性能的重要因素。對(duì)填空題11、 一個(gè)較完善的指令系統(tǒng)

35、應(yīng)包含： （數(shù)據(jù)傳送 ）類指令，（算術(shù)運(yùn)算）類指令，（邏輯運(yùn)算）類指令，程 序控制類指令， I/O 類指令，字符串類指令，系統(tǒng)控制類指令等。12、 根據(jù)操作數(shù)所在位置，指出其尋址方式（填空）：（1）操作數(shù)在寄存器中，為（寄存器直接）尋址方式。（ 2）操作數(shù)地址在寄存器，為（寄存器間接）尋址方式。（3）操作數(shù)在指令中，為（立即）尋址方式。（4）操作數(shù)地址（主存）在指令中，為（直接）尋址方式（5）操作數(shù)的地址，為某一寄存器內(nèi)容與位移量之和可以是（相對(duì)）、（基址）、（變址）尋址方式。13、 指令尋址方式主要有（順序?qū)ぶ贩绞剑?shí)現(xiàn)指令逐條順序執(zhí)行，PC+1-PC 和（跳躍尋址方式） 實(shí)現(xiàn)程序轉(zhuǎn)移）。1

36、4、 從計(jì)算機(jī)指令系統(tǒng)的角度看當(dāng)前的計(jì)算機(jī)指令系統(tǒng)結(jié)構(gòu)分為兩大類：（復(fù)雜指令集計(jì)算機(jī)） 、（精簡指令集計(jì)算機(jī)）。15、 地址碼表示（操作數(shù)的地址）。以其數(shù)量為依據(jù)，可以將指令分為（零地址指令） 、和（一地址指令） （二地址指令）（三地址指令）（多地址指令）等幾種。16、 二地址指令中，操作數(shù)的物理位置有三種型式，分別是（寄存器 -寄存器（RR ）型、（寄存器-存儲(chǔ) 器（RS ）型和（存儲(chǔ)器-存儲(chǔ)器（ss ）型。17、 堆棧是一種特殊的（數(shù)據(jù)）尋址方式，它采用（先進(jìn)后出）原理。按結(jié)構(gòu)不同分為（寄存器）堆棧和 （存儲(chǔ)器）堆棧。18、 形成操作數(shù)地址的方式，稱為（數(shù)據(jù)尋址）方式。操作數(shù)可以放在（專用

37、）寄存器、（通用）寄存器、和指令中。19、 形成指令地址的方式，稱為（指令尋址）方式，有（順序）尋址和（跳躍）尋址兩種。20、 指令字長度分為（單字長）、（半字長）、（雙字長）三種形式。21、 指令格式是指令用（二進(jìn)制代碼）和表示的結(jié)構(gòu)形式，指令格式由（操作碼）字段和（地址碼）兩字 段組成。22、 指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)（性能）的重要因素，它的（格式）和（功能）不僅直接影響到機(jī)器的硬 件結(jié)構(gòu)，也影響到（系統(tǒng)軟件）。計(jì)算題23、 設(shè)某計(jì)算機(jī)數(shù)據(jù)線、地址線均是 8 位，有一條相對(duì)尋址的無條件轉(zhuǎn)移指令存于內(nèi)存的20H 單元中，指 令給出的位移量 D=00010101B,該指令占用 2 個(gè)字節(jié)，試計(jì)

38、算：1）取該指令時(shí) PC 的內(nèi)容；2）該指令執(zhí)行 結(jié)束時(shí) PC 的內(nèi)容。由題：（1 ） PC=20H（2） Pc=PC+D+2=20H+2+00010101B=37H簡答題24、指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。31 25 24 23 20 19 01. 操作碼：頂長操作碼，可表示128 條指令；操作數(shù)：雙操作數(shù)，可構(gòu)成RS 或 SS 型指令，有直接、寄存器、寄存器間接尋址方式。訪存范圍1M 可表示 16 個(gè)寄存器25、說明 RISC 指令系統(tǒng)的主要特點(diǎn)。指令條數(shù)少，指令長度固定，指令格式、尋址方式種類少，只有取數(shù)26、一個(gè)比較完善的指令系統(tǒng)應(yīng)該包括哪幾類指令？數(shù)據(jù)傳送指令，

39、算術(shù)運(yùn)算指令，邏輯運(yùn)算指令，程序控制指令，輸入 / 輸出指令，堆棧指令，字符串指令， 特權(quán)指令。應(yīng)用題27、一種單地址指令格式如下所示，其中I 為間接特征，X 為尋址模式，D 為形式地址。I , X, D 組成該指令的操作數(shù)有效地址 E。設(shè) R 為變址寄存器，R1 為基值寄存器，PC 為程序計(jì)數(shù)器，請(qǐng)?jiān)谙卤碇械谝涣形恢?填入適當(dāng)?shù)膶ぶ贩绞矫Q。第五章a 單選題1、一般機(jī)器周期的時(shí)間是根據(jù)（ A ）來規(guī)定的。主存中讀取一個(gè)指令字的時(shí)間主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間主存中寫入一個(gè)數(shù)據(jù)字的時(shí)間主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間/ 存數(shù)指令訪問存儲(chǔ)器。2、存放微程序的控制存儲(chǔ)器稱為：（ B）高速緩沖存儲(chǔ)器控制存儲(chǔ)

40、器虛擬存儲(chǔ)器主存儲(chǔ)器3、 以下敘述中正確描述的句子是：（A）同一個(gè) CPU 周期中，可以并行執(zhí)行的微操作叫相容性微操作同一個(gè) CPU 周期中，可以并行執(zhí)行的微操作叫相交性微操作同一個(gè) CPU 周期中，可以并行執(zhí)行的微操作叫相斥性微操作同一個(gè) CPU 周期中，可以并行執(zhí)行的微操作叫排他性微操作4、計(jì)算機(jī)操作的最小時(shí)間單位是： (A)時(shí)鐘周期指令周期CPU 周期微指令周期5、下列部件中不屬于控制器的是： (D)IR操作控制器PCPSW6、 同步控制是 :(C)只適用于 CPU 控制的方式只適用于外圍設(shè)備控制的方式由統(tǒng)一時(shí)序信號(hào)控制的方式所有指令執(zhí)行時(shí)間都相同的方式7、 在 CPU 中跟蹤指令后繼地

41、址的寄存器是：(B)MAR PC IR PSW判斷題8、 指令流水線中主要存在三種相關(guān)沖突：資源相關(guān)、數(shù)據(jù)相關(guān)及控制相關(guān)。對(duì)9、 并發(fā)性指兩個(gè)或兩個(gè)以上事件在同一時(shí)間間隔內(nèi)發(fā)生。對(duì)10、硬布線控制器的缺點(diǎn)：增加了到控存中讀取微指令的時(shí)間，執(zhí)行速度慢。錯(cuò)11、微程序控制器的優(yōu)點(diǎn)：規(guī)整性、靈活性、可維護(hù)性強(qiáng)。對(duì)12、微操作是執(zhí)行部件接受微命令后所進(jìn)行的操作，是計(jì)算機(jī)硬件結(jié)構(gòu)中最基本的操作對(duì)13、微命令指控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令，是構(gòu)成控制信號(hào)序列的最小單位。對(duì)14、時(shí)鐘周期是 CPU 處理操作的最大時(shí)間單位。錯(cuò) 15、微程序控制器屬于存儲(chǔ)邏輯型，以微程序解釋執(zhí)行機(jī)器指令，采用

42、存儲(chǔ)邏輯技術(shù)實(shí)對(duì)16、 地址寄存器用于存放當(dāng)前執(zhí)行的指令碼，供進(jìn)行指令譯碼。錯(cuò)17、 程序計(jì)數(shù)器用于存放 CPU 正在執(zhí)行的指令的地址。錯(cuò)18、 指令寄存器用于保存當(dāng)前 CPU 所要訪問的內(nèi)存單元的地址。錯(cuò)填空題19、 請(qǐng)?jiān)诶ㄌ?hào)內(nèi)填入適當(dāng)答案。 在 CPU 中: （1）保存當(dāng)前正在執(zhí)行的指令的寄存器是；（指令寄存器 IR）（2） 保存當(dāng)前正要執(zhí)行的指令地址的寄存器是（程序計(jì)數(shù)器PC）； （3） 算術(shù)邏輯運(yùn)算結(jié)果通常放在（通用寄存器）和（數(shù)據(jù)緩沖寄存器DR）。20、 硬布線器的設(shè)計(jì)方法是：先畫出（指令）流程圖，再利用寫出（布爾（邏輯）代數(shù)）綜合邏輯表達(dá)式， 然后用（門電路和觸發(fā)器）等器件實(shí)現(xiàn)。21、 微程序控制器由（控制存儲(chǔ)器）、（微指令寄存器 ）、（地址轉(zhuǎn)移邏輯）三大部分組成，其中（控 制存儲(chǔ)器）是 ROM 存儲(chǔ)器，用來存放（微程序）。22、 流水 CPU 中的主要問題是：（資源）相關(guān)、（數(shù)據(jù)）相關(guān)和（控制）相關(guān)。23、 并行處理技術(shù)主要有三種形式：（時(shí)間）并行、（空間）并行和（時(shí)間及空間）并行。24、 微程序設(shè)計(jì)技術(shù)是利用 （軟件） 方法設(shè)計(jì) （控制器） 的一門技術(shù)， 具有規(guī)整性、 （靈活性）、可維護(hù) 性等一系列優(yōu)點(diǎn)。25、 微指令格式中，微指令的編碼通常采用以下三種方式：（直接表示法）、（編碼表示法）和（混合表 示法）。26、 由于數(shù)據(jù)通路之間的結(jié)構(gòu)關(guān)系