射頻CMOS電路分析與設(shè)計報告_第1頁
射頻CMOS電路分析與設(shè)計報告_第2頁
射頻CMOS電路分析與設(shè)計報告_第3頁
射頻CMOS電路分析與設(shè)計報告_第4頁
射頻CMOS電路分析與設(shè)計報告_第5頁
已閱讀5頁,還剩5頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、射頻cmos電路分析與設(shè)計姓名顏朋飛學(xué)號21306021078班級13電子班指導(dǎo)老師陳珍海cmos模擬集成電路設(shè)計與仿真一、設(shè)計原理ic設(shè)計與制造的主要流程根據(jù)用途耍求,確定 系統(tǒng)總體方案酬耐與仿真'u1:根據(jù)電路的捋標和工作條件,確定電路結(jié)構(gòu)與類型,然后 通過模擬計算,決定電路中各器件的參數(shù)(包括電參數(shù)、 幾何參數(shù)等),eda軟件進行模擬仿真。工藝如根據(jù)電路特點選擇適當(dāng)?shù)墓に?,再按電路中各器件的參?shù)要求,確定滿足這些參數(shù)的工藝參數(shù)、工藝流程和工藝條件z版圖設(shè)計3按電路設(shè)計和確定的工藝流程,把電路中有源器件、阻容元 件及互連以一定的規(guī)則布置在硅片上,繪制岀相互套合的版 圖,以供制作各次

2、光刻掩模版用。3生成pg帶制作掩模版心寸試,劃片封裝3二、設(shè)計目的本實驗是基于微電子技術(shù)應(yīng)用背景和集成電路原理與設(shè)計課程設(shè)置及其特點而設(shè)置, 為ic設(shè)計性實驗。其目的在于:根據(jù)實驗任務(wù)要求,綜合運用課程所學(xué)知識自主完成相應(yīng)的模擬集成電路設(shè)計,掌握 基本的ic設(shè)計技巧。學(xué)習(xí)并掌握國際流行的eda仿真軟件cadence的使用方法,并進行電路的模擬仿真。三、設(shè)計內(nèi)容和功能1、unix操作系統(tǒng)常用命令的使用,cadence eda仿真環(huán)境的調(diào)用。2、設(shè)計一個運算放大器電路,要求其增益大于40db,相位裕度大于60。,功耗小于10mw。3、根據(jù)設(shè)計指標要求,選取、確定適合的電路結(jié)構(gòu),并進行計算分析。4、

3、電路的仿真與分析,重點進行直流工作點、交流ac分析、瞬態(tài)tnins分析、建立吋間小 信號特性和壓擺率大信號分析,能熟練掌握各種分析的參數(shù)設(shè)置方法。5、電路性能的優(yōu)化與器件參數(shù)調(diào)試,要求達到預(yù)定的技術(shù)指標。6、整理仿真數(shù)據(jù)與曲線圖表,撰寫并提交實驗報告。四、所需儀器設(shè)備(1) .t作站或微機終端一臺(2) 局域網(wǎng)(3) eda仿真軟件1套五、設(shè)計步驟1、根據(jù)實驗指導(dǎo)書熟悉unix操作系統(tǒng)常用命令的使用,掌握cadence eda仿真環(huán)境的調(diào) 用。2、根據(jù)設(shè)計指標要求,設(shè)計出如下圖所示的電路結(jié)構(gòu)。并進行計算分析,確定其中各器件的 參數(shù)。調(diào)用symbol生成命令,生成符號如下圖。vddrinst1:

4、二vin+-/ 訂 vout、廠p or tnamevin ancename-3、電路的仿真與分析,重點進行直流工作點、交流ac分析、瞬態(tài)trans分析,能熟練掌握 各種分析的參數(shù)設(shè)置方法。電源電壓設(shè)置:輸入信號設(shè)置:建立時間測試信號設(shè)置:4、電路性能的優(yōu)化與器件參數(shù)調(diào)試,要求達到預(yù)定的技術(shù)指標。首先是-3db帶寬調(diào)試,得f-3db=475khzoopanip opodctest schemofc : apr 4 16:46:03 2c30ac responsea: (1 40.k*51(475.38; 7.9§993): (475.387k 37.0152) slooe: -6.3

5、w52u由相位裕度為88度,單位增益帶寬48. 6miizoopamp upodctest scherrtotic : apr 4 16:46:加 2000ac responsea; 1歲、7麗2” 一92q464; celta; (-93.2612k 92.5493)b: (48.g38m 2尼6846m、s ope: 939.835u由下圖可知,建立時間為42. 6nsoopcmp oposttest schematic : apr 4 14:16:46 2000time ( s )由下圖可知壓擺率為20. 9v/usoopamp opasttest schematic : apr 4 1

6、4:16:46 2000transient responsetime ( s )a:(26,5272n 801,121m)delta: (19.0032n 39&57m)b:(45.5905門 1j9969)slope: 20.9078m六、數(shù)據(jù)及結(jié)果分析:1, 電路設(shè)計及參數(shù)如下:2, 直流特性測試,電路輸入和輸出曲線如下圖:2ff lee50e&3e25 叱淀n etk : 0= 23 16:15:15 2cc7:r-r n8ii=*rt resx*ruwn)i孔箔u【f咖i.-99s1390從靜態(tài)工作點看出,靜態(tài)功耗為7. 3mwo3, 幅頻和相頻特性如圖:at,2o w

7、30825 hen ctk : d2l 2j 16: 5:15 hc7ac r&3poru弓:phenol.vi c7v?oii一泅ikj二;j: .a* skpxdl.31ew 7j i. 7j2*i ij 寸7.g3/jm,由上可知,增益為57clb,相位裕度為15度,odb帶寬loomhzo3,通過本次實驗掌握了 unix操作系統(tǒng)常用命令的使用,cadence eda仿真環(huán)境的調(diào)用。達 到了實驗?zāi)康摹?, 根據(jù)設(shè)計指標要求,設(shè)計出一種運算放大器,并進行了參數(shù)優(yōu)化,最終指標滿足要求。七、實驗結(jié)論:通過這次實驗,學(xué)習(xí)并掌握國際流行的eda仿真軟件cadence的使用方法,完成了運算 放大器集成電路的設(shè)計,并進行了優(yōu)化仿真,其難點是電路結(jié)構(gòu)設(shè)計和參數(shù)優(yōu)化。八、總結(jié)及心得體會:通

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論