實(shí)驗(yàn)十九十進(jìn)制計(jì)數(shù)器CD4017

1、實(shí)驗(yàn)十九、十進(jìn)制計(jì)數(shù)器cd4017邏 輯功能測(cè)試一、實(shí)驗(yàn)?zāi)康?、學(xué)習(xí)用集成觸發(fā)器構(gòu)成計(jì)數(shù)器的方法2、掌握中規(guī)模集成計(jì)數(shù)器的使用及其測(cè)試方法3、掌握cd4017計(jì)數(shù)器的邏輯功能及使用方法二、實(shí)驗(yàn)預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)計(jì)數(shù)器部分內(nèi)容2、擬出各實(shí)驗(yàn)內(nèi)容所需的測(cè)試記錄表格3、查手冊(cè)，給出并熟悉實(shí)驗(yàn)所用各集成的引腳排列及邏輯功能。三、實(shí)驗(yàn)設(shè)備與器件1、+5v直流電源2、雙蹤示波器 3、連續(xù)脈沖源4、單次脈沖源5、邏輯電平開關(guān)6、邏輯電平顯示器7、譯碼顯示器8、cd4017b四、實(shí)驗(yàn)原理1、計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，它不僅可用來計(jì) 數(shù)脈沖數(shù)，還常用作數(shù)字系統(tǒng)定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其他特

2、定的邏輯功能。計(jì)數(shù)器種類很多，按構(gòu)成計(jì)數(shù)器中的各觸發(fā)器是否使用一個(gè)時(shí)鐘 脈沖源來分，有同步計(jì)數(shù)器和異步計(jì)數(shù)器。根據(jù)計(jì)數(shù)制的不同，分為 二進(jìn)制計(jì)數(shù)器，十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。根據(jù)計(jì)數(shù)的增減趨勢(shì)，又分為加法、減法和可逆計(jì)數(shù)器。還有可預(yù)置數(shù)和可編程序功能 計(jì)數(shù)器等。目前，無論是ttl還是cmos集成電路，都有品種較齊 全的中規(guī)模集成計(jì)數(shù)器。2、中規(guī)模十進(jìn)制計(jì)數(shù)器cd4017b有清除和置數(shù)等功能，其引腳排列及邏輯符號(hào)如>3247101q0q1(2p14q2q3q4inh1 2q51j15691112q6q7(:r15q8q9cos s輸入輸出cpinhcrq°-q9coxxh計(jì)數(shù)

3、脈沖 為qo-霍 時(shí)：co二htll計(jì)數(shù)hillxl保持計(jì)數(shù)脈沖 為 q3-q9 時(shí)：co=lxhl1xlxtlcd4017：十進(jìn)制計(jì)數(shù)器/脈沖分配器cd4017是5位johnson計(jì)數(shù)器，具有10個(gè)譯碼輸出端,cp、cr、inh 輸入端。時(shí)鐘輸入端的斯密特觸發(fā)器具有脈沖整形功能，對(duì)輸入時(shí)鐘脈沖上升和下降時(shí)間無限制。inh為低電平時(shí)，計(jì) ql-q9(pin3, 2, 4, 7, 10, 1, 5, 6, 9, 11),為解碼后的時(shí)進(jìn)制輸 出接腳，被計(jì)數(shù)到的值，其輸出為hi,其余為lo電位ob> carry out 數(shù)器在時(shí)鐘上升沿計(jì)數(shù)；反之，計(jì)數(shù)功能無效。cr為高電平時(shí)，計(jì) 數(shù)器清零。c

4、d4017有16支腳，除電源腳vdd及vss為電源接腳， 輸入電壓范圍為3 - 15v之外，其余接腳為：a、頻率輸入腳：clock(pinl4),為頻率信號(hào)的輸入腳。b、數(shù)據(jù)輸岀腳：a、(pinl2),進(jìn)位腳，當(dāng)4017計(jì)數(shù)10個(gè)脈沖之后，carry out將輸岀一個(gè)脈波,代表產(chǎn)生進(jìn)位，共串級(jí)計(jì)數(shù)器使用°d、控制腳：a、clear(pinl5)： 清除腳或稱復(fù)位(reset)w，當(dāng)此腳為hi時(shí)，會(huì)使cd4017的q0為”1 ”, 其余 q1-q9 為” 0”。b、clock enable(pinb),時(shí)序允許腳，當(dāng) 此腳為低電位，clock輸入脈波在正緣時(shí)，會(huì)使cd4017計(jì)數(shù)，并改

5、 變q1-q9的輸出狀態(tài)。在elk有效沿的作用下q0q9依次輸出一個(gè)正脈沖resetcluckenable8"carryoutclock"acd4017時(shí)序圖五、實(shí)驗(yàn)內(nèi)容測(cè)試cd4017十進(jìn)制計(jì)數(shù)器的邏輯功能。1、按照cd的引腳圖連接電路，其中8腳接地、16腳接+5v 電源。2、將低位elk端接單次脈沖源，clk/en接地、輸出q0-q9接邏 輯電平顯示輸入插口。清零后，逐次送人單次脈沖，觀察并 記錄q0q9狀態(tài)。3、將單次脈沖改為1hz的連續(xù)脈沖，觀察q0q9的狀態(tài)。4、加入ikhz的連續(xù)脈沖，用雙蹤示波器觀察elk、q0q9端 波形，并描繪。六、實(shí)驗(yàn)報(bào)告附:實(shí)驗(yàn)報(bào)告一、

6、實(shí)驗(yàn)?zāi)康?、學(xué)習(xí)用集成觸發(fā)器構(gòu)成計(jì)數(shù)器的方法2、掌握中規(guī)模集成計(jì)數(shù)器的使用及其測(cè)試方法3、掌握cd4017計(jì)數(shù)器的邏輯功能及使用方法二、實(shí)驗(yàn)原理、內(nèi)容、方案計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，它不僅可用來計(jì)數(shù) 脈沖數(shù)，還常用作數(shù)字系統(tǒng)定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其特定的 邏輯功能。十進(jìn)制計(jì)數(shù)/分頻器cd4017,其內(nèi)部由計(jì)數(shù)器及譯碼器 兩部分組成，由譯碼輸出實(shí)現(xiàn)對(duì)脈沖信號(hào)的分配，整個(gè)輸出時(shí)序就是 00、01、02 09依次出現(xiàn)與時(shí)鐘同步的高電平，寬度等于時(shí)鐘周期。cd4017有10個(gè)輸出端(00-09)和1個(gè)進(jìn)位輸出端o5 9o每輸入10個(gè)計(jì)數(shù)脈沖，059就可得到1個(gè)進(jìn)位正脈沖，該進(jìn) 位輸

7、出號(hào)可作為下一級(jí)的時(shí)鐘信號(hào)。cd4017有3個(gè)輸(mr、cp0 和cp1) , mr為清零端，當(dāng)在mr端上加高電平或正脈沖時(shí)其輸出 00為高電平，其余輸出端(01-09)均為低電平。cp0和cp1是 2個(gè)時(shí)鐘輸入端，若要用上升沿來計(jì)數(shù)，則信號(hào)rticpo端輸入；若要 用下降沿來計(jì)數(shù)，則信號(hào)由cp1端輸入。設(shè)置2個(gè)吋鐘輸入端，級(jí) 聯(lián)時(shí)比較方便，可驅(qū)動(dòng)更多二極管發(fā)光。其內(nèi)部邏輯圖如下：cd4017btioucl(xi fuilluuhor實(shí)驗(yàn)具體做法：1、打開數(shù)電實(shí)驗(yàn)箱，將芯片插在相應(yīng)的卡槽，注意芯片有缺口 的一端對(duì)卡槽有缺口的一端，別接反了。2、連接電路，cp （14腳）接1khz輸入信號(hào)，cr （15腳）接 電平開關(guān)，為復(fù)位腳，高電平有效。inh（13腳）接電平開關(guān), 計(jì)數(shù)時(shí)接低電平。16腳接5v電源，8腳接地。（具體調(diào)整 看真值表）q0q9接共陰led, co （12腳）接led,為 進(jìn)位腳。3、給試驗(yàn)箱連上電源，檢查電路，確認(rèn)無誤后，打開電源，觀 察led亮滅情況，有規(guī)律改變電平開關(guān)，觀察并與真值表 對(duì)比。4、改變各控制腳電平狀況，改變信號(hào)頻率，觀察驗(yàn)證功能，和使用頻率大致范ii。實(shí)驗(yàn)總結(jié)