案例2-OTA 運算放大器的設計

1、簡單運算放大器的設計1.運算放大器的電路設計圖1所示是一個電容性負載的兩級CMOS基本差分運算放大器。其中P1為運算放大器的電流偏置電路，為了減小電源電壓波動的影響，改偏置電路采用了在改進型威爾遜電流鏡電路中又增加了一個電阻R1的結構；P2為運算放大器的第一級放大器；P3為運算放大器的第二級放大器。為使運算放大器的工作穩(wěn)定，在第一級放大器和第二級放大器之間采用補償網(wǎng)絡來消除第二個極點對低頻放大倍數(shù)、單位增益帶寬和相位裕度的影響。在運算放大器的電路結構圖中，M1、M2、M3、M4、M5構成PMOS對管作為差分輸入對，NMOS電流鏡作為輸入對管負載，PMOS管M5作為尾電流源的標準基本差分運算放大

2、器；M6、M7構成以PMOS管作為負載的NMOS共源放大器；M14（工作在線性區(qū)）和電容Cc構成運算放大器的第一級和第二級放大器之間的補償網(wǎng)絡；M9M13以及R1組成運算放大器的偏置電路。運算放大器的設計指標如表1.其設計流程是：首先根據(jù)技術指標，手工估算電路中各晶體管的寬長比；然后在對其進行仿真；通過反復的仿真和修改各個晶體管的參數(shù)，進行電路參數(shù)的優(yōu)化，最終達到設計要求的性能指標。表1 運放性能指標性能單位數(shù)值小信號低頻電壓增益V/V>80dB單位增益帶寬MHz>500MHz壓擺率V/uS>10 V/uS負載電容pF1相位裕度度>60P2P1P3圖1兩級CMOS基本差

3、分運算放大器2. 運算放大器的手工計算從該運放設計所采用的工藝模型mm0355v.l中查得以下工藝參數(shù)：Kn=179.8A/V2 Vthn=0.55VKp=-63.8A/V2 |Vthp|=0.73V1）通過壓擺率SR求M5的漏極電流若米勒補償電容Cc=2pF，因為SR=ID5/Cc。要求SR>10V/S，假設SR=100V/S,ID5為M5的漏極電流，則：ID5=SR×Cc=100 V/S×2E-12=200A。由于流過M5的電流為200A，則流過M1、M2、M3和M4的電流為200A/2=100A。2）通過MOS管的飽和區(qū)和線性區(qū)的臨界過驅動電壓求M5的W/L寬長

4、比因為M5工作在飽和區(qū)，則VDS5(VGS5-|Vthp|),在線性區(qū)和飽和區(qū)的交界處的臨界過驅動電壓Veff5=VDS5= VGS5-|Vthp|,則：若共模輸出電壓的最大值的要求為2.1V。由于Vin(cm)max=VDD-Veff5-VGS1=3.5V,且VGS=Veff+|Vthp|。假設M5和M1管的臨界過驅動電壓相同，即Veff5=Veff1=Veff。則2.1=3.3-Veff-Veff-|Vthp|=3.3-2Veff-0.73，即Veff=0.47V，所以（W/L）5=28.383）通過MOS管的飽和區(qū)和線性區(qū)的臨界過驅動電壓求M6的W/L寬長比同理可得：假設ID6=ID5=

5、200A，且電路輸出的最大擺幅為3V，即VOUT（max）=3.0V=VDD-Veff6,所以Veff6=3.3-3.0=0.3V，所以（W/L）6=69.664）求M7的W/L寬長比輸出擺幅的最小值為VOUT（min）=0.3V=Veff7 則（W/L）7=24.725）求M3和M4的W/L寬長比為防止版圖的系統(tǒng)誤差，M7、M6、M5和M4的尺寸滿足： 則（W/L）3=（W/L）4=4.946）求M1和M2的W/L寬長比由于單位增益帶寬GBW=gm1/2Cc=127MHZ,則gm1=2×Cc×GBW=6.28×2e-12×127e6=1.597mS有因

6、為所以（W/L）1=（W/L）2=2007）求運放偏置電路各晶體管的W/L寬長比運放的偏置電流鏡電路采用與差分運放尾電流比例為1/10的電流設置，則M8、M9、M10、M11和M12的W/L寬長比應為M5的W/L寬長比的1/10。即：（W/L）8=（W/L）9=（W/L）10=（W/L）11=（W/L）12=2.83因為該偏置電流鏡電路中所有晶體管都工作在飽和區(qū)，根據(jù)NMOS的飽和薩氏方程，有VGS12=VGS13+R1IOUT，即若R=1K，則（W/L）13=2×2.83=5.663. 驗證手工計算的運放的主要參數(shù)小信號低頻電壓增益（DCGain）第一級運放放大倍數(shù)： 第二級運放放

7、大倍數(shù)：其中，gm1和gm7分別為NMOS管M1和M7的跨導；gd2,gd4,gd6和gd7分別是M1,M4,M6和M7的輸出電導。并且有gm1=1.597mS, =1.333mS根據(jù)MOS管輸出電阻的經(jīng)驗公式，對于NMOS管，有rds=8000L(m)/Id(mA);對于PMOS管，有rds=12000L(m)/Id(mA).取所有MOS管的溝道長度為1m，則rds4=(8000×1)/0.1=80K；gds4=1/rds=0.0125mSrds7=(8000×1)/0.2=40K；gds7=1/rds=0.025mSrds2=(12000×1)/0.1=120

8、K；gds2=1/rds=0.0083mSrds6=(12000×1)/0.2=60K； gds6=1/rds=0.01667mS因此，運放的小信號低頻放大倍數(shù)Au為Au=(gm1×gm7)/(gds4+gds2)×(gds6+gds7)=24562000Au（dB）=20log（Au）=68（dB）（4）運算放大器的仿真結果和分析首先進行運算放大器直流分析的仿真，這個仿真的意義是為運算放大器的每個MOS器件確定初步的靜態(tài)工作點。其目的是：1.保證同一支路各個MOS器件的漏源電壓分配合適，且所有的MOS器件要保證工作在飽和區(qū)；2.調(diào)節(jié)電流鏡，使電流鏡的輸出電壓大致

9、在1.6V2V范圍內(nèi)，第一級的輸出直流電壓在0.7V1V范圍內(nèi)，第二級的輸出直流電壓在1V左右。然后進行運放的小信號相頻和幅頻特性仿真，在仿真前，首先要家丁補償網(wǎng)絡NMOS管M14的尺寸。M14的寬長比（W/L）估算如下：有前面的假設條件和運算放大器的設計指標得到：網(wǎng)絡補償電容Cc=2pF，單位增益帶寬GBW=127MHz，則根據(jù)網(wǎng)絡補償電阻計算公式Rc=1/(1.2×cCc)=552用M14代替Rc電阻，M14必須工作在深線性區(qū)。由于M14的柵極接電源電壓VDD，只要控制M14的VDS足夠小，M14必然工作正在深線性區(qū)。這里，M14的VGS為（2.12.8）V左右，VDS接近于0V

10、，則M14工作在深線性區(qū)，根據(jù)MOS管深線性區(qū)導通電阻的計算公式=552得(W/L)14=23.21）運放的輸入失調(diào)電壓仿真通過仿真運放的直流傳輸特性是測量其輸入失調(diào)電壓。運放的電源電壓為3.3V，在開環(huán)狀態(tài)下，其反相端接1V的直流電壓，同相端加從0.5V到1.5V的直流掃描電壓，做DC仿真得到的運放的直流傳輸特性如圖2所示，由圖可知，當輸入電壓為1V-8mV時輸出電壓正好為1V,所以輸入失調(diào)電壓為8mV。圖2 運放的直流傳輸特性分析2）運放的共模輸入范圍 運放的共模輸入范圍可通過觀測運放的輸入輸出跟隨特性來獲得。運放的電源為3.3V，將運放的反相輸入端與輸出相連，構成緩沖器；同相端加直流掃描

11、從0到3.3V，經(jīng)仿真得到的運放輸入輸出跟隨特性如圖3所示，其輸入共模電壓范圍從0.7V到3.2V。 圖3 運放的共模輸出范圍3）運放的輸出電壓擺幅特性 運放的輸出電壓擺幅特性是仿真運放的輸出電壓最大值和最小值。正輸入端接1V的直流電壓，Vin輸入端加從0到3.3V的直流掃描電壓，經(jīng)仿真得到的運放輸出電壓擺幅特性見圖4，運放的輸出電壓擺幅是0.3到3.3V。圖4 運放的輸出電壓擺幅特性4) 運放的小信號相頻和幅頻特性運放的小信號相頻和幅頻特性是仿真運放的開環(huán)小信號放大倍數(shù)及其相位隨頻率的變化趨勢，從而得到運放的相位裕度和單位增益帶寬指標，并進一步鑒別運放的放大能力、穩(wěn)定性和工作帶寬。此時，被分

12、析的運放電路上對直流應當是負反饋閉環(huán)狀態(tài)，對交流應當是開環(huán)狀態(tài)。運放的輸出端接1pF的負載電容，電源電壓為3.3V，共模輸入電壓1V。通過交流小信號分析，可以得到運放的小信號相頻和幅頻特性如圖5所示。從仿真結果上看，運放采用RC補償，在滿足單位增益帶寬的同時，能很好的調(diào)節(jié)相位裕度。運放的低頻開環(huán)增益為62.8dB，單位增益帶寬為270MHz ，相位裕度為30度 。圖5 運放的小信號相頻和幅頻特性5)運放的輸出端壓擺率分析運放的壓擺率是分析運放在放大信號作用下的反應速度。運放的同相輸入端輸入1V到2V的脈沖信號，由Hspice對該電路做瞬態(tài)分析仿真得到的輸出波形見圖6.從圖中可以得到：輸出端由1

13、.31V階躍到3.3V，在輸出上升曲線的10%和90%處，其電壓分別為1.5V和3.1V；時間分別為31.5ns和38.8ns。運放的壓擺率SR=(3.1V-1.5V)/(38.8ns-31.5ns)=219V/uS,滿足運放的壓擺率指標要求。10%處90%處圖6 輸出端壓擺率的分析（5）結論通過仿真得到的指標如表2所示，其中部分指標并沒有達到要求，說明設計過程中電路存在許多缺陷或者采取的電路硬件指標不達標，需進一步進行改進，電路的設計是一個設計仿真設計循環(huán)的過程，直到所設計的電路達到標準。表2 Hspice仿真得到的指標性能單位數(shù)值是否達標小信號低頻電壓增益V/V62dB否單位增益帶寬MHz

14、270否壓擺率V/uS219是負載電容pF1是相位裕度度30是(6)相關網(wǎng)表.Title Operational At.lib 'E:tsmclibmm0355v.l' tt.lib 'E:tsmclibmm0355v.l' res .unprot.option list post probe*2 stage amplifier*M1n1 in- n2 vdd pch w=200u l=1uM2n3 in+ n2 vdd pch w=200u l=1uM3n1 n1 gnd gnd nch w=5u l=1uM4n3 n1 gnd gnd

15、 nch w=5u l=1uM5n2 n4 vdd vdd pch w=30u l=1uM6vout n4 vdd vdd pch w=70u l=1uM7vout n3 gnd gnd nch w=25u l=1uM8n6 n4 vdd vdd pch w=3u l=1uM9n4 n4 vdd vdd pch w=3u l=1uM10n6 n6 n7 gnd nch w=3u l=1uM11n4 n6 n8 gnd nch w=3u l=1uM12n7 n8 gnd gnd nch w=3u l=1uM13n8 n8 n9 gnd nch w=6u l=1uM14 n5 vdd n3 gnd

16、 nch w=30u l=1uRr1 gnd n9 1KCc1 n5 vout 2pCc2 vout gnd 1p*Sources*Vddvdd 0 3.3Vin+in+ 0 1 ac 1 0Vin- in- 0 1 ac 1 180 .dc vin- 0 3.3 0.1.ac dec 10 1 1g.op.plot ac vm(vout) vdb(vout) vp(vout).probe dc v(vout) .probe .end*.Title Operational At.lib 'E:tsmclibmm0355v.l' tt.lib 'E

17、:tsmclibmm0355v.l' res .unprot.option list post probe*2 stage amplifier*M1n1 in- n2 vdd pch w=200u l=1uM2n3 in+ n2 vdd pch w=200u l=1uM3n1 n1 gnd gnd nch w=5u l=1uM4n3 n1 gnd gnd nch w=5u l=1uM5n2 n4 vdd vdd pch w=30u l=1uM6vout n4 vdd vdd pch w=70u l=1uM7vout n3 gnd gnd nch w=25u l=1uM8n6 n4 vdd vdd pch w=3u l=1uM9n4 n4 vdd vdd pch w=3u l=1uM10n6 n6 n7 gnd nch w=3u