《現(xiàn)代數(shù)字電路基礎(chǔ)》復(fù)習(xí)題及試卷(含答案)

1、現(xiàn)代數(shù)字電路基礎(chǔ)復(fù)習(xí)要點(diǎn)一、數(shù)字電路基礎(chǔ)知識(shí)掌握：1、不同數(shù)制間的相互轉(zhuǎn)換；2、常用編碼及（8421碼、5421碼、余3碼）；二、邏輯代數(shù)基礎(chǔ)掌握：1、邏輯代數(shù)的基本公式和運(yùn)算規(guī)則；2、邏輯函數(shù)及其表示方法；3、最小項(xiàng)、最大項(xiàng)的定義及性質(zhì)；4、任意項(xiàng)、約束項(xiàng)、無(wú)關(guān)項(xiàng)的概念。重點(diǎn)掌握：1、邏輯函數(shù)的公式化簡(jiǎn)法；2、邏輯函數(shù)的卡諾圖化簡(jiǎn)法（含無(wú)關(guān)項(xiàng)的卡諾圖化簡(jiǎn)）。三、組合邏輯電路了解：1、常用集成組合邏輯器件(加法器、編碼器、數(shù)據(jù)分配器等) 的邏輯功 能及其應(yīng)用。掌握：1、中、小規(guī)模組合邏輯電路分析（寫函數(shù)，列真值表，說(shuō)明邏輯功能）；2、中規(guī)模組合邏輯電路設(shè)計(jì)（用指定器件，按規(guī)定方法（比

2、較法、擴(kuò)展法和降維圖法）；3、中規(guī)模實(shí)驗(yàn)電路的分析、設(shè)計(jì)。重點(diǎn)掌握：1、74LS147、74LS283中規(guī)模邏輯器件的邏輯功能及應(yīng)用；2、中規(guī)模譯碼器、數(shù)據(jù)選擇器的設(shè)計(jì)。用指定器件，按規(guī)定方法（數(shù)據(jù)選擇器重點(diǎn)掌握降維圖法）設(shè)計(jì)邏輯電路；3、中規(guī)模實(shí)驗(yàn)電路的分析。重點(diǎn)掌握水箱水位監(jiān)測(cè)顯示電路、加減運(yùn)算電路。四、集成觸發(fā)器掌握：1、觸發(fā)器(R-S、D、J-K、T、T)的邏輯功能、特性方程及邏輯符號(hào)；2、異步端的功能和置位條件；3、觸發(fā)器邏輯功能的相互轉(zhuǎn)換。重點(diǎn)掌握：邊沿觸發(fā)器(維持阻塞D； J-K觸發(fā)器)的邏輯功能、特性方程及輸出時(shí)序波形。重點(diǎn)掌握觸發(fā)器有異步輸入端，含有組合邏輯電路。五

3、、時(shí)序邏輯電路掌握：1、小規(guī)模時(shí)序邏輯電路分析（同步和異步）；2、中規(guī)模時(shí)序邏輯電路分析和設(shè)計(jì)；3、中規(guī)模時(shí)序邏輯電路設(shè)計(jì)用指定器件，按規(guī)定方法（反饋清零、反饋置數(shù)）實(shí)現(xiàn)設(shè)計(jì)。重點(diǎn)掌握：1、74LS161、74LS160、74LS194中規(guī)模時(shí)序邏輯器件的邏輯功能及應(yīng)用；2、利用74LS194進(jìn)行扭環(huán)計(jì)數(shù)器的設(shè)計(jì)，重點(diǎn)掌握單片；3、利用74LS161、74LS160進(jìn)行任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)（反饋清零法和反饋置數(shù)法）；4、小規(guī)模同步時(shí)序邏輯電路設(shè)計(jì)方法及步驟。六、VHDL硬件描述語(yǔ)言掌握：1、VHDL的基本結(jié)構(gòu)（實(shí)體、結(jié)構(gòu)體、庫(kù)、包、配置）；2、VHDL的數(shù)據(jù)對(duì)象(常量、變量及信號(hào))；3、VHD

4、L的常用數(shù)據(jù)類型（位、位矢量、標(biāo)準(zhǔn)邏輯位、整數(shù)等）；4、VHDL的基本語(yǔ)句（進(jìn)程、if語(yǔ)句、case語(yǔ)句等）。重點(diǎn)掌握：數(shù)據(jù)選擇器、譯碼器、移位寄存器、計(jì)數(shù)器和觸發(fā)器的書中源代碼七、自學(xué)方法本課程作為一門的專業(yè)課程，綜合性強(qiáng)、內(nèi)容多、難度大，自學(xué)者在自學(xué)過程中應(yīng)該注意以下幾點(diǎn)：1、學(xué)習(xí)前，應(yīng)仔細(xì)閱讀課程大綱的第一部分，了解課程的性質(zhì)、地位和任務(wù)，熟悉課程的基本要求以及本課程與有關(guān)課程的聯(lián)系，使以后的學(xué)習(xí)緊緊圍繞課程的基本要求。2、在閱讀某一章教材內(nèi)容前，應(yīng)先認(rèn)真閱讀大綱中該章的考核知識(shí)點(diǎn)、自學(xué)要求和考核要求，注意對(duì)各知識(shí)點(diǎn)的能力層次要求，以便在閱讀教材時(shí)做到心中有數(shù)。3、閱讀教材時(shí)，應(yīng)根據(jù)大綱

5、要求，要逐段細(xì)讀，逐句推敲，集中精力，吃透每個(gè)知識(shí)點(diǎn)。對(duì)基本概念必須深刻理解，基本原理必須牢固掌握，在閱讀中遇到個(gè)別細(xì)節(jié)問題不清楚，在不影響繼續(xù)學(xué)習(xí)的前提下，可暫時(shí)擱置。4、重視理論聯(lián)系實(shí)踐，結(jié)合幼兒園教育活動(dòng)實(shí)踐進(jìn)行學(xué)習(xí)，努力將課程內(nèi)容與我國(guó)現(xiàn)實(shí)幼兒園教育活動(dòng)實(shí)踐聯(lián)系起來(lái)，進(jìn)行對(duì)照比較，分析研究，以增強(qiáng)感性認(rèn)識(shí)，更深刻地領(lǐng)會(huì)教材的內(nèi)容，將知識(shí)轉(zhuǎn)化為能力，從而提高自己分析問題和解決問題的能力。八、復(fù)習(xí)題（完成以下三套作業(yè)，可占期末考試總分的40%，期末考試卷面分占60%） 現(xiàn)代數(shù)字電路基礎(chǔ)試卷一一 單項(xiàng)選擇題1、有八個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們最多有（ C ）種計(jì)數(shù)狀態(tài)。A、8；&#

6、160; B、16；  C、256；  D、642、下列觸發(fā)器中上升沿觸發(fā)的是（ D ）。A、主從RS觸發(fā)器；B、JK觸發(fā)器；C、T觸發(fā)器；D、D觸發(fā)器3、下式中與非門表達(dá)式為（ D ）。A、Y=A+B；B、Y=AB；C、Y=；D、Y=4、邏輯電路如右圖，函數(shù)式為（ A ）。 A、F=+； B、F=+C； C、F=； D、F=A+5、邏輯函數(shù)F=AB+BC的最小項(xiàng)表達(dá)式為（ C ）  A、F=m2+m3+m6      B、F=m2+m3+m7&

7、#160; C、F=m3+m6+m7      D、F=m3+m4+m76、74LS138譯碼器有（ C ）  A、三個(gè)輸入端，三個(gè)輸出端；  B、八個(gè)輸入端，八個(gè)輸出端；C、三個(gè)輸入端，八個(gè)輸出端；  D、八個(gè)輸入端，三個(gè)輸出端；7、單穩(wěn)態(tài)觸發(fā)器的輸出狀態(tài)有（ A ） A、一個(gè)穩(wěn)態(tài)、一個(gè)暫態(tài)       B、兩個(gè)穩(wěn)態(tài) C、     只有一個(gè)穩(wěn)態(tài)&

8、#160;           D、沒有穩(wěn)態(tài)8. 邏輯函數(shù)，其對(duì)偶函數(shù)F*為（ C ）。A. B. C. D.(A+B)(A+B)9.  用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，若每個(gè)方格群盡可能選大，則在化簡(jiǎn)后的最簡(jiǎn)表達(dá)式中（ B ）。 A與項(xiàng)的個(gè)數(shù)少     B.每個(gè)與項(xiàng)中含有的變量個(gè)數(shù)少   C. 化簡(jiǎn)結(jié)果具有唯一性  D.每個(gè)與項(xiàng)中含有的變量個(gè)數(shù)

9、多10. 已知某電路的真值表如下，該電路的邏輯表達(dá)式為（ C ）。A B. C DABCYABCY00001000001110110100110101111111二 填空題1. 三態(tài)門的“三態(tài)”指高電平、低電平和 高阻狀態(tài) 。 2. 邏輯代數(shù)的三個(gè)重要規(guī)則是代入規(guī)則、對(duì)偶規(guī)則和 反演規(guī)則 。3. 同步RS觸發(fā)器中R、S為高電平有效，基本R、S觸發(fā)器中R、S為 低 電平有效。4. 在進(jìn)行A/D轉(zhuǎn)換時(shí)，常按下面四個(gè)步驟進(jìn)行，采樣、保持、量化、 編碼 。5. 當(dāng)PN結(jié)外加

10、正向電壓時(shí)，PN結(jié)中的多子擴(kuò)散形成較大的正向電流。6. 邏輯變量的異或表達(dá)式為： ab = (¬a b) (a ¬b)。7. 二進(jìn)制數(shù)A=1011010；B=10111，則A-B= 1000111 。8. 組合電路沒有記憶功能，因此，它是由 基本的不帶反饋回路的邏輯門 組成。9. 將BCD碼翻譯成十個(gè)對(duì)應(yīng)輸出信號(hào)的電路稱為二-十進(jìn)制譯碼器，它有4個(gè)輸入端， 16 個(gè)輸出端。10.同步RS觸發(fā)器的特性方程為： ,其約束方程為：RS=0。三 判斷題1、邏輯變量的取值，1比0大。 （×）2、對(duì)于MOS門電路多余端可以懸空。

11、0;（×）3、計(jì)數(shù)器的模是指對(duì)輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。  （×）4、JK觸發(fā)器 的輸入端 J 懸空，則相當(dāng)于 J = 0。（×）5、時(shí)序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。 （×）6、RS觸發(fā)器的輸出狀態(tài)Q N+1與原輸出狀態(tài)Q N無(wú)關(guān)。 （×）7、JK觸發(fā)器的 J=K=1 變成 T 觸發(fā)器。 （×）8、各種功能觸發(fā)器之間可以相互轉(zhuǎn)換。 （）9、優(yōu)先編碼只對(duì)優(yōu)先級(jí)別高的信息進(jìn)行編碼。 （&

12、#215;）10、組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（×） 四 邏輯函數(shù)化簡(jiǎn)1、用公式法化簡(jiǎn)邏輯函數(shù)  F= A(B+) + (+C)+ BCDE+ (D+E)F 解：F= AB+A+ + C+ BCDE+ D F+ EF2、用卡諾圖法化簡(jiǎn)邏輯函數(shù)  F= m（1，3，8，9，10，11，14，15）解：   五、綜合題（共2題，每題15分，共30分）1設(shè)計(jì)電路為提高報(bào)警信號(hào)的可靠性，在有關(guān)部位安置了3個(gè)同類型的危險(xiǎn)報(bào)警器，只有當(dāng)3個(gè)危險(xiǎn)報(bào)警器中至少有兩個(gè)指示

13、危險(xiǎn)時(shí)，才實(shí)現(xiàn)關(guān)機(jī)操作。試畫出具有該功能的邏輯電路。（真值表，邏輯表達(dá)式，邏輯電路圖） （1）真值表 （2）邏輯表達(dá)式  （3）邏輯電路圖  2雙四選一數(shù)據(jù)選擇器如圖所示，其功能表達(dá)式如下?，F(xiàn)要實(shí)現(xiàn)八選一數(shù)據(jù)選擇器的功能（地址信號(hào)為A2A1A0，數(shù)據(jù)輸入端信號(hào)為D7  D0 ），請(qǐng)畫出電路連接圖。 Y1 Y2A0 S1A1 S2 D10 D11 D12 D13 D20 D21 D22 D23解： 現(xiàn)代數(shù)字電路基礎(chǔ)試題二  一、填空、選擇與判斷題  (共50分)1填空題（每空2分，共24

14、分）（1）如分辨率用D/A轉(zhuǎn)換器的最小輸出電壓與最大輸出電壓之比來(lái)表示，則10位D/A轉(zhuǎn)換器的分辨率為（1/1024） 。（2）數(shù)制轉(zhuǎn)換（1101010）2=（152）8=（6A）16=（106）10。（19）=（10011）（3）組合邏輯電路任何時(shí)刻的輸出信號(hào)，與該時(shí)刻的輸入信號(hào)（有關(guān)）；與電路原來(lái)的狀態(tài)（無(wú)關(guān)）；時(shí)序邏輯電路任何時(shí)刻的輸出信號(hào)，與該時(shí)刻的輸入信號(hào)（有關(guān)）；與信號(hào)作用前電路原來(lái)的狀態(tài)（有關(guān)）。（4）寫出下列公式：A+1=（ 1 ）； A+=（ 1 ）； A+0=（ A ）。 2 選擇題（每題3分）共12分（1）下列電路中，不是組合邏輯電路的是B 

15、 (A)編碼器           (B) 寄存器  (C)譯碼器           (D) 全加器（2）當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，則共有C個(gè)變量取值組合。(A) n (B) 2n (C) (D) （3）對(duì)于D觸發(fā)器，欲使=，應(yīng)使輸入D=D。 (A) 0 (B) 1 (C) (D) （4）讀寫存儲(chǔ)器是A   (A)RAM  &#

16、160;     (B)ROM      (C)PLD     (D) PLA3 判斷題（每題2分）共14分（1）若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。（ ）（2）因?yàn)锳+B+AB=A+B+AB成立，所以A+B=A+B成立。（×）（3）D觸發(fā)器的狀態(tài)方程為=D，與無(wú)關(guān)，所以它沒有記憶功能。（×）（4）時(shí)序電路中含有記憶功能的器件。 （）（5）異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。 （×）（6）優(yōu)先編碼器的編

17、碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。 （×）（7）液晶顯示器可以在完全黑暗的環(huán)境中使用。（×）二、化簡(jiǎn)題(共10 分)用代數(shù)法化簡(jiǎn)下列函數(shù)到最簡(jiǎn)與或表達(dá)式（每題5分）共10分（1） Y= A（BC+）+A（B+ C）（2） Y=A B+ +B解：（1） 、Y= ABC+A+AB+AC=A（2）、Y=A B+ +B=AB+三、證明題(共10 分) 證明下列等式（每題5分）共10分（1） 用基本定律和基本公式證明等式AB+ A=A證明：AB+ A=A（B+）=A（2） 用真值表證明等式AB+C+BC=AB+C 四、計(jì)

18、算與分析題(共30 分) 1.已知某DAC電路輸入10位二進(jìn)制數(shù)，最大滿度輸出電壓=5V，試求分辨率和最小分辨電壓。（10分） 解：分辨率為10位，不考慮跳動(dòng)因素，最小分辨電壓為5/1024V 2.如下圖的電路中，寫出輸出F的邏輯表達(dá)式，并畫出真值表。（20分）解： F= A+B現(xiàn)代數(shù)字電路基礎(chǔ)試卷三一、填空題：（每空1分，共15分）1邏輯函數(shù)Y?AB?C的兩種標(biāo)準(zhǔn)形式分別為（Y=AB+C ）、（y=(A+C)(B+C) ）。2將2004個(gè)“1”異或起來(lái)得到的結(jié)果是（0）。3半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)主要包含三個(gè)部分，分別是（存儲(chǔ)單元）、（驅(qū)動(dòng)電路 ）、（讀寫電

19、路）。48位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量10000000為5v。若只有最低位為高電平，則輸出電壓為（5/32 ）v；當(dāng)輸入為10001000，則輸出電壓為（25/4）v。5就逐次逼近型和雙積分型兩種A/D轉(zhuǎn)換器而言，（雙積分型）的抗干擾能力強(qiáng)，（逐次逼近型）的轉(zhuǎn)換速度快。6由555定時(shí)器構(gòu)成的三種電路中，（施密特觸發(fā)器）和（單穩(wěn)態(tài)觸發(fā)器）是脈沖的整形電路。二、根據(jù)要求作題：1 將邏輯函數(shù) P=AB+AC寫成與或非型表達(dá)式，并用集電極開路門來(lái)實(shí)現(xiàn)。OC與非門實(shí)現(xiàn)如圖：2圖1、2中電路均由CMOS門電路構(gòu)成，寫出P、Q 的表達(dá)式，并畫出對(duì)應(yīng)A、B、C的P、Q波形。三、分析圖3所示電

20、路，寫出F1、F2的邏輯表達(dá)式，說(shuō)明電路的邏輯功能。圖中所用器件是8選1數(shù)據(jù)選擇器 74LS151。1） 試寫出8選1數(shù)據(jù)選擇器的輸出函數(shù)式；2） 畫出A2、A1、A0從000111連續(xù)變化時(shí)，Y的波形圖；3） 說(shuō)明電路的邏輯功能。 該電路為序列脈沖發(fā)生器，當(dāng)A2、A1、A0從000111連續(xù)變化時(shí)，Y端輸出連續(xù)脈沖10110011。四、設(shè)計(jì)一位十進(jìn)制數(shù)的四舍五入電路（采用8421BCD碼）。要求只設(shè)定一個(gè)輸出，并畫出用最簡(jiǎn)與非門實(shí)現(xiàn)的邏輯電路圖。1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 X XXXXX 五、已知電路及CP、A的波形如圖5（

21、a）(b)所示，設(shè)觸發(fā)器的初態(tài)均為“0”，試畫出輸出端B和C 的波形。六、用T觸發(fā)器和異或門構(gòu)成的某種電路如圖6（a）所示，在示波器上觀察到波形如圖6(b)所示。試問該電路是如何連接的？請(qǐng)?jiān)谠瓐D上畫出正確的連接圖，并標(biāo)明T的取值。 （6分）解：T=1， 連線如圖：七、電路如圖6所示，其中RA=RB=10k,C=0.1f，圖6試問：1在Uk為高電平期間，由555定時(shí)器構(gòu)成的是什么電路，其輸出U0的頻率f0=?2分析由JK觸發(fā)器FF1、FF2、FF3構(gòu)成的計(jì)數(shù)器電路，要求：寫出驅(qū)動(dòng)方程和狀態(tài)方程，列出狀態(tài)轉(zhuǎn)換表，畫出完整的狀態(tài)轉(zhuǎn)換圖；3設(shè)Q3、Q2、Q1的初態(tài)為000，Uk所加正脈沖的寬

22、度為Tw=6/f0，脈沖過后Q3、Q2、Q1將保持在哪個(gè)狀態(tài)？（共15分）八、圖8所示是16*4位ROM和同步十六進(jìn)制加法計(jì)數(shù)器74LS161組成的脈沖分頻電路。ROM中的數(shù)據(jù)見表8所示。試畫出在CP信號(hào)連續(xù)作用下的D3、D2、D1、D0輸出的電壓波形，并說(shuō)明它們和CP信號(hào)頻率之比。 （16分） 表1： 地址輸入 數(shù)據(jù)輸出A3 A2 A1 A0D3 D2 D1 D0 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1

23、 1 1 10 0 0 00 0 1 10 1 0 00 1 0 11 0 1 01 0 0 11 0 0 01 1 1 11 1 0 00 0 0 10 0 1 00 0 0 10 1 0 00 1 1 10 0 0 0 CP波形如圖所示： 答: D3、D2、D1、D0頻率比分別是1/15、3/15、5/15、7/15；現(xiàn)代數(shù)字電路基礎(chǔ)試卷四一、填空1、（1001101）2=（77 ）10=（ 115）8=（4D）16；（27）10=（0010 0111）8421BCD。2、客觀事物的最基本的邏輯關(guān)系有_與_邏輯_或_邏輯和_非_邏輯三種。3、函數(shù)F1=AB+BC的反演式F1= ；函數(shù)F2=A+BC的對(duì)偶式F2'= 。4、51個(gè)“1”連續(xù)進(jìn)行異或運(yùn)算，其結(jié)果是0。