數(shù)字電路基礎(chǔ)知識(shí)

1、第第 8 章數(shù)字電路基礎(chǔ)知識(shí)章數(shù)字電路基礎(chǔ)知識(shí)本章學(xué)習(xí)目標(biāo)本章學(xué)習(xí)目標(biāo)12.1數(shù)字電路概述數(shù)字電路概述12.2二進(jìn)制數(shù)二進(jìn)制數(shù)12.3基本邏輯門(mén)電路基本邏輯門(mén)電路12.4組合邏輯門(mén)電路組合邏輯門(mén)電路12.5邏輯代數(shù)及其在邏輯電路中的應(yīng)用邏輯代數(shù)及其在邏輯電路中的應(yīng)用本章小結(jié)本章小結(jié) 本章學(xué)習(xí)目標(biāo)本章學(xué)習(xí)目標(biāo)1. 了解數(shù)字電路的特點(diǎn)，理解數(shù)字信號(hào)與模擬信號(hào)的區(qū)別。了解數(shù)字電路的特點(diǎn)，理解數(shù)字信號(hào)與模擬信號(hào)的區(qū)別。2掌握二進(jìn)制數(shù)的表示方法以及二進(jìn)制數(shù)的四則運(yùn)算。掌握二進(jìn)制數(shù)的表示方法以及二進(jìn)制數(shù)的四則運(yùn)算。3掌握基本邏輯門(mén)電路的邏輯功能、圖形符號(hào)、真值表、掌握基本邏輯門(mén)電路的邏輯功能、圖形符號(hào)、真

2、值表、邏輯函數(shù)表達(dá)式。邏輯函數(shù)表達(dá)式。4掌握簡(jiǎn)單組合邏輯門(mén)電路的邏輯功能、圖形符號(hào)，了解掌握簡(jiǎn)單組合邏輯門(mén)電路的邏輯功能、圖形符號(hào)，了解數(shù)字集成電路的特點(diǎn)及參數(shù)。數(shù)字集成電路的特點(diǎn)及參數(shù)。5. 理解邏輯代數(shù)的基本定律，掌握用邏輯代數(shù)化簡(jiǎn)組合邏理解邏輯代數(shù)的基本定律，掌握用邏輯代數(shù)化簡(jiǎn)組合邏輯電路的方法。輯電路的方法。12.1數(shù)字電路概述數(shù)字電路概述12.1.1數(shù)字電路及其特點(diǎn)數(shù)字電路及其特點(diǎn)12.1.2數(shù)字電路的發(fā)展和應(yīng)用數(shù)字電路的發(fā)展和應(yīng)用12.1.1數(shù)字電路及其特點(diǎn)數(shù)字電路及其特點(diǎn)電子線路中的電信號(hào)有兩大類(lèi)：電子線路中的電信號(hào)有兩大類(lèi)：模擬信號(hào)模擬信號(hào)和和數(shù)字信號(hào)數(shù)字信號(hào)。1概念概念模擬信

3、號(hào)：模擬信號(hào)：在數(shù)值上和時(shí)間上都是連續(xù)變化的信號(hào)。在數(shù)值上和時(shí)間上都是連續(xù)變化的信號(hào)。數(shù)字信號(hào)：數(shù)字信號(hào)：在數(shù)值上和時(shí)間上不連續(xù)變化的信號(hào)。在數(shù)值上和時(shí)間上不連續(xù)變化的信號(hào)。模擬電路：模擬電路：處理模擬信號(hào)的電路。處理模擬信號(hào)的電路。數(shù)字電路：數(shù)字電路：處理數(shù)字信號(hào)的電路。處理數(shù)字信號(hào)的電路。2數(shù)字電路特點(diǎn)數(shù)字電路特點(diǎn)（1）電路中工作的半導(dǎo)體管多數(shù)工作在開(kāi)關(guān)狀態(tài)。）電路中工作的半導(dǎo)體管多數(shù)工作在開(kāi)關(guān)狀態(tài)。（2）研究對(duì)象是電路的輸入與輸出之間的邏輯關(guān)系，分）研究對(duì)象是電路的輸入與輸出之間的邏輯關(guān)系，分析工具是邏輯代數(shù)，表達(dá)電路的功能主要用真值表、邏輯函析工具是邏輯代數(shù)，表達(dá)電路的功能主要用真值表

4、、邏輯函數(shù)表達(dá)式及波形圖等數(shù)表達(dá)式及波形圖等 。 12.1.2數(shù)字電路的發(fā)展和應(yīng)用數(shù)字電路的發(fā)展和應(yīng)用數(shù)字電路的發(fā)展數(shù)字電路的發(fā)展：與器件的改進(jìn)密切相關(guān)，集成電路：與器件的改進(jìn)密切相關(guān)，集成電路的出現(xiàn)，促進(jìn)了數(shù)字電路的發(fā)展。的出現(xiàn)，促進(jìn)了數(shù)字電路的發(fā)展。數(shù)字電路的應(yīng)用數(shù)字電路的應(yīng)用：范圍廣泛，國(guó)民經(jīng)濟(jì)許多部門(mén)中都：范圍廣泛，國(guó)民經(jīng)濟(jì)許多部門(mén)中都大量應(yīng)用數(shù)字電路。大量應(yīng)用數(shù)字電路。12.2二進(jìn)制數(shù)二進(jìn)制數(shù)二進(jìn)制數(shù)的四則運(yùn)算二進(jìn)制數(shù)的四則運(yùn)算 例例 13.1.1 ( (1001) )2 +( (11) )2 = ? 在時(shí)序電路中，采用兩個(gè)數(shù)碼的二進(jìn)數(shù)作為電路計(jì)數(shù)基礎(chǔ)。在時(shí)序電路中，采用兩個(gè)數(shù)碼的二

5、進(jìn)數(shù)作為電路計(jì)數(shù)基礎(chǔ)。二進(jìn)制數(shù)二進(jìn)制數(shù)：只有：只有 0 和和 1 兩個(gè)數(shù)碼，其進(jìn)位規(guī)則是兩個(gè)數(shù)碼，其進(jìn)位規(guī)則是“逢二進(jìn)一逢二進(jìn)一”。1加法運(yùn)算加法運(yùn)算1001 111100解解( (1001) )2 +( (11) )2 =( (1100) )2 2減法運(yùn)算減法運(yùn)算 例例 13.1.2 ( (11001) )2 - -( (110) )2 = ?解解( (11001) )2 - -( (110) )2 =( (10011) )2 11001 110 10011 3乘法運(yùn)算乘法運(yùn)算 1001 101 1001 0000 1001 1011014除法運(yùn)算除法運(yùn)算 例例 13.1.4 ( (1011

6、1010) )2 ( (1101) )2 = ? 例例 13.1.3 ( (1001) )2 ( (101) )2 = ?解解( (1001) ) 2 (101) 2 =( (101101) )2解解( (10111010) )2 ( (1101) )2 =( (1110) )2 余余( (100) )2二進(jìn)制二進(jìn)制 十進(jìn)制的互換規(guī)則十進(jìn)制的互換規(guī)則1二進(jìn)制化為十進(jìn)制二進(jìn)制化為十進(jìn)制方法：為方法：為“乘權(quán)相加法乘權(quán)相加法”； 例例13.1.5 把二進(jìn)制數(shù)把二進(jìn)制數(shù) 11101 轉(zhuǎn)換為十進(jìn)制數(shù)。轉(zhuǎn)換為十進(jìn)制數(shù)。解：解：( (11101) )2 =( (1 24 + 1 23 + 1 22 + 0

7、 21 + 1 20) )10= ( (16 + 8 + 4 + 0 + 1) )10 = ( (29) )102十進(jìn)制化為二進(jìn)制十進(jìn)制化為二進(jìn)制方法：為方法：為 “除除 2 取余倒記法取余倒記法” ； 例例 13.1.6 把十進(jìn)制數(shù)把十進(jìn)制數(shù) 37 轉(zhuǎn)換為二進(jìn)制數(shù)。轉(zhuǎn)換為二進(jìn)制數(shù)。解：解：( (37) )1010 =( (100101) )2動(dòng)畫(huà)十動(dòng)畫(huà)十二進(jìn)制轉(zhuǎn)換二進(jìn)制轉(zhuǎn)換 12 2 0 ( (100101) )2 1 12 37 12 18 0 二進(jìn)制數(shù)碼二進(jìn)制數(shù)碼2 9 1 應(yīng)倒著順序應(yīng)倒著順序2 4 0 由下向上記為由下向上記為12.3基本邏輯門(mén)電路基本邏輯門(mén)電路12.3.1關(guān)于邏輯電

8、路的幾個(gè)規(guī)定關(guān)于邏輯電路的幾個(gè)規(guī)定12.3.2與與門(mén)電路門(mén)電路12.3.3或或門(mén)電路門(mén)電路12.3.4非非門(mén)電路門(mén)電路各種邏輯門(mén)電路是組成數(shù)字電路的基本單元。各種邏輯門(mén)電路是組成數(shù)字電路的基本單元?；镜倪壿嬯P(guān)系：基本的邏輯關(guān)系：與與邏輯、邏輯、或或邏輯和邏輯和非非邏輯。邏輯。12.3.1關(guān)于邏輯電路的幾個(gè)規(guī)定關(guān)于邏輯電路的幾個(gè)規(guī)定一、邏輯狀態(tài)的表示方法一、邏輯狀態(tài)的表示方法用數(shù)字符號(hào)用數(shù)字符號(hào) 0 和和 1 表示相互對(duì)立的邏輯狀態(tài)，稱(chēng)為邏輯表示相互對(duì)立的邏輯狀態(tài)，稱(chēng)為邏輯 0 和邏輯和邏輯 1。 常見(jiàn)的對(duì)立邏輯狀態(tài)示例常見(jiàn)的對(duì)立邏輯狀態(tài)示例一種狀態(tài)一種狀態(tài)高電位高電位有脈沖有脈沖閉合閉合真真

9、上上是是 1另一種狀態(tài)另一種狀態(tài)低電位低電位無(wú)脈沖無(wú)脈沖斷開(kāi)斷開(kāi)假假下下非非 0應(yīng)用時(shí)，高電平應(yīng)大于或應(yīng)用時(shí)，高電平應(yīng)大于或等于等于VSH；低電平應(yīng)小于或等；低電平應(yīng)小于或等于于 VSL。二、高、低電平規(guī)定二、高、低電平規(guī)定用高電平、低電平來(lái)描述電位的高低。用高電平、低電平來(lái)描述電位的高低。高低電平不是一個(gè)固定值，而是一個(gè)電平變化范圍。高低電平不是一個(gè)固定值，而是一個(gè)電平變化范圍。單位用單位用“V”表示。表示。在集成邏輯門(mén)電路中規(guī)定：在集成邏輯門(mén)電路中規(guī)定：標(biāo)準(zhǔn)高電平標(biāo)準(zhǔn)高電平 VSH 高電平的下限值；高電平的下限值；標(biāo)準(zhǔn)低電平標(biāo)準(zhǔn)低電平 VSL 低電平的上限值。低電平的上限值。三、正、負(fù)邏輯

10、規(guī)定三、正、負(fù)邏輯規(guī)定正邏輯正邏輯：用：用 1 表示高電平，用表示高電平，用 0 表示低電平的邏輯體表示低電平的邏輯體制。制。負(fù)邏輯負(fù)邏輯：用：用 1 表示低電平，用表示低電平，用 0 表示高電平的邏輯表示高電平的邏輯體制體制。12.3.2與與門(mén)電路門(mén)電路一、一、與與邏輯邏輯1與與邏輯關(guān)系邏輯關(guān)系當(dāng)決定一件事情的幾個(gè)條件全部具備當(dāng)決定一件事情的幾個(gè)條件全部具備后，這件事情才能發(fā)生，否則不發(fā)生。后，這件事情才能發(fā)生，否則不發(fā)生。2與與門(mén)電路門(mén)電路3邏輯符號(hào)邏輯符號(hào)A、B輸入端輸入端 ；Y輸出端。輸出端。二、工作原理二、工作原理1工作原理工作原理動(dòng)畫(huà)動(dòng)畫(huà) 與與門(mén)電路門(mén)電路2邏輯函數(shù)式邏輯函數(shù)式Y(jié)

11、= A B 或或Y = A B 或或Y = A B與與門(mén)真值表門(mén)真值表 3真值表真值表 真值表真值表表明邏輯門(mén)電路輸入端狀態(tài)和輸出端狀態(tài)邏表明邏輯門(mén)電路輸入端狀態(tài)和輸出端狀態(tài)邏輯對(duì)應(yīng)關(guān)系的表。輯對(duì)應(yīng)關(guān)系的表。 輸輸 入入輸輸 出出 A BY001101010001 4邏輯功能：邏輯功能： “有有 0 出出 0，全，全 1 出出 1” 。說(shuō)明：輸入端不論是幾個(gè)，邏輯關(guān)系相同。說(shuō)明：輸入端不論是幾個(gè)，邏輯關(guān)系相同。例：例：Y = ABCD當(dāng)決定一件事情的幾個(gè)條件中當(dāng)決定一件事情的幾個(gè)條件中只要有一個(gè)條件得到滿足，這件事只要有一個(gè)條件得到滿足，這件事情就會(huì)發(fā)生。情就會(huì)發(fā)生。一、一、或或邏輯邏輯1或或

12、邏輯關(guān)系邏輯關(guān)系2或或門(mén)電路門(mén)電路3邏輯符號(hào)邏輯符號(hào)12.3.3或或門(mén)電路門(mén)電路動(dòng)畫(huà)動(dòng)畫(huà)或或門(mén)電路門(mén)電路二、工作原理二、工作原理2邏輯函數(shù)式邏輯函數(shù)式 Y = = A + B1工作原理工作原理VA = 0 V，VB = 0 V，V1 、V2 均截止，均截止，Y = -= -12 V；VA = 6 V，VB = 0 V，V1 導(dǎo)通，導(dǎo)通，V2 截止，截止，Y = = 6 V；VA = 0 V，VB = 6 V，V1 截止，截止，V2 導(dǎo)通，導(dǎo)通，Y = = 6 V；VA = 6 V，VB = 6 V，V1、V2 均導(dǎo)通，均導(dǎo)通，Y = = 6 V。3真值表真值表4邏輯功能：全邏輯功能：全 0 出

13、出0，有，有 1 出出 1。說(shuō)明：輸入端不論是幾個(gè)，邏輯關(guān)系是相同的。說(shuō)明：輸入端不論是幾個(gè)，邏輯關(guān)系是相同的。例：例：Y = = A + B + C + D或或門(mén)真值表門(mén)真值表011101010011BY輸輸 出出A輸輸 入入12.3.4非非門(mén)電路門(mén)電路3邏輯符號(hào)邏輯符號(hào)一、一、非非邏輯邏輯1非非邏輯關(guān)系邏輯關(guān)系事情和條件總是相反狀態(tài)。事情和條件總是相反狀態(tài)。2非非門(mén)電路門(mén)電路二、工作原理二、工作原理1工作原理工作原理VA = 6 V，V 導(dǎo)通，導(dǎo)通，Y = 0；VA = 0 V，V 截止，截止，Y = VG。2邏輯函數(shù)式為邏輯函數(shù)式為 AY = =動(dòng)畫(huà)動(dòng)畫(huà)非非門(mén)電路門(mén)電路3真值表真值表非非

14、門(mén)真值表門(mén)真值表10Y輸輸 出出01A輸輸 入入4邏輯功能：有邏輯功能：有 0 出出 1，有，有 1 出出 0。 12.4組合邏輯門(mén)電路組合邏輯門(mén)電路12.4.1幾種常見(jiàn)的簡(jiǎn)單組合門(mén)電路幾種常見(jiàn)的簡(jiǎn)單組合門(mén)電路12.4.2組合邏輯門(mén)電路功能特點(diǎn)和組合邏輯門(mén)電路功能特點(diǎn)和 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介實(shí)用中常把實(shí)用中常把與與門(mén)、門(mén)、或或門(mén)和門(mén)和非非門(mén)組合起來(lái)使用。門(mén)組合起來(lái)使用。12.4.1幾種常見(jiàn)的簡(jiǎn)單組合門(mén)電路幾種常見(jiàn)的簡(jiǎn)單組合門(mén)電路一、一、與與非非門(mén)門(mén)1電路組成電路組成在在與與門(mén)后面接一個(gè)門(mén)后面接一個(gè)非非門(mén)門(mén)2邏輯符號(hào)邏輯符號(hào)在在與與門(mén)輸出端加上一個(gè)小圓圈。門(mén)輸出端加上一個(gè)小圓圈。3邏

15、輯函數(shù)式邏輯函數(shù)式 BAY = =4真值表真值表與非與非門(mén)真值表門(mén)真值表 1110000101010011 AB B A BA 5邏輯功能邏輯功能全全 1 出出 0，有，有 0 出出 1。二、二、或或非門(mén)非門(mén)1電路組成電路組成在在或或門(mén)后面接一個(gè)門(mén)后面接一個(gè)非非門(mén)。門(mén)。2邏輯符號(hào)邏輯符號(hào)在在或或門(mén)輸出端加一小圓圈。門(mén)輸出端加一小圓圈。 3邏輯函數(shù)式邏輯函數(shù)式BAY = = 4真值表真值表 或非或非門(mén)真值表門(mén)真值表1000011101010011 A B B A BAY = = 5邏輯功能邏輯功能全全 0 出出 1，有，有 1 出出 0。三、三、與或非與或非門(mén)門(mén)1電路組成電路組成把兩個(gè)把兩個(gè)(

16、(或兩個(gè)以上或兩個(gè)以上) )與與門(mén)門(mén)的輸出端接到一個(gè)的輸出端接到一個(gè)或非或非門(mén)的各門(mén)的各個(gè)輸入端。個(gè)輸入端。2邏輯符號(hào)邏輯符號(hào)3邏輯函數(shù)式邏輯函數(shù)式CDABY = =4邏輯功能邏輯功能當(dāng)輸入端中任何一組全為當(dāng)輸入端中任何一組全為 1時(shí)，輸出即為時(shí)，輸出即為 0；只有各組輸；只有各組輸入都至少有一個(gè)為入都至少有一個(gè)為 0 時(shí)，輸出才為時(shí)，輸出才為 1。 5真值表真值表 與或非與或非門(mén)真值表門(mén)真值表 ABCDY0000000011111111 0000111100001111 0011001100110011 0101010101010101 1110111011100000 2邏輯符號(hào)邏輯符號(hào)四

17、、四、異或異或門(mén)門(mén)1電路組成電路組成3邏輯函數(shù)式邏輯函數(shù)式 BABAY = =通常寫(xiě)成通常寫(xiě)成 BAY = =4真值表真值表異或異或門(mén)真值表門(mén)真值表ABY001101010110 5邏輯功能邏輯功能 當(dāng)兩個(gè)輸入端的狀態(tài)相同當(dāng)兩個(gè)輸入端的狀態(tài)相同( (都為都為 0 或都為或都為 1 ) )時(shí)輸出為時(shí)輸出為 0；反之，當(dāng)兩個(gè)輸入端狀態(tài)不同反之，當(dāng)兩個(gè)輸入端狀態(tài)不同( (一個(gè)為一個(gè)為 0 ，另一個(gè)為，另一個(gè)為 1) )時(shí)，輸出時(shí)，輸出端為端為 1。6應(yīng)用應(yīng)用判斷兩個(gè)輸入信號(hào)是否不同。判斷兩個(gè)輸入信號(hào)是否不同。五、五、同或同或門(mén)門(mén)1電路組成電路組成在在異或異或門(mén)的基礎(chǔ)上，最后加上門(mén)的基礎(chǔ)上，最后加上一

18、個(gè)一個(gè)非非門(mén)。門(mén)。2邏輯符號(hào)邏輯符號(hào)3邏輯函數(shù)式邏輯函數(shù)式BAABY = =通常寫(xiě)成通常寫(xiě)成Y = A B4真值表真值表同或同或門(mén)真值表門(mén)真值表100101010011YBA5邏輯功能邏輯功能當(dāng)兩個(gè)輸入端的狀態(tài)相同當(dāng)兩個(gè)輸入端的狀態(tài)相同( (都為都為 0 或都為或都為 1) )時(shí)輸出為時(shí)輸出為 1；反；反之，當(dāng)兩個(gè)輸入端狀態(tài)不同之，當(dāng)兩個(gè)輸入端狀態(tài)不同( (一個(gè)為一個(gè)為 0，另一個(gè)為，另一個(gè)為 1) )時(shí)，輸出端時(shí)，輸出端為為 0。6應(yīng)用應(yīng)用判斷兩個(gè)輸入信號(hào)是否相同。判斷兩個(gè)輸入信號(hào)是否相同。六、三態(tài)門(mén)六、三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)是在門(mén)電路上加一個(gè)使能端，輸出狀態(tài)有：高電是在門(mén)電路上加一個(gè)使能端，輸

19、出狀態(tài)有：高電平、低電平和高阻狀態(tài)。平、低電平和高阻狀態(tài)。邏輯符號(hào)邏輯符號(hào)時(shí)，門(mén)電路恢復(fù)反相器常態(tài)，即時(shí)，門(mén)電路恢復(fù)反相器常態(tài)，即 Y = 。0= =ENA 使能端，控制輸出狀態(tài)。使能端，控制輸出狀態(tài)。EN邏輯功能邏輯功能1= =EN時(shí)，三態(tài)門(mén)呈高阻狀態(tài)；時(shí)，三態(tài)門(mén)呈高阻狀態(tài)；用途用途：實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)目刂?。：?shí)現(xiàn)數(shù)據(jù)傳輸?shù)目刂?。時(shí)，時(shí)，110321= = = =ENENENY2、Y3 呈高阻態(tài)，呈高阻態(tài)，Y1 送數(shù)據(jù)送數(shù)據(jù) A1 到總線；到總線；時(shí)，時(shí)，101321= = = =ENENENY1、Y3 呈高阻態(tài)，呈高阻態(tài)，Y2 送數(shù)據(jù)送數(shù)據(jù) A2 到總線；到總線；時(shí)，時(shí)，011321= = =

20、 =ENENENY1、Y2 呈高阻態(tài)，呈高阻態(tài)，Y3 送數(shù)據(jù)到總線。送數(shù)據(jù)到總線。注意：注意：使用時(shí)要外接負(fù)載電阻。使用時(shí)要外接負(fù)載電阻。七、七、OC 門(mén)門(mén)OC門(mén)：門(mén)：輸出晶體管集電極開(kāi)路的輸出晶體管集電極開(kāi)路的 TTL 與非與非門(mén)電路。門(mén)電路。邏輯符號(hào)：邏輯符號(hào)：邏輯功能：邏輯功能：OC 門(mén)同門(mén)同與非與非門(mén)一樣。門(mén)一樣。作用：作用：作為計(jì)算機(jī)的母線驅(qū)動(dòng)器。作為計(jì)算機(jī)的母線驅(qū)動(dòng)器。動(dòng)畫(huà)動(dòng)畫(huà)OC 門(mén)的結(jié)構(gòu)及應(yīng)用門(mén)的結(jié)構(gòu)及應(yīng)用12.4.2組合邏輯門(mén)電路功能特點(diǎn)和數(shù)字組合邏輯門(mén)電路功能特點(diǎn)和數(shù)字集成電路簡(jiǎn)介集成電路簡(jiǎn)介一、組合邏輯門(mén)電路功能特點(diǎn)一、組合邏輯門(mén)電路功能特點(diǎn)1任何時(shí)刻的輸出狀態(tài)直接由當(dāng)時(shí)

21、的輸入狀態(tài)決定。任何時(shí)刻的輸出狀態(tài)直接由當(dāng)時(shí)的輸入狀態(tài)決定。2電路沒(méi)有記憶功能。電路沒(méi)有記憶功能。二、數(shù)字集成電路簡(jiǎn)介二、數(shù)字集成電路簡(jiǎn)介1分類(lèi)分類(lèi)（1）晶體三極管型數(shù)字集成電路晶體三極管型數(shù)字集成電路( (簡(jiǎn)稱(chēng)簡(jiǎn)稱(chēng) TTL 電路電路) )。（2） 場(chǎng)效晶體管數(shù)字集成電路場(chǎng)效晶體管數(shù)字集成電路( (簡(jiǎn)稱(chēng)簡(jiǎn)稱(chēng) MOS 電路電路) )。2主要產(chǎn)品系列主要產(chǎn)品系列數(shù)字集成電路的主要產(chǎn)品系列數(shù)字集成電路的主要產(chǎn)品系列 C000 CC4000CT5474HCCT5474HCT 互補(bǔ)場(chǎng)效晶體管型互補(bǔ)場(chǎng)效晶體管型高速高速 CMOS與與 TTL 兼容的高速兼容的高速 CMOS CMOSHCOMSHCMOST

22、MOSTTLHTTLSTTLLSTTLALSTTL 子系列子系列基本型中速基本型中速 TTL高高 速速 TTL超超 高高 速速 TTL低低 功功 耗耗 TTL先進(jìn)低功耗先進(jìn)低功耗 TTL 名名 稱(chēng)稱(chēng)CT5474CT5474HCT5474SCT5474LSCT5474ALS 國(guó)國(guó) 際際 型型 號(hào)號(hào)T1000T2000T3000T4000部標(biāo)型號(hào)部標(biāo)型號(hào)TTL 系系 列列3數(shù)字集成電路外形舉例數(shù)字集成電路外形舉例數(shù)字集成電路目前大量采用雙列直插式外形封裝。數(shù)字集成電路目前大量采用雙列直插式外形封裝。管腳的編號(hào)判讀方法：管腳的編號(hào)判讀方法：把標(biāo)志把標(biāo)志( (凹口凹口) )置于左方，逆時(shí)針自下而上依次

23、讀出外引線置于左方，逆時(shí)針自下而上依次讀出外引線編號(hào)。編號(hào)。數(shù)字集成電路主要參數(shù)有：數(shù)字集成電路主要參數(shù)有： 輸出高電平輸出高電平 VOH 和輸出低電平和輸出低電平 VOL。 輸入高電平輸入高電平 VIH 和輸入低電平和輸入低電平 VIL，有時(shí)把這兩個(gè)值的，有時(shí)把這兩個(gè)值的中間值稱(chēng)為輸入的閾值電壓中間值稱(chēng)為輸入的閾值電壓 VIT。 輸出高電平電流輸出高電平電流 IOH 和輸出低電平電流和輸出低電平電流 IOL。 傳輸延時(shí)傳輸延時(shí) tPHL 和和 tPLH，它們的平均值稱(chēng)為平均傳輸延遲，它們的平均值稱(chēng)為平均傳輸延遲時(shí)間時(shí)間 tpd。 扇出系數(shù)扇出系數(shù) N ：與非與非門(mén)輸出端能驅(qū)動(dòng)同類(lèi)門(mén)的數(shù)目。門(mén)

24、輸出端能驅(qū)動(dòng)同類(lèi)門(mén)的數(shù)目。 例例 12.4. .1 已知某邏輯電路的輸入、輸出相應(yīng)波形如圖已知某邏輯電路的輸入、輸出相應(yīng)波形如圖所示，試寫(xiě)出它的真值表和邏輯函數(shù)式。所示，試寫(xiě)出它的真值表和邏輯函數(shù)式。ABY011000111000邏輯函數(shù)式：邏輯函數(shù)式：BAY = =解：由波形對(duì)應(yīng)關(guān)系，列出真值表為解：由波形對(duì)應(yīng)關(guān)系，列出真值表為12.5邏輯代數(shù)及其在邏輯電路中的應(yīng)用邏輯代數(shù)及其在邏輯電路中的應(yīng)用12.5.1邏輯代數(shù)概述邏輯代數(shù)概述12.5.2邏輯函數(shù)式與組合邏輯電路邏輯函數(shù)式與組合邏輯電路12.5.3邏輯代數(shù)的基本定律及其應(yīng)用邏輯代數(shù)的基本定律及其應(yīng)用12.5.1邏輯代數(shù)概述邏輯代數(shù)概述邏輯

25、代數(shù)是研究邏輯電路的數(shù)學(xué)工具。邏輯代數(shù)是研究邏輯電路的數(shù)學(xué)工具。邏輯變量邏輯變量邏輯代數(shù)的變量。在邏輯電路里，輸入、輸出邏輯代數(shù)的變量。在邏輯電路里，輸入、輸出狀態(tài)相當(dāng)于邏輯變量。狀態(tài)相當(dāng)于邏輯變量。邏輯變量的表示邏輯變量的表示用大寫(xiě)字母用大寫(xiě)字母 A、B、C 等標(biāo)記。等標(biāo)記。邏輯變量特征邏輯變量特征只有只有 0 和和 1 兩種取值。兩種取值。12.5.2 邏輯函數(shù)式與組合邏輯電路邏輯函數(shù)式與組合邏輯電路1邏輯函數(shù)式邏輯函數(shù)式將邏輯變量用邏輯運(yùn)算符號(hào)連接起來(lái)的式子。將邏輯變量用邏輯運(yùn)算符號(hào)連接起來(lái)的式子。如：如：BABABAY = =)()(BABABAY = =運(yùn)算的次序運(yùn)算的次序：如有括號(hào)

26、先進(jìn)行括號(hào)里的運(yùn)算，沒(méi)有括號(hào)則：如有括號(hào)先進(jìn)行括號(hào)里的運(yùn)算，沒(méi)有括號(hào)則先算先算非非號(hào)下的內(nèi)容，取號(hào)下的內(nèi)容，取非非后，再按乘、加的次序依次運(yùn)算。后，再按乘、加的次序依次運(yùn)算。2組合邏輯電路組合邏輯電路僅由基本門(mén)電路僅由基本門(mén)電路( (在不加反饋的情況下在不加反饋的情況下) )組成的邏輯電路稱(chēng)組成的邏輯電路稱(chēng)為為組合邏輯電路組合邏輯電路。 3邏輯函數(shù)與組合邏輯電路轉(zhuǎn)換邏輯函數(shù)與組合邏輯電路轉(zhuǎn)換 例例 12.5.1 寫(xiě)出邏輯電路的輸出寫(xiě)出邏輯電路的輸出 Y 和輸入和輸入 A、B 的邏輯關(guān)的邏輯關(guān)系寫(xiě)成邏輯函數(shù)式。系寫(xiě)成邏輯函數(shù)式。 解：解：BAY = =11 ) )( (122YAY = = )

27、)( (BYY = =133 ) )( (3244YYY = = ) )( (45YAY = = ) )( ()(BBABAAAY = =BABAY = =)( 例例 12.5.2 根據(jù)邏輯函數(shù)式畫(huà)根據(jù)邏輯函數(shù)式畫(huà)出它的邏輯電路。出它的邏輯電路。 解：邏輯電路解：邏輯電路12.5.3邏輯代數(shù)的基本定律及其應(yīng)用邏輯代數(shù)的基本定律及其應(yīng)用互補(bǔ)律互補(bǔ)律邏輯代數(shù)具有基本運(yùn)算定律，運(yùn)用這些定律可以把復(fù)雜的邏輯代數(shù)具有基本運(yùn)算定律，運(yùn)用這些定律可以把復(fù)雜的邏輯函數(shù)式恒等化簡(jiǎn)。邏輯函數(shù)式恒等化簡(jiǎn)。一、邏輯代數(shù)基本定律一、邏輯代數(shù)基本定律交換律交換律結(jié)合律結(jié)合律分配律分配律ABBA = = ABBA = =

28、CBACBA = = )()(CBACBA = = )()()()(CABACBA = = CABACBA = = )(1= = AA0= = AA反演律反演律( (又稱(chēng)摩根定律又稱(chēng)摩根定律) )BABA = = CBACBA = = BABA = = = = CBACBA注意：邏輯函數(shù)等式表示等號(hào)兩邊的函數(shù)式代表的邏輯電注意：邏輯函數(shù)等式表示等號(hào)兩邊的函數(shù)式代表的邏輯電路所具有的邏輯功能是相同的。路所具有的邏輯功能是相同的。 二、邏輯函數(shù)的化簡(jiǎn)二、邏輯函數(shù)的化簡(jiǎn) ( (代數(shù)法代數(shù)法) )代數(shù)法：代數(shù)法：運(yùn)用邏輯代數(shù)的基本定律和一些恒等式化簡(jiǎn)邏輯運(yùn)用邏輯代數(shù)的基本定律和一些恒等式化簡(jiǎn)邏輯函數(shù)式

29、的方法。函數(shù)式的方法。化簡(jiǎn)的目的：化簡(jiǎn)的目的：使表達(dá)式是最簡(jiǎn)式。使表達(dá)式是最簡(jiǎn)式。最簡(jiǎn)式的含義：最簡(jiǎn)式的含義：乘積項(xiàng)的項(xiàng)目是最少的；且每個(gè)乘積項(xiàng)中，乘積項(xiàng)的項(xiàng)目是最少的；且每個(gè)乘積項(xiàng)中，變量的個(gè)數(shù)為最少。變量的個(gè)數(shù)為最少?；?jiǎn)方法：化簡(jiǎn)方法：1并項(xiàng)法并項(xiàng)法 利用利用 的關(guān)系，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)的關(guān)系，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。變量。1= = AA2吸收法吸收法利用利用 A + AB = 1 的關(guān)系，消去多余的項(xiàng)。的關(guān)系，消去多余的項(xiàng)。3消去法消去法BABAA = = 利用利用 的關(guān)系，消去多余的因子。的關(guān)系，消去多余的因子。4配項(xiàng)法配項(xiàng)法 利用利用 的關(guān)系，將其配項(xiàng)，然后消去

30、多余的的關(guān)系，將其配項(xiàng)，然后消去多余的項(xiàng)。項(xiàng)。 )(BBAA = = 例例 12.5.3 求證求證ABABBABABABABABABABA = = = = = = = = )()(解：解： BAABBABA = = 例例 12.5.4 求證求證CABACAAB = = 解：解：CABACBAACABACBCABACABACAABCAAB = = = = = = = = = )()()( 例例 12.5.5 化簡(jiǎn)化簡(jiǎn)BDCAABDAAD 解：解： BDCABDCAABDCAABABDCAABDAADBDCAABDAAD = = = = = = = = )()()(三、邏輯代數(shù)在邏輯電路中的應(yīng)用三

31、、邏輯代數(shù)在邏輯電路中的應(yīng)用 實(shí)現(xiàn)一定邏輯功能的邏輯電路有簡(jiǎn)有繁，利用邏輯代數(shù)化實(shí)現(xiàn)一定邏輯功能的邏輯電路有簡(jiǎn)有繁，利用邏輯代數(shù)化簡(jiǎn)，可以得到簡(jiǎn)單合理的電路。簡(jiǎn)，可以得到簡(jiǎn)單合理的電路。 例例 12.5.6 設(shè)計(jì)一個(gè)體現(xiàn)設(shè)計(jì)一個(gè)體現(xiàn) Y = AB + AC 函數(shù)式的邏輯電路。函數(shù)式的邏輯電路。解：解： 根據(jù)題意，可畫(huà)出電路。根據(jù)題意，可畫(huà)出電路。簡(jiǎn)化電路簡(jiǎn)化電路)(CBAACABY = = = =化簡(jiǎn)后得化簡(jiǎn)后得 例例 12.5.7 設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè) 的邏輯的邏輯電路。電路。DCBDCACBAY = =DCBABADCBABADCBABADCBABDDACBABDDACCBADCBDCACBA

32、Y = = = = = = = = = = = = = =)()()()()(解：解： 例例 12.5.8 變換變換 為為與非與非與非與非表達(dá)式，表達(dá)式，并畫(huà)出對(duì)應(yīng)的邏輯電路圖。并畫(huà)出對(duì)應(yīng)的邏輯電路圖。DACABA DCBADCBADCBADACABA = = = = = = )(解：解：邏輯電路邏輯電路邏輯函數(shù)表達(dá)式形式：邏輯函數(shù)表達(dá)式形式：)()(DCCAY = =或或與與表達(dá)式表達(dá)式DCAC = =與與或或表達(dá)式表達(dá)式DCAC = =與非與非與非與非表達(dá)表達(dá)或非或非或非或非表達(dá)式表達(dá)式 )()(DCCA = =DCCA = =與與或或非非表達(dá)式表達(dá)式 本章小結(jié)本章小結(jié) 一、數(shù)字電路一、數(shù)