電子技術(shù)基礎(chǔ)(張龍興版)全套課件_(7)

1、 9.4TTL 集成邏輯門集成邏輯門 第九章邏輯門電路9.1數(shù)字電路的特點(diǎn)及分析方法數(shù)字電路的特點(diǎn)及分析方法 9.2晶體管的開關(guān)特性晶體管的開關(guān)特性 9.3邏輯門電路邏輯門電路 9.5COMS 集成邏輯門集成邏輯門 本章小結(jié)本章小結(jié) 1數(shù)字信號的特點(diǎn)數(shù)字信號的特點(diǎn)9.1數(shù)字電路的特點(diǎn)及分析方數(shù)字電路的特點(diǎn)及分析方法法 電路中的數(shù)字信號在數(shù)值上是不連續(xù)的，不隨時(shí)間連續(xù)電路中的數(shù)字信號在數(shù)值上是不連續(xù)的，不隨時(shí)間連續(xù)變化，即為離散的電信號。變化，即為離散的電信號。2數(shù)字電路的特點(diǎn)數(shù)字電路的特點(diǎn)數(shù)字電路的基本工作信號是二進(jìn)制的數(shù)字信號，即數(shù)字電路的基本工作信號是二進(jìn)制的數(shù)字信號，即“0 0”和和“1

2、 1”，對應(yīng)在電路上為低電平和高電平。所以電路簡單，對應(yīng)在電路上為低電平和高電平。所以電路簡單，易于集成化。易于集成化。3數(shù)字電路的分析方法數(shù)字電路的分析方法數(shù)字電路主要是研究邏輯關(guān)系。通常，數(shù)字電路用邏輯數(shù)字電路主要是研究邏輯關(guān)系。通常，數(shù)字電路用邏輯代數(shù)、真值表、邏輯圖等方法進(jìn)行分析。代數(shù)、真值表、邏輯圖等方法進(jìn)行分析。 9.2.1二極管的開關(guān)特性二極管的開關(guān)特性（1）實(shí)驗(yàn)電路）實(shí)驗(yàn)電路9.2晶體管的開關(guān)特性晶體管的開關(guān)特性 開關(guān)開關(guān) S 置置 A 端，端，VD 導(dǎo)通，它呈現(xiàn)的正向壓降很導(dǎo)通，它呈現(xiàn)的正向壓降很小，相當(dāng)于開關(guān)的接通狀態(tài)。小，相當(dāng)于開關(guān)的接通狀態(tài)。當(dāng)二極管的正向電阻和反相電阻

3、有很大差別時(shí)，二極管當(dāng)二極管的正向電阻和反相電阻有很大差別時(shí)，二極管即可作為開關(guān)使用。即可作為開關(guān)使用。（2）結(jié)論）結(jié)論 開關(guān)開關(guān) S 置置 B 端，端，VD 截止，它呈現(xiàn)的反向電阻很大，截止，它呈現(xiàn)的反向電阻很大，相當(dāng)于開關(guān)的斷開狀態(tài)。相當(dāng)于開關(guān)的斷開狀態(tài)。 限幅電路又稱削波電路。削波就是指將輸入波形中不需限幅電路又稱削波電路。削波就是指將輸入波形中不需要的部分去掉。要的部分去掉。 （1）串聯(lián)型上限幅電路）串聯(lián)型上限幅電路1限幅電路限幅電路R：泄放電阻，為電路中可能接入的電容提供放電回路。：泄放電阻，為電路中可能接入的電容提供放電回路。9.2.2二極管開關(guān)的應(yīng)用二極管開關(guān)的應(yīng)用 電路電路9.

4、2晶體管的開關(guān)特性晶體管的開關(guān)特性 工作過程工作過程v1 1 0 VD 截止截止 vo o = 0= 0 v1 1 0 VD 導(dǎo)通導(dǎo)通 vo o = = vI I限幅電平限幅電平：把開始起限幅作用的電平稱為限幅電平。：把開始起限幅作用的電平稱為限幅電平。電路全稱為電路全稱為“限幅電平為零的串聯(lián)型上限幅電路限幅電平為零的串聯(lián)型上限幅電路”。9.2晶體管的開關(guān)特性晶體管的開關(guān)特性 （2）并聯(lián)型下限幅電路）并聯(lián)型下限幅電路 電路電路 工工作過程作過程v1 1 VG VD 截止截止 vo o = = vI Iv1 1 IBS IBS 為臨界飽和的基極電流。為臨界飽和的基極電流。也可表示為：也可表示為：

5、BIcCCBSRVI 9.2晶體管的開關(guān)特性晶體管的開關(guān)特性 關(guān)閉時(shí)間關(guān)閉時(shí)間：三極管由飽和狀態(tài)轉(zhuǎn)換為截止?fàn)顟B(tài)所需要經(jīng)：三極管由飽和狀態(tài)轉(zhuǎn)換為截止?fàn)顟B(tài)所需要經(jīng)歷的一段時(shí)間，用表示歷的一段時(shí)間，用表示 toff 。 2截止條件及其特點(diǎn)截止條件及其特點(diǎn)（1）三極管的截止條件為：）三極管的截止條件為：VBE 0（2）特點(diǎn)）特點(diǎn)三極管的截止?fàn)顟B(tài)相當(dāng)于開關(guān)的斷開狀態(tài)。三極管的截止?fàn)顟B(tài)相當(dāng)于開關(guān)的斷開狀態(tài)。 開通時(shí)間開通時(shí)間：三極管由截止?fàn)顟B(tài)轉(zhuǎn)換為飽和狀態(tài)所需要經(jīng)：三極管由截止?fàn)顟B(tài)轉(zhuǎn)換為飽和狀態(tài)所需要經(jīng)歷的一段時(shí)間，用表示歷的一段時(shí)間，用表示 ton 。 開關(guān)時(shí)間開關(guān)時(shí)間： ton 和和 toff 總稱為

6、三極管的開關(guān)時(shí)間?？偡Q為三極管的開關(guān)時(shí)間。 9.2晶體管的開關(guān)特性晶體管的開關(guān)特性3三極管開關(guān)時(shí)間三極管開關(guān)時(shí)間三極管相當(dāng)于一個(gè)由基極電流控制通斷的無觸點(diǎn)開關(guān)。三極管相當(dāng)于一個(gè)由基極電流控制通斷的無觸點(diǎn)開關(guān)。 （1）電路組成）電路組成9.2.4晶體管反相器晶體管反相器9.2晶體管的開關(guān)特性晶體管的開關(guān)特性V 輸入為低電位時(shí)輸入為低電位時(shí)，即，即 vI = 0 V 時(shí)，三極管時(shí)，三極管 V 截止，輸截止，輸出為高電位出為高電位 vO VCC = 12 V 。 輸入為高電位時(shí)輸入為高電位時(shí)，即，即 vI = 3 V 時(shí)，時(shí)， 三極管三極管 V 飽和導(dǎo)通，飽和導(dǎo)通，輸出為低電位，輸出為低電位， vO

7、 VCES = 0 V 。（2）工作原理）工作原理9.2晶體管的開關(guān)特性晶體管的開關(guān)特性V （3）波形圖）波形圖9.2晶體管的開關(guān)特性晶體管的開關(guān)特性 9.2.5加速電容器加速電容器在在電路的輸入電阻電路的輸入電阻 R1 的兩端并聯(lián)一個(gè)適量的電容器，就的兩端并聯(lián)一個(gè)適量的電容器，就可達(dá)到提高開關(guān)速度的效果，電容可達(dá)到提高開關(guān)速度的效果，電容 CS 稱為加速電容。稱為加速電容。9.2晶體管的開關(guān)特性晶體管的開關(guān)特性 9.3.1與與門電路門電路9.3邏輯門電路邏輯門電路1與與邏輯關(guān)系邏輯關(guān)系當(dāng)決定一件事情的幾個(gè)條當(dāng)決定一件事情的幾個(gè)條件完全具備之后，這件事情才件完全具備之后，這件事情才能發(fā)生，否則

8、不發(fā)生。能發(fā)生，否則不發(fā)生。 能實(shí)現(xiàn)與邏輯功能的電路稱為能實(shí)現(xiàn)與邏輯功能的電路稱為與與門電路。門電路。 2與與門電路門電路 （2）邏輯功能）邏輯功能 有有 0 0 出出 0 0 。全全 1 1 出出 1 1 。Y =AB（3）邏輯函數(shù)數(shù)式：）邏輯函數(shù)數(shù)式：9.3邏輯門電路邏輯門電路（1）分析工作原理）分析工作原理當(dāng)當(dāng) A、B 兩輸入端均為高電兩輸入端均為高電平時(shí)，二極管平時(shí)，二極管 VD1、VD2 導(dǎo)通，導(dǎo)通，Y 為高電平（為高電平（3 V）。）。 當(dāng)當(dāng) A、B 兩輸入端均為低電兩輸入端均為低電平，或有一個(gè)輸入端為低電平時(shí)，平，或有一個(gè)輸入端為低電平時(shí)，與低電平相連接的二極管導(dǎo)通，與低電平相連

9、接的二極管導(dǎo)通，Y 為低電平（為低電平（0 V）。）。 （4）真值表：表明邏輯門電路輸入端狀態(tài)和輸出端狀態(tài)邏輯）真值表：表明邏輯門電路輸入端狀態(tài)和輸出端狀態(tài)邏輯對應(yīng)關(guān)系的表格。對應(yīng)關(guān)系的表格。（5）符號：）符號：輸入輸入輸出輸出ABY0 00 01 11 10 01 10 01 10 00 00 01 19.3邏輯門電路邏輯門電路與邏輯關(guān)系真值表如下。與邏輯關(guān)系真值表如下。 9.3.2或或門電路門電路1或邏輯關(guān)系：或邏輯關(guān)系：當(dāng)決定一件事情的幾個(gè)條件中，只要有一個(gè)條件得到滿當(dāng)決定一件事情的幾個(gè)條件中，只要有一個(gè)條件得到滿足，這件事情就會(huì)發(fā)生。足，這件事情就會(huì)發(fā)生。 9.3邏輯門電路邏輯門電路

10、2或或門電路門電路（2）邏輯功能）邏輯功能 有有 1 1 出出 1 1 。全全 0 0 出出 0 0 。Y=A + B（3）邏輯函數(shù)數(shù)式：）邏輯函數(shù)數(shù)式：9.3邏輯門電路邏輯門電路（1）分析工作原理）分析工作原理當(dāng)當(dāng) A、B 兩輸入端均為低兩輸入端均為低電平時(shí)，二極管電平時(shí)，二極管 VD1、VD2 截止，截止，Y 為低電平（為低電平（0 V）。）。當(dāng)當(dāng) A、B 兩輸入端有一個(gè)兩輸入端有一個(gè)輸入端為高電平，或全為高電輸入端為高電平，或全為高電平時(shí)，與高電平相連接的二極平時(shí)，與高電平相連接的二極管導(dǎo)通，管導(dǎo)通，Y 為高電平（為高電平（3 V）。）。 （4）真值表：）真值表：（5）符號：）符號：輸入

11、輸入輸出輸出ABY0 00 01 11 10 01 10 01 10 01 11 11 19.3邏輯門電路邏輯門電路 9.3.3非非門電路門電路1非非邏輯關(guān)系：邏輯關(guān)系：事情（輸出信號）和條件（輸入信號）總是呈相反狀態(tài)。事情（輸出信號）和條件（輸入信號）總是呈相反狀態(tài)。9.3邏輯門電路邏輯門電路 2非非門電路門電路有有 0 0 出出 1 1 。有有 1 1 出出 0 0 。Y =A（4）直值表）直值表 （3）邏輯函數(shù)數(shù)式：）邏輯函數(shù)數(shù)式：（2）邏輯功能）邏輯功能 （3）邏輯函數(shù)式：）邏輯函數(shù)式：輸入輸入輸出輸出A AY Y0 01 11 10 09.3邏輯門電路邏輯門電路輸出信號與輸入信號存輸

12、出信號與輸入信號存在在“反相反相”關(guān)系。即輸入低關(guān)系。即輸入低電平，輸出為高電平；輸入電平，輸出為高電平；輸入高電平，輸出為低電平。高電平，輸出為低電平。（1）分析工作原理）分析工作原理 9.3.4與非與非門門3邏輯符號邏輯符號Y = 將一個(gè)將一個(gè)與與門和一個(gè)門和一個(gè)非非門聯(lián)結(jié)起來，就構(gòu)成了一個(gè)門聯(lián)結(jié)起來，就構(gòu)成了一個(gè)與非與非門。門。2邏輯函數(shù)數(shù)式邏輯函數(shù)數(shù)式1與非與非門門BA 9.3邏輯門電路邏輯門電路 BA ABA + +B Y =0 00 01 11 10 01 10 01 10 00 00 01 11 11 11 10 04真值表真值表 全全 1 1 出出 0 0 。有有 0 0 出出

13、 1 1 。5邏輯功能邏輯功能 9.3邏輯門電路邏輯門電路 9.3.5或非或非門門1或非或非門門在在或或門后面接一個(gè)門后面接一個(gè)非非門，就構(gòu)成門，就構(gòu)成或非或非門。門。 2邏輯函數(shù)數(shù)式邏輯函數(shù)數(shù)式3邏輯符號邏輯符號BA+ +Y = 9.3邏輯門電路邏輯門電路 BA+ +ABA+ B Y =0 00 01 11 10 01 10 01 10 01 11 11 11 10 00 00 04真值表真值表 全全 0 0 出出 1 1 。有有 1 1 出出 0 0 。5邏輯功能邏輯功能 9.3邏輯門電路邏輯門電路 9.3.6與或非門與或非門1與或非與或非門門與或非與或非門是由多個(gè)基本門組合在一起所構(gòu)成的

14、復(fù)合邏輯門是由多個(gè)基本門組合在一起所構(gòu)成的復(fù)合邏輯門，一般由兩個(gè)或多個(gè)門，一般由兩個(gè)或多個(gè)與與門和一個(gè)門和一個(gè)或或門，再和一個(gè)門，再和一個(gè)非非門串聯(lián)門串聯(lián)而成。而成。2邏輯函數(shù)數(shù)式：邏輯函數(shù)數(shù)式：Y = CDAB + +4邏輯關(guān)系邏輯關(guān)系3邏輯符號邏輯符號一組全一組全 1 1 出出 0 0 ； 各組有各組有 0 0 出出 1 1。 9.3邏輯門電路邏輯門電路 （5）真值表真值表ABCDY0 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 00 01 11 11 11 10 00 00 00 01 11 11 11 10 00 01 1

15、1 10 00 01 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 10 01 10 01 10 01 10 01 11 11 11 10 01 11 11 10 01 11 11 10 00 00 00 00 09.3邏輯門電路邏輯門電路 9.3.7異或異或門門1邏輯符號邏輯符號2邏輯函數(shù)數(shù)式：邏輯函數(shù)數(shù)式：Y = BABA+ +或或BAY 9.3邏輯門電路邏輯門電路 3真值表真值表 同出同出 0 0 。異出異出 1 1 。4邏輯功能邏輯功能 輸入輸入輸出輸出ABY0 00 01 11 10 01 10 01 10 01 11 10 0

16、9.3邏輯門電路邏輯門電路 9.3.8同或同或門門1邏輯函數(shù)數(shù)式：邏輯函數(shù)數(shù)式：Y = 或或BAAB+ +Y = A B 輸入輸入輸出輸出ABY0 00 01 11 10 01 10 01 11 10 00 01 12真值表真值表 同出同出 1 1， 異出異出 0 0 。3邏輯功能邏輯功能 9.3邏輯門電路邏輯門電路 9.4.1TTL 集成電路的產(chǎn)品系列和外形封裝集成電路的產(chǎn)品系列和外形封裝常用的主要系列如表所示。常用的主要系列如表所示。9.4TTL 集成邏輯門集成邏輯門系列系列子系列子系列名名 稱稱國際型號國際型號部標(biāo)型號部標(biāo)型號TTLTTLHTTLSTTLLSTTLALSTTL基本型中速基

17、本型中速TTL高高 速速TTL超超 高高 速速TTL低低 功功 耗耗TTL先進(jìn)低功耗先進(jìn)低功耗TTLCT54/74CT54/74HCT54/74SCT54/74LSCT54/74ALST1000T2000T3000T4000 TTL 集成電路大都采用雙列直插式外形封裝。集成電路大都采用雙列直插式外形封裝。引線的編號判斷方法引線的編號判斷方法：把標(biāo)志置于左端，逆時(shí)針轉(zhuǎn)向自：把標(biāo)志置于左端，逆時(shí)針轉(zhuǎn)向自下而上順序讀出序號。下而上順序讀出序號。9.4TTL 集成邏輯門集成邏輯門 1輸出高電平輸出高電平 VOH 和輸出低電平和輸出低電平 VOL輸出高電平時(shí)，要求輸出電壓足夠高，輸出低電平時(shí)，輸出高電平

18、時(shí)，要求輸出電壓足夠高，輸出低電平時(shí)，要求輸出電壓足夠低。要求輸出電壓足夠低。9.4.2TTL集成門電路主要參數(shù)集成門電路主要參數(shù)2輸入高電平輸入高電平 VIH 和輸入低電平和輸入低電平 VILVIH 指輸入高電平的最低值，指輸入高電平的最低值，VIL 指輸入低電平的最高值。指輸入低電平的最高值。把這兩個(gè)值的中間值稱為輸入的閾值電壓把這兩個(gè)值的中間值稱為輸入的閾值電壓 VIT 。3輸出高電平電流輸出高電平電流 IOH 和輸出低電平電流和輸出低電平電流 IOL IOH 為輸出為高電平時(shí)流出電流的極限值。為輸出為高電平時(shí)流出電流的極限值。IOL 為輸出為低為輸出為低電平時(shí)流入電流的極限值。電平時(shí)流

19、入電流的極限值。9.4TTL 集成邏輯門集成邏輯門 tPHL：入上：入上 50 出下出下 50 時(shí)間間隔。時(shí)間間隔。 tPLH：入下：入下 50 出上出上 50 時(shí)間間隔。時(shí)間間隔。 傳輸延時(shí)：傳輸延時(shí)： tPHL 和和 tPLH 的平均值稱為平均傳輸延遲時(shí)間。的平均值稱為平均傳輸延遲時(shí)間。4傳輸延遲時(shí)間傳輸延遲時(shí)間 tPHL 和和 tPLH與非與非門輸出端能驅(qū)動(dòng)同類門的數(shù)目。門輸出端能驅(qū)動(dòng)同類門的數(shù)目。5扇出系數(shù)扇出系數(shù) No 9.4TTL 集成邏輯門集成邏輯門 用一只用一只 CT74LS00 四四 2 輸入輸入與非與非門，可以組成一個(gè)簡易門，可以組成一個(gè)簡易的電源電壓監(jiān)視器。的電源電壓監(jiān)視

20、器。9.4.3TTL 與非與非門門應(yīng)用舉例應(yīng)用舉例 9.4TTL 集成邏輯門集成邏輯門 原理：接通電源，原理：接通電源，A 點(diǎn)電壓約點(diǎn)電壓約 5 V 左右，綠色左右，綠色 LED1 保保持常亮。在電源正常時(shí)，調(diào)節(jié)電位器，使持常亮。在電源正常時(shí)，調(diào)節(jié)電位器，使 B 點(diǎn)電位剛好處于點(diǎn)電位剛好處于與非與非門的門檻電壓，此時(shí)黃色門的門檻電壓，此時(shí)黃色 LED2 和紅色和紅色 LED3 均不亮。均不亮。當(dāng)電源電壓偏低時(shí)，當(dāng)電源電壓偏低時(shí)，B 點(diǎn)電位低于門檻電壓，則門點(diǎn)電位低于門檻電壓，則門 1 輸入為輸入為低電平，輸出為高電平，故低電平，輸出為高電平，故 E 點(diǎn)為高電平，點(diǎn)為高電平，F(xiàn) 點(diǎn)為低電平，點(diǎn)為

21、低電平，黃色黃色 LED2 導(dǎo)通而發(fā)光，而紅色導(dǎo)通而發(fā)光，而紅色 LED3 截止，不發(fā)光。當(dāng)電截止，不發(fā)光。當(dāng)電源電壓偏高時(shí)，源電壓偏高時(shí)，B 點(diǎn)電位上升，點(diǎn)電位上升，E 點(diǎn)電位下降，點(diǎn)電位下降，F(xiàn) 點(diǎn)電位上點(diǎn)電位上升，因而紅色升，因而紅色 LED3 導(dǎo)通而發(fā)光，黃色導(dǎo)通而發(fā)光，黃色 LED2因截止而不發(fā)光。因截止而不發(fā)光。9.4TTL 集成邏輯門集成邏輯門 9.5.1CMOS 反相器反相器9.5CMOS 集成邏輯門集成邏輯門1電路結(jié)構(gòu)電路結(jié)構(gòu)（1）當(dāng)）當(dāng) vI = VIL = 0 V時(shí)，時(shí)，V1 截止；截止； VGS2= - -VDD ， V2 飽和，飽和， S2 與與 D2 極間相當(dāng)于短極

22、間相當(dāng)于短路，所以路，所以 vO VDD。 2工作原理工作原理（2）當(dāng)當(dāng) vI = VIH = VDD 時(shí)，時(shí)， V1 的的 VGS1 VTN ， V1 飽和飽和導(dǎo)通，導(dǎo)通， VGS2 = 0 V ，因而，因而 V2 截止，截止， S2 與與 D2 極間相當(dāng)于開路，極間相當(dāng)于開路， S1 與與 D1 相當(dāng)于短路，所以相當(dāng)于短路，所以 vO = 0 V 。CMOS 反相器的電路結(jié)構(gòu)。反相器的電路結(jié)構(gòu)。 當(dāng)輸入低電平時(shí)，輸出為高電平；當(dāng)輸入為高電平時(shí)，當(dāng)輸入低電平時(shí)，輸出為高電平；當(dāng)輸入為高電平時(shí)，輸出為低電平，實(shí)現(xiàn)了邏輯反相功能。輸出為低電平，實(shí)現(xiàn)了邏輯反相功能。3特點(diǎn)特點(diǎn)9.5CMOS 集成邏

23、輯門集成邏輯門 （1）功耗低）功耗低 CMOS 反相器不論是輸出高電平還是低電平，都只有一反相器不論是輸出高電平還是低電平，都只有一個(gè)管子導(dǎo)通，因此電源電流均是極小的漏電流，功耗極低。個(gè)管子導(dǎo)通，因此電源電流均是極小的漏電流，功耗極低。由于管子導(dǎo)通時(shí)電阻都很小，這就大大縮短了負(fù)載端雜散由于管子導(dǎo)通時(shí)電阻都很小，這就大大縮短了負(fù)載端雜散電容的充放電時(shí)間，提高了開關(guān)速度。電容的充放電時(shí)間，提高了開關(guān)速度。（2）開關(guān)速度高）開關(guān)速度高 （3）抗干擾能力強(qiáng)）抗干擾能力強(qiáng)由于由于 CMOS 反相器的電壓傳輸特性比較理想，特性曲線反相器的電壓傳輸特性比較理想，特性曲線的轉(zhuǎn)折區(qū)比的轉(zhuǎn)折區(qū)比 TTL 陡直，故

24、抗干擾能力更強(qiáng)。陡直，故抗干擾能力更強(qiáng)。（4）輸出幅度大）輸出幅度大輸出電壓幅度大，電源利用率高。輸出電壓幅度大，電源利用率高。9.5CMOS 集成邏輯門集成邏輯門 9.5.2CMOS 與非與非門門 當(dāng)當(dāng) A、B 端同時(shí)為高電平端同時(shí)為高電平1 1 時(shí)，時(shí)，V1、 V2 均導(dǎo)通，均導(dǎo)通， V3、 V4 均截止，輸出端均截止，輸出端 Y 為低電為低電平平 0 0，即，即“全全 1 1 出出 0 0 ”。2工作原理工作原理當(dāng)當(dāng) A、B 端有一個(gè)或兩個(gè)為低電平時(shí)端有一個(gè)或兩個(gè)為低電平時(shí)，串聯(lián)的，串聯(lián)的 V1、 V2 有一個(gè)或兩個(gè)截止，并聯(lián)的有一個(gè)或兩個(gè)截止，并聯(lián)的 V3、 V4 有一個(gè)或兩個(gè)導(dǎo)通，輸

25、有一個(gè)或兩個(gè)導(dǎo)通，輸出端出端 Y 為高電平為高電平 1 1，即，即“有有 0 0 出出 1 1 ”。CMOS 與非與非門的電路結(jié)構(gòu)。門的電路結(jié)構(gòu)。1電路結(jié)構(gòu)電路結(jié)構(gòu)9.5CMOS 集成邏輯門集成邏輯門 3真值表真值表輸入輸入輸出輸出ABY0 00 01 11 10 01 10 01 11 11 11 10 09.5CMOS 集成邏輯門集成邏輯門 9.5.3CMOS 或非或非門門 當(dāng)當(dāng) A、B 端有高電平端有高電平1 1 時(shí)，時(shí)，驅(qū)動(dòng)管驅(qū)動(dòng)管 V1 或或 V2 導(dǎo)通，輸出端導(dǎo)通，輸出端 Y 為低電平為低電平 “ 0 0 ”，即，即“有有 1 1 出出 0 0 ”；2工作原理工作原理當(dāng)當(dāng) A、B

26、端都為低電平端都為低電平 0 0 時(shí)時(shí)，驅(qū)動(dòng)管，驅(qū)動(dòng)管 V1 或或 V2 兩個(gè)都截兩個(gè)都截止，負(fù)載管止，負(fù)載管 V3 和和 V4 ，同時(shí)導(dǎo)通，輸出，同時(shí)導(dǎo)通，輸出 Y 為高電平為高電平 1 1，即，即 “ 全全 0 0 出出 1 1 ”。CMOS 或非或非門的電路結(jié)構(gòu)。門的電路結(jié)構(gòu)。1電路結(jié)構(gòu)電路結(jié)構(gòu)9.5CMOS 集成邏輯門集成邏輯門 3真值表真值表輸入輸入輸出輸出ABY0 00 01 11 10 01 10 01 11 10 00 00 09.5CMOS 集成邏輯門集成邏輯門 9.5.4CMOS 傳輸門傳輸門 CMOS 傳輸門的電路結(jié)構(gòu)。傳輸門的電路結(jié)構(gòu)。1電路結(jié)構(gòu)電路結(jié)構(gòu)9.5CMOS 集成邏輯門集成邏輯門 （1）當(dāng)控制端）當(dāng)控制端 C 加高電平，加高電平，若輸入信號若輸入信號 vI 在在 0 VDD 之間變化，之間變化，則則 V1 和和 V2 中至少有一個(gè)管子導(dǎo)中至少有一個(gè)管子導(dǎo)通，傳輸門的輸入和輸出之間程通，傳輸門的輸入和輸出之間程低阻狀態(tài)，傳輸門導(dǎo)通，相當(dāng)于低阻狀態(tài)，傳輸門導(dǎo)通，相當(dāng)于開關(guān)接通。開關(guān)接通。 vo = vI 。 （2）當(dāng)控制端）當(dāng)控制端 C 加低電平，只要加低電平，只要 vI