集成電路設計與集成系統(tǒng)-大學本科生畢業(yè)論文(設計)開題報告

1、.黑龍江大學本科生畢業(yè)論文（設計）開題報告學 院電子工程學院專 業(yè)集成電路設計與集成系統(tǒng)姓 名劉博學 號20133942報告日期2017年 11 月30 日論文（設計）題目基于CMOS工藝的震蕩電路設計指導教師邱成軍論文（設計）起止時間 年 月 日至 年 月 日（共 周）一、論文（設計）研究背景與意義射頻和通信是現(xiàn)代通信工程的重要技術，也是相關集成電路設計的重要領域，在射頻和微波通信技術中，震蕩器的設計是核心技術之一。壓控振蕩器即輸入頻率與輸入控制電壓有對應關系的振蕩電路。它是時鐘生成模塊的核心組成部分，幾乎是所有模塊系統(tǒng)和混合信號系統(tǒng)中必備的電路模塊。從紛繁的通信協(xié)議、接口協(xié)議，到單純的CP

2、U內部精準時鐘，壓控振蕩器的結構及具體設計方法會隨應用的不同而有不同側重。壓控振蕩器具有成本低、體積小重量輕、功耗小、可靠性高等優(yōu)越性能、所以人們從未停止對壓控振蕩器的研究，從早期的真空管時代到后期的晶體管時代，不管是理論、電路結構、性能、體積還是制作成本上都取得了飛躍性的進展。近年來，由于對電子設備的高要求和基礎部件的不可替代性，人們越來越重視壓控振蕩器的研究。目前，壓控振蕩器主要采取的兩種實現(xiàn)形式是環(huán)形壓控振蕩器和電感電容壓控振蕩器，近IL十年的研究者們一直圍繞這兩種實現(xiàn)形式進行了大量的探索和研究。RING-VCO環(huán)形壓控振蕩器可以采用純數字CMOS工藝來實現(xiàn)，不需要電感元件，因此可以節(jié)省

3、大量的芯片面積，從而實現(xiàn)低成本的壓控振蕩器;而且這種振蕩器可以實現(xiàn)很寬的調諧范圍，振幅比較大，因此在時鐘類型的應用以及低頻或者中頻通信系統(tǒng)中得到廣泛應用。但是環(huán)形壓控振蕩器具有較強的開關非線性效應，其噪聲性能普遍較差，同時功耗偏高，這些缺點限制了它在通信系統(tǒng)中的應用；LC-VCO一電感電容振蕩器，適合高頻通信系統(tǒng)中應用。雖然LC振蕩器擁有優(yōu)良的相位噪聲特性和較高的頻率穩(wěn)定度，溫度和電源電壓對它的影響較小，但其需要的無源器件必須擁有較高品質因素，而因其使用電感元器件也大大增加了電路面積，并且不能實現(xiàn)較寬的調節(jié)頻率范圍。二、論文（設計）的主要內容采用0.18um CMOS工藝，利用集成電路EDA設

4、計工具cadence進行電路設計、仿真、版圖設計1、 環(huán)形壓控振蕩器基本結構及工作原理；2、 環(huán)形壓控振蕩器電路結構選定；3、 按照電路結構進行理論計算、仿真分析、得出實際參數指標；4、按最終得出參數繪制版圖并進行驗證。三、論文（設計）的工作原理及重點、難點工作原理：1、采用四級差分形式的延遲單元級聯(lián)構成差分環(huán)形壓控振蕩器，輸出信號交叉返回到輸入端。提高壓控振蕩器電路對噪聲的抑制能力，減弱信號的共模干擾，保證壓控振蕩器輸出信號不受芯片內部其他電路的影響，同時降低功耗。 2、采用直流負反饋的思想設計成復制偏置電路，實現(xiàn)延遲單元中負載阻抗與漏電流的同時調節(jié)，從而保證環(huán)形壓控振蕩器的輸出具有相對恒定

5、的振蕩幅度、頻譜純度較高的正弦波形，降低由振蕩幅度波動引起的相位噪聲，減弱由溫度、濕度、工藝變化等因素引入的偏差。 3、采用內部帶有正反饋功能的遲滯比較器作為環(huán)形壓控振蕩器的輸出級降低因噪聲干擾引起的比較器的誤判決，保證輸出波形擁有對稱的上升沿與下降沿，提高相位噪聲的抑制能力，同時增大環(huán)形壓控振蕩器帶負載能力。電路結構：延遲單元偏置電路：輸出緩沖器：重點：電路模塊的詳細設計與仿真驗證。以振蕩器的相關性能為出發(fā)點，對延遲單元電路結構進行論證分析，同時針對課題的指標要求完成延遲單元電路的設一計，并給出頻率調節(jié)范圍、相位噪聲性能在理論上的預測結果。然后對延遲單元之外的電路進行模塊化的設計，包括復制偏

6、置電路、輸出緩沖器電路等。難點：段首空格換型振蕩電路的調節(jié)范圍、調節(jié)線性度、輸出振幅、功耗、電源與共模抑制、輸出信號的純度。四、論文（設計）的進度安排對齊2016.11.30-2016.12.15 查閱文獻資料，撰寫開題報告，準備開題；2016.12.16-2016.12.30 確定電路結構，了解工作原理；2016.12.31-2017.01.15分析工工作原理進行理論；2016.01.15-2017.01.30根據理論計算和電路結構進行仿真，得到最終數據；2017.02.1-2017.02.15 繪制電路板圖，計算版圖面積并進行優(yōu)化；2017.02.15-2017.05.15 整理數據，撰寫

7、論文，準備答辯。五、參考文獻1劉清波.0.18umCMOS壓控振蕩器研究與設計D.湖南大學.2010.04標簽后要空一格2 張勇生.CMOS低相位噪聲環(huán)形壓控振蕩器的設計D.武漢理工大學.2012.113 陳超. CMOS壓控振蕩器的研究D南京理工大學。2013.034 呂志強CM參考文獻內容是五號字體OS振蕩器噪聲理論及優(yōu)化技術研究D哈爾濱工業(yè)大學.2007.035 鄧揚揚.帶溫度補償的高精度CMOS振蕩器的研究與設計D西南交通大學.2015.056 朱少華.打破調諧范圍記錄的串聯(lián)LC壓控振蕩器J電子報.2016.08.147 周功孩.CMOS寬帶低噪聲壓控振蕩器設計D華中科技大學2016.

8、1.18英文之間間距太大，調整每行單詞個數，必要的時候使用連字符8Ham D, Hajimili A. Concepts and Methods in Optimization of Integrated LC VCOs.IEEEJ. Solid-State Circuit, 2001，36(6): 896-909.9Herzel F, Pierschel M, Weger P, et al. Phase Noise in a Differential CMOSVoltageControlled Oscillator for RF Application. IEEEJ Transaction on Circuits and SystemsII: Analog and Digital Signal Processing, 2016, 47(1): 11一15.10Aktas A, Ismail M. CMOS PLL Calibration Techniques. IEEEJ Circuits and Devices Magazine, 2014, 20(5): 6-11六、指導教師意見 指導教師簽字： 年 月 日七、答辯小組意見 組長簽字： 年 月 日畢業(yè)論文（設計）中期檢查學