ch3 第三章 組合邏輯電路

1、第三章第三章 組合邏輯電路組合邏輯電路3.0 概述概述3.1 組合邏輯電路的分析方法和設(shè)計(jì)方法組合邏輯電路的分析方法和設(shè)計(jì)方法3.2 加法器和數(shù)值比較器加法器和數(shù)值比較器3.3 編碼器和譯碼器編碼器和譯碼器3.4 數(shù)據(jù)選擇器數(shù)據(jù)選擇器3.5 用用MSI 實(shí)現(xiàn)組合邏輯函數(shù)實(shí)現(xiàn)組合邏輯函數(shù)3.6 只讀存儲(chǔ)器只讀存儲(chǔ)器3.7 組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)概述概述一、一、組合邏輯電路特點(diǎn)組合邏輯電路特點(diǎn)組合邏輯電路：組合邏輯電路： 電路在任一時(shí)刻輸出僅取決于電路在任一時(shí)刻輸出僅取決于該時(shí)刻的輸入該時(shí)刻的輸入，而與，而與電路電路原來的狀態(tài)原來的狀態(tài)無關(guān)。無關(guān)。結(jié)構(gòu)特點(diǎn)：結(jié)構(gòu)特點(diǎn)：(1)輸出、

2、輸入之間輸出、輸入之間沒有反饋沒有反饋電路；電路；(2)不包含記憶性元件不包含記憶性元件( (觸發(fā)器觸發(fā)器) )，僅由，僅由門電路門電路構(gòu)成。構(gòu)成。I0I1In-1Y0Y1Ym-1組合邏輯組合邏輯電路電路數(shù)字?jǐn)?shù)字電路電路邏輯邏輯功能功能組合邏輯電路組合邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路(基本構(gòu)成單元基本構(gòu)成單元 門電路門電路)(基本構(gòu)成單元基本構(gòu)成單元 觸發(fā)器觸發(fā)器)二、組合電路邏輯功能的描述二、組合電路邏輯功能的描述Y0=F0(I0、I1、In-1)Y1=F1(I0、I1、In-1)Ym-1=Fm-1(I0、I1、In-1)( ) ( )nnY tF I t真值表、卡諾圖、邏輯函數(shù)式、時(shí)間圖真

3、值表、卡諾圖、邏輯函數(shù)式、時(shí)間圖( (波形圖波形圖) )I0I1In-1Y0Y1Ym-1組合邏輯組合邏輯電路電路三、組合電路分類三、組合電路分類1.按邏輯功能不同：按邏輯功能不同： 加法器、比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和加法器、比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和分配器、只讀存儲(chǔ)器分配器、只讀存儲(chǔ)器2.按開關(guān)元件不同：按開關(guān)元件不同： CMOS TTL3.按集成度不同：按集成度不同：SSI MSI LSI VLSI3. 1 組合電路的分析方法和設(shè)計(jì)方法組合電路的分析方法和設(shè)計(jì)方法3.2.1 組合電路的基本分析方法組合電路的基本分析方法一、一、分析步驟分析步驟注意：注意：寫出邏輯表達(dá)式寫出

4、邏輯表達(dá)式時(shí)從輸入到輸出逐級(jí)寫出。時(shí)從輸入到輸出逐級(jí)寫出。邏輯電路圖邏輯電路圖功能功能分析分析設(shè)計(jì)設(shè)計(jì)1.由圖寫出邏輯表達(dá)式，并作適當(dāng)化簡(jiǎn)；由圖寫出邏輯表達(dá)式，并作適當(dāng)化簡(jiǎn)；2.列出真值表；列出真值表；3.根據(jù)真值表說明電路功能。根據(jù)真值表說明電路功能。二、二、分析舉例分析舉例 例例 分析圖中所示電路的邏輯功能分析圖中所示電路的邏輯功能YABC AABC BABC CABCABCCBAABC 1.寫出邏輯表達(dá)式寫出邏輯表達(dá)式Y(jié)ABC&1 解解 YABCABC2.列真值表列真值表A B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 1110

5、000003.功能說明功能說明判斷輸入信號(hào)極性是否相同的電路判斷輸入信號(hào)極性是否相同的電路 判一致電路判一致電路 例例3.1.1 分析圖中所示電路的邏輯功能，輸入信號(hào)分析圖中所示電路的邏輯功能，輸入信號(hào)A、B、C、D是一組二進(jìn)制代碼。是一組二進(jìn)制代碼。 解解 1.寫出邏輯表達(dá)式寫出邏輯表達(dá)式&ABCDYWX WA AB AB B XW WC WC CABABWC WC AB CABCA BCABC&ABCDYWXDXDXDXY X DXDABCDABCDABCDABCD ABCDABCDABCDABCD XAB CABCA BCABC2.列真值表列真值表3.功能說明功能說明當(dāng)輸

6、入四位代碼中當(dāng)輸入四位代碼中 1 的個(gè)數(shù)為奇數(shù)時(shí)輸出為的個(gè)數(shù)為奇數(shù)時(shí)輸出為 1，為偶數(shù)時(shí)輸出為為偶數(shù)時(shí)輸出為 0 判奇電路判奇電路。A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11111111100000000YABCDABCDABCDABCDABCDABCDABCDABCD3.1.2 組合電路的基本設(shè)計(jì)方法組合電路的基本設(shè)計(jì)方法組合電路實(shí)現(xiàn)的途徑組合電路實(shí)現(xiàn)的途徑用小規(guī)模器件用小規(guī)模器

7、件(SSI)實(shí)現(xiàn)實(shí)現(xiàn)用中規(guī)模器件用中規(guī)模器件(MSI)實(shí)現(xiàn)實(shí)現(xiàn)用大規(guī)模器件用大規(guī)模器件(LSI)實(shí)現(xiàn)實(shí)現(xiàn)一、設(shè)計(jì)步驟一、設(shè)計(jì)步驟1.邏輯抽象列真值表；邏輯抽象列真值表；(1)設(shè)定變量設(shè)定變量-根據(jù)因果關(guān)系確定輸入、輸出變量；根據(jù)因果關(guān)系確定輸入、輸出變量；(2)狀態(tài)賦值狀態(tài)賦值-用用 0 和和 1 表示變量的不同狀態(tài)；表示變量的不同狀態(tài)； (3)根據(jù)功能要求列出真值表。根據(jù)功能要求列出真值表。2.由真值表寫出邏輯表達(dá)式；由真值表寫出邏輯表達(dá)式；根據(jù)根據(jù)設(shè)計(jì)要求設(shè)計(jì)要求或或元器件元器件給定情況給定情況將表達(dá)式進(jìn)行化簡(jiǎn)或變換。將表達(dá)式進(jìn)行化簡(jiǎn)或變換。3.畫出邏輯圖。畫出邏輯圖。邏輯電路圖邏輯電路圖

8、功能功能設(shè)計(jì)設(shè)計(jì)(1)設(shè)定變量：設(shè)定變量：二、設(shè)計(jì)舉例二、設(shè)計(jì)舉例 例例3.1.2 設(shè)計(jì)一個(gè)三人表決電路設(shè)計(jì)一個(gè)三人表決電路(3人中有人中有2人以上同意即獲通過人以上同意即獲通過)。解：解：輸入輸入 A、B、C ， 輸出輸出 Y(2)狀態(tài)賦值：狀態(tài)賦值：1.邏輯抽象邏輯抽象A、B、C不同意不同意-“0”同意同意-“1”Y通過通過-“1”不通過不通過- “0”(3)列真值表：列真值表：ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101112.寫函數(shù)式并化簡(jiǎn)寫函數(shù)式并化簡(jiǎn)ABCCABCBABCAY ABC010001111011110000YBC

9、AC AB3.畫邏輯圖畫邏輯圖(1)用與門和或門實(shí)現(xiàn)用與門和或門實(shí)現(xiàn)ABACBCY ABYC&ABBC1&AC&(2)用與非門實(shí)現(xiàn)用與非門實(shí)現(xiàn)化成最簡(jiǎn)與非化成最簡(jiǎn)與非-與非式與非式ABACBCY ABACBC 紅紅 黃黃 綠綠 例例 設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個(gè)亮，否則視為故障狀態(tài)，發(fā)出況下，紅、黃、綠燈只有一個(gè)亮，否則視為故障狀態(tài)，發(fā)出報(bào)警信號(hào)，提醒有關(guān)人員修理。報(bào)警信號(hào)，提醒有關(guān)人員修理。正常狀態(tài)正常狀態(tài)故障狀態(tài)故障狀態(tài)1.邏輯抽象邏輯抽象輸入變量：輸入變量：1 - 亮亮0

10、 - 滅滅輸出變量：輸出變量：R（紅紅）Y（黃黃）G（綠綠）1 - 有有0 - 無無Z（有無故障有無故障）解解：列真值表列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101112.寫出表達(dá)式并化簡(jiǎn)寫出表達(dá)式并化簡(jiǎn)RYG010001111011111Z RYG RY RG YG真值表真值表 R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101113.畫邏輯圖畫邏輯圖&1&111RGYZZRYGRYGRYGRYGRYG1.組合邏輯電路的分析方法組合邏輯電路的分析方法邏輯電

11、路圖邏輯電路圖邏輯函數(shù)式邏輯函數(shù)式化簡(jiǎn)化簡(jiǎn)真值表真值表說明功能說明功能2.組合邏輯電路的設(shè)計(jì)方法組合邏輯電路的設(shè)計(jì)方法邏輯抽象邏輯抽象寫函數(shù)式寫函數(shù)式化簡(jiǎn)或變換化簡(jiǎn)或變換畫邏輯圖畫邏輯圖列真值表列真值表總結(jié)總結(jié)3.2 加法器和數(shù)值比較器加法器和數(shù)值比較器3.2.1 加法器加法器1 0 1 11 1 1 0+100101111高位進(jìn)位高位進(jìn)位0- S一、半加器和全加器一、半加器和全加器1.半加器半加器（Half Adder）兩個(gè)兩個(gè) 1 位二進(jìn)制數(shù)相加不考慮低位進(jìn)位。位二進(jìn)制數(shù)相加不考慮低位進(jìn)位。Ai+Bi = Si (和和) Ci (進(jìn)位進(jìn)位)0 00 11 01 10 01 01 00 1i

12、iiiiSABABiiiCAB真真值值表表函數(shù)式函數(shù)式iiAB iiAB iiS C邏邏輯輯圖圖曾曾用用符符號(hào)號(hào)國(guó)國(guó)標(biāo)標(biāo)符符號(hào)號(hào)半加器半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCiiiiiiBABAS iiiBAC 函函數(shù)數(shù)式式iiAB2.全加器全加器（Full Adder）兩個(gè)兩個(gè) 1 位二進(jìn)制數(shù)相加，考慮低位進(jìn)位。位二進(jìn)制數(shù)相加，考慮低位進(jìn)位。 Ai + Bi + Ci -1 ( 低位進(jìn)位低位進(jìn)位 ) = Si ( 和和 ) Ci ( 向高位進(jìn)位向高位進(jìn)位 )1 0 1 1 - A 1 1 1 0- B+- 低位進(jìn)位低位進(jìn)位100101

13、111真真值值表表1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 1111 iiiiiiiiiiiiiCBACBACBACBAC標(biāo)準(zhǔn)標(biāo)準(zhǔn)與或式與或式A B Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位進(jìn)位高位進(jìn)位0卡諾圖卡諾圖全加器全加器（Full Adder）ABC01000111101111SiABC01000111101111Ci圈圈 “ 0 ”1111 iiiiiiiiiiiiiCBACBACBACBAS11 iiiiiiiCBC

14、ABAC1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 11 iiiiiiiCBCABAC最簡(jiǎn)與或式最簡(jiǎn)與或式圈圈 “ 1 ”邏輯圖邏輯圖(a) 用與門、或門和非門實(shí)現(xiàn)用與門、或門和非門實(shí)現(xiàn)曾用符號(hào)曾用符號(hào)國(guó)標(biāo)符號(hào)國(guó)標(biāo)符號(hào)COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-11(b)用與或非門和非門實(shí)現(xiàn)用與或非門和非門實(shí)現(xiàn)1111 iiiiiiiiiiiiiCBACBACBACBAS11 iiiiiiiCBCABAC&1&1111CiSiAiBiCi-13.集成全加器集成全加器TTL：74LS183CMOS

15、：C661雙全加器雙全加器1 2 3 4 5 6 714 13 12 11 10 9 8VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1COn+1 二、加法器二、加法器-實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路1. 4位串行進(jìn)位加法器位串行進(jìn)位加法器特點(diǎn)：特點(diǎn)：電路簡(jiǎn)單，連接方便電路簡(jiǎn)單，連接方便速度低速度低 = 4 tpdtpd 1位全加器的平均位全加器的平均 傳輸

16、延遲時(shí)間傳輸延遲時(shí)間 01230123BBBBBAAAAA C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI2.超前進(jìn)位加法器超前進(jìn)位加法器 -作加法運(yùn)算時(shí)，總進(jìn)位信號(hào)由輸入二進(jìn)制數(shù)直接產(chǎn)生。作加法運(yùn)算時(shí)，總進(jìn)位信號(hào)由輸入二進(jìn)制數(shù)直接產(chǎn)生。1000000)( CBABAC011111)(CBABAC 1000001111)()( CBABABABA特點(diǎn)特點(diǎn)優(yōu)點(diǎn)：速度快優(yōu)點(diǎn)：速度快缺點(diǎn)：電路比較復(fù)雜缺點(diǎn)：電路比較復(fù)雜1 )( iiiiiiCBABAC1000000)( CBABAC 10000011111)()( C

17、BABABABAC超前進(jìn)位電路超前進(jìn)位電路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICIC0C1C2集成芯片集成芯片CMOS：CC4008TTL： 74283 74LS283應(yīng)用舉例應(yīng)用舉例8421 BCD 碼碼 余余 3 碼碼3.2.2 數(shù)值比較器數(shù)值比較器（Digital Comparator）一、一、1 位數(shù)值比較器位數(shù)值比較器0 00 11 01 10 1 00 0 11 0 00 1 0真真值值表表函數(shù)式函數(shù)式邏輯圖邏輯圖 用與非門用與非門和非門實(shí)現(xiàn)和非門實(shí)現(xiàn)Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL =

18、 1A = BM = 1A 100= 100= 100=100=010 001= 001= 001=001B = B3B2B1B0LGM4 4位數(shù)值比較器位數(shù)值比較器A3 B3 A2 B2 A1 B1 A0 B0&1&1&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B1B01 A0G = (A3 B3)(A2 B2) (A1 B1)(A0 B0)4位數(shù)值比較器位數(shù)值比較器M = A3B3+ (A3 B3) A2B2 + (A3 B3)(A2 B2) A1 B1+ (A3 B3)(A2 B2)(

19、A1 B1) A0B0L = M+G1位數(shù)值比較器位數(shù)值比較器3M3G2M2G1M1G0M0GAiMiBiAi BiAiBiLiGiAiBi&1&1& 4 位集成數(shù)值比較器的真值表位集成數(shù)值比較器的真值表比比 較較 輸輸 入入級(jí)級(jí) 聯(lián)聯(lián) 輸輸 入入輸輸 出出A3B3A2B2A1B1A0B0AB FA B 001= 001= 001= 001=001001=010010=100100 100= 100級(jí)聯(lián)輸入：級(jí)聯(lián)輸入：供擴(kuò)展使用，一般接低位芯片的比較輸出，即供擴(kuò)展使用，一般接低位芯片的比較輸出，即 接低位芯片的接低位芯片的 FA B 。擴(kuò)展：擴(kuò)展：級(jí)級(jí)聯(lián)聯(lián)輸輸入入 集成

20、數(shù)值比較器集成數(shù)值比較器 74LS85 (TTL) 兩片兩片 4 位位數(shù)值比較器數(shù)值比較器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地地1 2 3 4 5 6 7 816 15 14 13 12 11 10 97485 74LS851 8 位位數(shù)值比較器數(shù)值比較器低位比較結(jié)果低位比較結(jié)果高位比較結(jié)果高位比較結(jié)果 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 比較輸出比較輸出CMOS 芯片設(shè)置芯片設(shè)置 A B 只是為了電路對(duì)稱，不起判斷作用只是為了電路對(duì)

21、稱，不起判斷作用B7 A7 B6 A6 B5 A5 B4 A4 FAB CC14585 ABB3 A3 B2 A2 B1 A1 B0 A0 FAB CC14585 AB 集成數(shù)值比較器集成數(shù)值比較器 CC15485(CMOS)擴(kuò)展：擴(kuò)展： 兩片兩片4 位位 8 位位VDDA3 B3 FAB FABA BA=BA1VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9CC14585 C6631低位比較結(jié)果低位比較結(jié)果高位比較結(jié)果高位比較結(jié)果13.3 編碼器和譯碼器編碼器和譯碼器3.3.1 編碼器編碼器（Encoder）Y0I0編編 碼碼 器器Y1Ym-1I1In-1代代

22、碼碼輸輸出出信信息息輸輸入入編碼器框圖編碼器框圖所謂所謂編碼編碼就是賦予選定的一系列二進(jìn)制代碼以固定的含義。就是賦予選定的一系列二進(jìn)制代碼以固定的含義。二進(jìn)制編碼器二進(jìn)制編碼器二二-十進(jìn)制編碼器十進(jìn)制編碼器分類：分類：普通編碼器普通編碼器優(yōu)先編碼器優(yōu)先編碼器2nn104或或 編碼器的邏輯功能就是把輸入的每一個(gè)高、低電平信編碼器的邏輯功能就是把輸入的每一個(gè)高、低電平信號(hào)編成一個(gè)對(duì)應(yīng)的號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼二進(jìn)制代碼。一、二進(jìn)制編碼器一、二進(jìn)制編碼器用用 n 位二進(jìn)制代碼對(duì)位二進(jìn)制代碼對(duì) N = 2n 個(gè)信號(hào)進(jìn)行編碼的電路個(gè)信號(hào)進(jìn)行編碼的電路3 位二進(jìn)制編碼器位二進(jìn)制編碼器(8 線線- 3 線

23、線)編碼表編碼表函函數(shù)數(shù)式式Y(jié)2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7輸輸入入輸輸出出 I0 I7 是一組互相排斥的輸入變量，是一組互相排斥的輸入變量，任何時(shí)刻只能有一個(gè)端輸入有效信號(hào)。任何時(shí)刻只能有一個(gè)端輸入有效信號(hào)。3 位位二進(jìn)制二進(jìn)制編碼器編碼器I0I1I6I7Y2Y1Y0I2I4I5I3輸輸 入入輸輸 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I7函數(shù)式函數(shù)式邏輯圖邏輯圖 用或門實(shí)現(xiàn)用或門實(shí)現(xiàn) 用與非門實(shí)現(xiàn)用與非門實(shí)

24、現(xiàn)76542IIIIY 76321IIIIY 75310IIIIY 7654IIII 7632IIII 7531IIII Y2 Y1 Y0111I7 I6 I5 I4 I3I2 I1I0 &Y2 Y1 Y04567IIII23II01II優(yōu)先編碼：優(yōu)先編碼：允許幾個(gè)信號(hào)同時(shí)輸入，但只對(duì)優(yōu)先級(jí)別最高允許幾個(gè)信號(hào)同時(shí)輸入，但只對(duì)優(yōu)先級(jí)別最高的進(jìn)行編碼。的進(jìn)行編碼。優(yōu)先順序：優(yōu)先順序：I7 I0編碼表編碼表輸輸 入入輸輸 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0

25、0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0函數(shù)式函數(shù)式2. 3 位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器45672IIIIY 245345671 IIIIIIIIY 12463465670 IIIIIIIIIIY 輸入輸入輸出輸出為原為原變量變量邏邏輯輯圖圖輸入輸入輸出輸出為反為反變量變量Y2Y1Y0111&1111111111117I6I5I4I3I2I1I0I1112Y1Y0YI7I6I5I4I3I2I1I0二、二二、二- -十進(jìn)制編碼器十進(jìn)制編碼器用用 4 位二進(jìn)制代碼對(duì)位二進(jìn)制代碼對(duì) 0

26、 9 十個(gè)信號(hào)進(jìn)行編碼的電路十個(gè)信號(hào)進(jìn)行編碼的電路(2) 8421 BCD 優(yōu)先編碼器優(yōu)先編碼器(3) 集成集成 10線線 -4線線優(yōu)先編碼器優(yōu)先編碼器（74147 74LS147）二二-十進(jìn)制十進(jìn)制編碼器編碼器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3(1) 8421 BCD 編碼器編碼器3.3.2 譯碼器譯碼器（Decoder） 編碼的逆過程，將將輸入的二值代碼轉(zhuǎn)換成對(duì)應(yīng)的高、編碼的逆過程，將將輸入的二值代碼轉(zhuǎn)換成對(duì)應(yīng)的高、低電平信號(hào)。低電平信號(hào)。一、二進(jìn)制譯碼器一、二進(jìn)制譯碼器 (Binary Decoder) 輸入輸入 n 位二位二進(jìn)制代碼進(jìn)制代碼如：如：2 線線 - 4

27、 線譯碼器線譯碼器 3 線線 - 8 線譯碼器線譯碼器 4 線線 - 16 線譯碼器線譯碼器A0Y0A1An-1Y1Ym-1二進(jìn)制二進(jìn)制譯碼器譯碼器輸出輸出 m 個(gè)個(gè)信號(hào)信號(hào) m = 2n1. 3位二進(jìn)制譯碼器位二進(jìn)制譯碼器 ( 3 線線 8 線線)真值表真值表函數(shù)式函數(shù)式0127AAAY 0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY A0Y0A1A2Y1Y73 位位二進(jìn)制二進(jìn)制譯碼器譯碼器012 AAA01234567 YYYYYYYY0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0

28、 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13 線線 - 8 線譯碼器邏輯圖線譯碼器邏輯圖000 輸出低電平有效輸出低電平有效工作原理：工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A000111110111010101111110111110111

29、1100111110111011111111011011011111111011111112.集成集成 3 線線 8 線譯碼器線譯碼器 - 74LS138引腳排列圖引腳排列圖功能示意圖功能示意圖321 SSS、輸入選通控制端輸入選通控制端1S 0321 SS或或芯片芯片禁止禁止工作工作0 1321 SSS且且芯片芯片正常正常工作工作VCC 地地1324567816 15 14 13 12 11 10974LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0

30、Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 3.二進(jìn)制譯碼器的級(jí)聯(lián)二進(jìn)制譯碼器的級(jí)聯(lián)兩片兩片3 線線 8 線線4 線線-16 線線Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 高位高位Y7 A0 A1 A2 A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位低位Y7 10工作工作禁止禁止有輸出有輸出無輸出無輸出 1禁止禁止工作工作無輸出無輸出有輸出有輸出0 78 154. 二進(jìn)制譯碼器的主要特點(diǎn)二進(jìn)制譯碼器的主要特點(diǎn)功能特

31、點(diǎn)：功能特點(diǎn)：輸出端提供全部最小項(xiàng)輸出端提供全部最小項(xiàng)電路特點(diǎn)：電路特點(diǎn)：與門與門( (原變量輸出原變量輸出) )與非門與非門( (反變量輸出反變量輸出) )二、二二、二-十進(jìn)制譯碼器十進(jìn)制譯碼器(Binary-Coded Decimal Decoder)將將 BCD 碼翻譯成對(duì)應(yīng)的碼翻譯成對(duì)應(yīng)的十個(gè)十個(gè)輸出信號(hào)輸出信號(hào)集成集成 4 線線 10 線線譯碼器：譯碼器：7442 74LS42半導(dǎo)體顯示半導(dǎo)體顯示(LED)液晶顯示液晶顯示(LCD)共陽極共陽極每字段是一只每字段是一只發(fā)光二極管發(fā)光二極管三、顯示譯碼器三、顯示譯碼器數(shù)碼顯示器數(shù)碼顯示器aebcfgdabcdefgR+ 5 VYaA3A

32、2A1A0+VCC+VCC顯示顯示譯碼器譯碼器共陽共陽YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低電平低電平驅(qū)動(dòng)驅(qū)動(dòng)011100011111000000000010010000100共陰極共陰極abcdefgR+5 VYaA3A2A1A0+VCC顯示顯示譯碼器譯碼器共陰共陰YbYcYdYeYfYg 高電平高電平驅(qū)動(dòng)驅(qū)動(dòng)00001111110000100100110000110110100110100010101100111100010011111001011

33、001110110111011111111000011111111111011aebcfgd驅(qū)動(dòng)共陰極數(shù)碼管的電路驅(qū)動(dòng)共陰極數(shù)碼管的電路 輸出輸出高電平高電平有效有效YaYbYcYdYeYfYgA3A2A1A011111111111111111111111驅(qū)動(dòng)共陽極數(shù)碼管的電路驅(qū)動(dòng)共陽極數(shù)碼管的電路A3A2A1A0YaYbYcYdYeYfYg 輸出輸出低電平低電平有效有效&1&111&13. 4 數(shù)據(jù)選擇器和分配器數(shù)據(jù)選擇器和分配器3.4.1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 ( Data Selector )能夠從能夠從多路多路數(shù)據(jù)輸入中數(shù)據(jù)輸入中選擇一路選擇一路作為輸出的電路作

34、為輸出的電路一、一、4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器輸輸入入數(shù)數(shù)據(jù)據(jù)輸輸出出數(shù)數(shù)據(jù)據(jù)選擇控制信號(hào)選擇控制信號(hào)A0Y4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器D0D3D1D2A11.工作原理工作原理0 0 0 1 1 0 1 1 D0D1D2D3D0 0 0D0D A1 A0 2.真值表真值表D1 0 1D2 1 0D3 1 1Y D1D2D33.函數(shù)式函數(shù)式 013012011010AADAADAADAADY 3. 函數(shù)式函數(shù)式013012011010AADAADAADAADY 4. 邏輯圖邏輯圖33221100 DmDmDmDm 1&11YA11A0D0D1D2D30 0 0 1 1 0 1 1

35、 = D0= D1= D2= D3二、集成數(shù)據(jù)選擇器二、集成數(shù)據(jù)選擇器1. 8 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器74151 74LS151 74251 74LS251 引引腳腳排排列列圖圖功功能能示示意意圖圖選通控制端選通控制端 SVCC 地地1324567816 15 14 13 12 11 10 974LS151D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 Y Y SMUXD7A2D0A0A1SYY禁止禁止使能使能1 0 0 0 0D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 0 0 10 1 00 1 11 0 01 0

36、 11 1 01 1 11 0 A2 A0 地址端地址端D7 D0 數(shù)據(jù)輸入端數(shù)據(jù)輸入端數(shù)據(jù)輸出端數(shù)據(jù)輸出端、 YY012701210120AAADAAADAAADY ，選擇器被禁止，選擇器被禁止時(shí)時(shí)當(dāng)當(dāng) 1 S），選擇器被選中（使能，選擇器被選中（使能時(shí)時(shí)當(dāng)當(dāng) 0 S1 0 YY2.集成數(shù)據(jù)選擇器的擴(kuò)展集成數(shù)據(jù)選擇器的擴(kuò)展兩片兩片 8 選選 1（74151）16 選選 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器A2 A1 A0 A3 D15 D81Y1S74151 (2)D7A2D0ENA0A1YY2D7 D074151 (1)D7A2D0ENA0A1SYY1低位低位高位高位0 禁止禁止使能使能0 70 D0

37、D7 D0 D7 1 使能使能禁止禁止D8 D15 0 D8 D15 3.5 用用 MSI 實(shí)現(xiàn)組合邏輯函數(shù)實(shí)現(xiàn)組合邏輯函數(shù)3. 5. 1 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)一、基本原理和步驟一、基本原理和步驟1.原理：原理：選擇器輸出為標(biāo)準(zhǔn)與或式，含地址變量的全部選擇器輸出為標(biāo)準(zhǔn)與或式，含地址變量的全部最小項(xiàng)。最小項(xiàng)。 而任何組合邏輯函數(shù)都可以表示成為最小項(xiàng)之和的形而任何組合邏輯函數(shù)都可以表示成為最小項(xiàng)之和的形式，故可用數(shù)據(jù)選擇器實(shí)現(xiàn)。式，故可用數(shù)據(jù)選擇器實(shí)現(xiàn)。013012011010AADAADAADAADY 01270120AAADAAADY 4 選選 18 選選

38、12. 基本步驟基本步驟(1) 根據(jù)根據(jù) n = k - 1 確定數(shù)據(jù)選擇器的規(guī)模和型號(hào)確定數(shù)據(jù)選擇器的規(guī)模和型號(hào)(n 選擇器選擇器地址碼地址碼，k 函數(shù)的函數(shù)的變量個(gè)數(shù)變量個(gè)數(shù))(2) 寫出函數(shù)的寫出函數(shù)的標(biāo)準(zhǔn)與或式標(biāo)準(zhǔn)與或式和選擇器和選擇器輸出信號(hào)表達(dá)式輸出信號(hào)表達(dá)式(3) 對(duì)照比較確定選擇器各個(gè)輸入變量的表達(dá)式對(duì)照比較確定選擇器各個(gè)輸入變量的表達(dá)式 (4) 根據(jù)采用的根據(jù)采用的數(shù)據(jù)選擇器數(shù)據(jù)選擇器和和求出的表達(dá)式求出的表達(dá)式畫出連線圖。畫出連線圖。二、應(yīng)用舉例二、應(yīng)用舉例 例例 3.5.1 用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù) 解解 (2) 標(biāo)準(zhǔn)與或式標(biāo)準(zhǔn)與或式ABCCABCBABC

39、AF ACBCABF (1) n = k 1 = 3 1 = 2 可用可用 4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74LS153數(shù)據(jù)選擇器數(shù)據(jù)選擇器013012011010AADAADAADAADY (3) 確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系令令 A1 = A, A0 = B01 BAABCBACBAF則則 D0 = 0 D1 =D2 = C D3 = 1方法一：方法一：ABDBADBADBADY3210 FA BY1/2 74LS153D3D2D1D0A1A0ST1C(4) 畫連線圖畫連線圖方法二：方法二：FB CY1/2 74LS153D3D2D1D0A1A0ST1

40、A令令 A1 = B, A0 = C二、應(yīng)用舉例二、應(yīng)用舉例 例例 3.5.1 用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù) 解解 ACBCABF BCDCBDCBDCBD3210 013012011010AADAADAADAADY BCAABCACBCABF 10 BCACBACBCB則則 D0 = 0 D1 =D2 = A D3 = 1畫連線圖畫連線圖例例 用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)3,4,5,6,7,8,9,10,12,14Zm 解解 (2) 函數(shù)函數(shù) Z 的標(biāo)準(zhǔn)與或式的標(biāo)準(zhǔn)與或式DABCDCABDCBADCBADCBA BCDADBCADCBADCBACDBAZ 8 選選 1

41、012701210120AAADAAADAAADY (3) 確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系(1) n = k-1 = 4-1 = 3若令若令A(yù)2 = A, A1= B, A0= C(4) 畫連線圖畫連線圖則則D2=D3 =D4 =1D0= 0用用 8 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74LS151ZA B C1DD1D1=DDmDmDmmmmDmZ 7654321 11100 mDDDD 765Y 74LS151D7D6D5D4D3D2D1D0A2A1A0S3. 5. 2 用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)一、基本原理與步驟一、基本原理與

42、步驟1. 基本原理：基本原理： 二進(jìn)制譯碼器又叫變量譯碼器或最小項(xiàng)譯二進(jìn)制譯碼器又叫變量譯碼器或最小項(xiàng)譯碼器，它的碼器，它的輸出端提供了其輸入變量的全輸出端提供了其輸入變量的全部最小項(xiàng)部最小項(xiàng)。0127AAAY 0120AAAY 0121AAAY 0, 1321 SSS0m 1m 7m 任何一個(gè)函數(shù)都可以任何一個(gè)函數(shù)都可以寫成最小項(xiàng)之和的形式寫成最小項(xiàng)之和的形式74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 2.基本步驟基本步驟(1) 選擇集成二進(jìn)制譯碼器

43、；選擇集成二進(jìn)制譯碼器；(2) 寫函數(shù)的標(biāo)準(zhǔn)與非寫函數(shù)的標(biāo)準(zhǔn)與非-與非式；與非式；(3) 確認(rèn)變量和輸入關(guān)系；確認(rèn)變量和輸入關(guān)系；例例 用集成譯碼器實(shí)現(xiàn)函數(shù)用集成譯碼器實(shí)現(xiàn)函數(shù)ACBCABZ (1) 三個(gè)輸入變量，三個(gè)輸入變量，選選 3 線線 8 線譯碼器線譯碼器 74LS138(2) 函數(shù)的標(biāo)準(zhǔn)與非函數(shù)的標(biāo)準(zhǔn)與非-與非式與非式CBABCACABABCZ 7653mmmm 7653mmmm (4) 畫連線圖。畫連線圖。 解解 二、應(yīng)用舉例二、應(yīng)用舉例(4) 畫連線圖畫連線圖(3) 確認(rèn)變量和輸入關(guān)系確認(rèn)變量和輸入關(guān)系CABAAA 012 令令7653YYYYZ 解解 CBABCACABABCZ

44、 7653mmmm 則則74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA &ZABC1在輸出端需增加一個(gè)與非門在輸出端需增加一個(gè)與非門 例例 用集成譯碼器實(shí)現(xiàn)函數(shù)用集成譯碼器實(shí)現(xiàn)函數(shù)ACBCABZ 選選 3 線線 8 線譯碼器線譯碼器 74LS138例例 3. 5. 2 試用集成譯碼器設(shè)計(jì)一個(gè)全加器。試用集成譯碼器設(shè)計(jì)一個(gè)全加器。(1) 選擇譯碼器：選擇譯碼器： 解解 選選 3 線線 8 線譯碼器線譯碼器 74LS138(2) 寫出函數(shù)的標(biāo)準(zhǔn)與非寫出函數(shù)的標(biāo)準(zhǔn)與非-與非式與非式1-1-1-1- iiiiiiiiiiiiiCBACBA

45、CBACBAS 7421mmmm 7421mmmm 11 iiiiiiiCBCABAC1111 iiiiiiiiiiiiCBACBACBACBA7653mmmm 7653mmmm 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA 1(3)確認(rèn)變量和輸入關(guān)系確認(rèn)變量和輸入關(guān)系1012 iiiCABAAAAiBiCi-17421YYYYSi 7653YYYYCi (4) 畫連線圖畫連線圖&Ci&Si7421mmmmSi7653mmmmCi分類分類掩模掩模 ROM可編程可編程 ROM（PROM Programmable ROM）可

46、擦除可編程可擦除可編程 ROM（EPROM Erasable PROM）說明說明: :掩模掩模 ROMPROM生產(chǎn)過程中在掩模板控制下寫入，內(nèi)容固定，生產(chǎn)過程中在掩模板控制下寫入，內(nèi)容固定，不能更改不能更改內(nèi)容可由用戶編好后寫入，一經(jīng)寫入不能更改內(nèi)容可由用戶編好后寫入，一經(jīng)寫入不能更改紫外光擦除（約二十分鐘）紫外光擦除（約二十分鐘）EPROM存儲(chǔ)數(shù)據(jù)可以更改，但改寫麻煩，工作時(shí)只讀存儲(chǔ)數(shù)據(jù)可以更改，但改寫麻煩，工作時(shí)只讀EEPROM 或或 E2PROM電擦除（幾十毫秒）電擦除（幾十毫秒）3.6 只讀存儲(chǔ)器只讀存儲(chǔ)器（ROM）3.6.1 ROM 的結(jié)構(gòu)和工作原理的結(jié)構(gòu)和工作原理1. 基本結(jié)構(gòu)基本

47、結(jié)構(gòu)一、一、ROM 的結(jié)構(gòu)示意圖的結(jié)構(gòu)示意圖地址輸入地址輸入數(shù)據(jù)輸出數(shù)據(jù)輸出01 AAn n 位地址位地址01 DDb b b 位數(shù)據(jù)位數(shù)據(jù)A0A1An-1D0D1Db-1D0D1Db-1A0A1An-12nb ROM最最高高位位最最低低位位2. 內(nèi)部結(jié)構(gòu)示意圖內(nèi)部結(jié)構(gòu)示意圖存儲(chǔ)單元存儲(chǔ)單元數(shù)據(jù)輸出數(shù)據(jù)輸出字字線線位線位線地址譯碼器地址譯碼器ROM 存儲(chǔ)容量存儲(chǔ)容量 = 字線數(shù)字線數(shù) 位線數(shù)位線數(shù) = 2n b（位）（位）地地址址輸輸入入0單元單元1單元單元i 單元單元2n-1單元單元D0D1Db-1A0A1An-1W0W1WiW2n-13. 邏輯結(jié)構(gòu)示意圖邏輯結(jié)構(gòu)示意圖(1) 中、大規(guī)模集成

48、電路中邏輯圖簡(jiǎn)化畫法的約定中、大規(guī)模集成電路中邏輯圖簡(jiǎn)化畫法的約定連上且為硬連接，不能通過編程改變連上且為硬連接，不能通過編程改變編程連接，可以通過編程將其斷開編程連接，可以通過編程將其斷開斷開斷開DBAY A BDCABDY&CBAY ABCY1與門與門或門或門 AY=AY=AAZ=AY=AAYA1A1YA1YZ緩沖器緩沖器同相輸出同相輸出反相輸出反相輸出互補(bǔ)輸出互補(bǔ)輸出(2) 邏輯結(jié)構(gòu)示意圖邏輯結(jié)構(gòu)示意圖m0A0A1An-1m1mim2n-1譯譯碼碼器器Z0(D0) 或門或門Z1(D1) 或門或門Zb-1(Db-1) 或門或門2n個(gè)與門構(gòu)成個(gè)與門構(gòu)成 n 位位二進(jìn)制譯碼器二進(jìn)制譯碼

49、器 , 輸輸出出2n 個(gè)最小項(xiàng)。個(gè)最小項(xiàng)。01210DmmmZni 1101DmmmZi .112101b-ib-DmmmmZn n個(gè)個(gè)輸輸入入變變量量b 個(gè)輸出函數(shù)個(gè)輸出函數(shù)或門陣列或門陣列與門陣列與門陣列W0(m0)W2(m2)D 0=W0+ +W2=m0+ +m2二、二、ROM 的基本工作原理的基本工作原理1. 電路組成電路組成二極管或門二極管或門二極管與門二極管與門W0(m0)+VCC1A0A1A111A01VccEND3END2END1END0D3 D2 D1 D0 W0(m0)W1(m1)W2(m2)W3(m3)與與門門陣陣列列( (譯碼器譯碼器) )或或門門陣陣列列( (編碼器編

50、碼器) )位位線線字線字線輸出輸出緩沖緩沖EN2. 工作原理工作原理輸出信號(hào)的邏輯表達(dá)式輸出信號(hào)的邏輯表達(dá)式0100 AAmW 0111AAmW 0122AAmW 0133AAmW 0010120200 AAAAAmmWWD 013211 AAWWWD 103202AAWWWD 0313AWWD 1A111A01VccEND3END2END1END0D3 D2 D1 D0 W0(m0)W1(m1)W2(m2)W3(m3)與與門門陣陣列列( (譯碼器譯碼器) )或或門門陣陣列列( (編碼器編碼器) )位位線線輸出輸出緩沖緩沖EN字線字線字線：字線：位線：位線：輸出信號(hào)的真值表輸出信號(hào)的真值表0

51、00 11 01 10 1 0 1A1 A0D3 D2 D1 D01 0 1 00 1 1 11 1 1 03. 功能說明功能說明(1) 存儲(chǔ)器存儲(chǔ)器(2) 函數(shù)發(fā)生器函數(shù)發(fā)生器地址地址存儲(chǔ)存儲(chǔ)數(shù)據(jù)數(shù)據(jù)輸入變量輸入變量01 AA輸出函數(shù)輸出函數(shù)0123 DDDD(3) 譯碼編碼譯碼編碼字線字線編碼編碼0W0 1 0 11 0 1 00 1 1 11 1 1 0A1 A00 00 11 01 1輸入輸入變量變量輸出輸出函數(shù)函數(shù)1W2W3W3.6.2 ROM 應(yīng)用舉例及容量擴(kuò)展應(yīng)用舉例及容量擴(kuò)展一、一、ROM 應(yīng)用舉例應(yīng)用舉例用用 ROM 實(shí)現(xiàn)實(shí)現(xiàn)以下邏輯函數(shù)以下邏輯函數(shù)例例 3.6.2Y1= S

52、 S m (2,3,4,5,8,9,14,15）Y2= S S m (6,7,10,11,14,15）Y3= S S m (0,3,6,9,12,15）Y4= S S m (7,11,13,14,15）A1B1C1D1m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15Y2Y3Y4Y1譯碼器譯碼器編碼器編碼器二、二、ROM 容量擴(kuò)展容量擴(kuò)展1. 存儲(chǔ)容量存儲(chǔ)容量存儲(chǔ)器存儲(chǔ)數(shù)據(jù)的能力，為存儲(chǔ)器含存儲(chǔ)單元存儲(chǔ)器存儲(chǔ)數(shù)據(jù)的能力，為存儲(chǔ)器含存儲(chǔ)單元的總位數(shù)。的總位數(shù)。存儲(chǔ)容量存儲(chǔ)容量 = = 字?jǐn)?shù)字?jǐn)?shù) 位數(shù)位數(shù)字字 word位位 bit1k 1 : 1024 個(gè)字個(gè)字 每個(gè)字每

53、個(gè)字 1 位位 存儲(chǔ)容量存儲(chǔ)容量 1 k1k 4 : 1024 個(gè)字個(gè)字 每個(gè)字每個(gè)字 4 位位 存儲(chǔ)容量存儲(chǔ)容量 4 k256 8 : 256 個(gè)字個(gè)字 每個(gè)字每個(gè)字 8 位位 存儲(chǔ)容量存儲(chǔ)容量 2 k64 k 16: 64 k 個(gè)字個(gè)字 每個(gè)字每個(gè)字 16 位位 存儲(chǔ)容量存儲(chǔ)容量 1024（1M） 2. 存儲(chǔ)容量與地址位數(shù)的關(guān)系存儲(chǔ)容量與地址位數(shù)的關(guān)系存儲(chǔ)容量存儲(chǔ)容量 256 48 位地址位地址256 = 284 位數(shù)據(jù)輸出位數(shù)據(jù)輸出存儲(chǔ)容量存儲(chǔ)容量 8k 88k=8 210 =21313 位地址位地址8 位數(shù)據(jù)輸出位數(shù)據(jù)輸出3. 常用常用 EPROM2764 ：27128 ：A0 A128k 8 (64k)13 位地址輸入：位地址輸入：8 位數(shù)據(jù)輸出：位數(shù)據(jù)輸出： O0 O7輸出使能端輸出使能端OE1 輸出呈高阻輸出呈高阻0 使能使能片選端片選端CSROM 工作工作（ 任意）任意）ROM 不工作輸出呈高阻不工作輸出呈高阻OE16k 8 (128k) 16k = 16 210 = 21427256 ：32k 8 (256k) 32k = 32 210 = 2152764VPPPGMA0A1A2A3A4A5A6A7A8A