華南理工大學(xué)數(shù)字電子技術(shù)試卷精華版全集

1、 1).8421bcd碼100100110100對(duì)應(yīng)的十進(jìn)制數(shù)是:（*知識(shí)點(diǎn)：bcd碼）(a)2356    (b)934    (c)4712     (d)23552).n個(gè)變量可組成多少個(gè)最小項(xiàng)?（*知識(shí)點(diǎn)：最小項(xiàng)）(a)n    (b)2n    (c)2n     (d)2n-13)已知函數(shù)f的卡諾圖如圖1-1, 試求其最簡(jiǎn)與或表達(dá)式（*知識(shí)點(diǎn)：卡諾圖化簡(jiǎn)） 

2、0;                                                 

3、0;  4)如果在時(shí)鐘脈沖cp=1期間, 由于干擾的原因使觸發(fā)器的數(shù)據(jù)輸入信號(hào)經(jīng)常有變化,此時(shí)不能選用什么結(jié)構(gòu)的觸發(fā)器?（* 知識(shí)點(diǎn)：主從結(jié)構(gòu)觸發(fā)器的動(dòng)作特點(diǎn)）(a)ttl 主從  (b)邊沿   (c)維持阻塞  (d)同步rs5)已知函數(shù),該函數(shù)的反函數(shù)是(*知識(shí)點(diǎn)：求反函數(shù))                       &

4、#160;     6)為構(gòu)成1024×4的ram, 需要多少片256×1的ram?（* 知識(shí)點(diǎn)：ram的擴(kuò)展）(a)16   (b)4   (c)8     (d)127)欲得到一個(gè)頻率高度穩(wěn)定的矩形波, 應(yīng)采用什么電路（*知識(shí)點(diǎn)：石英晶體多諧振蕩器）(a) 計(jì)數(shù)器             (b)單穩(wěn)態(tài)觸發(fā)器(c)施密特觸發(fā)器 

5、;         (d)石英晶體多諧振蕩器8)若將一個(gè)頻率為10khz的矩形波變換成一個(gè)1khz的矩形波, 應(yīng)采用什么電路?（* 知識(shí)點(diǎn)：計(jì)數(shù)器的分頻功能）(a)t'觸發(fā)器                    (b)十進(jìn)制計(jì)數(shù)器(c)環(huán)形計(jì)數(shù)器      &

6、#160;            (d)施密特觸發(fā)器9)一個(gè)八位d/a轉(zhuǎn)換器的最小輸出電壓增量為0.02v, 當(dāng)輸入代碼為01001100時(shí), 輸出電壓vo為多少伏?（* 知識(shí)點(diǎn)：d/a轉(zhuǎn)換器）(a)0.76v      (b)3.04v      (c)1.40v   (d)1.52v    10) 對(duì)于ttl門(mén)電路來(lái)說(shuō)，下列各圖哪個(gè)是

7、正確的?( * 知識(shí)點(diǎn)：ttl門(mén)電路)二.  分析題.1.     邏輯電路及輸入端cp、d的波形如圖2-1, 設(shè)q0=q1=q2=0(10分)（* 知識(shí)點(diǎn)：移位寄存器）(1)  試畫(huà)出在cp、d作用下,輸出端q0、q1、q2的波形;(2)    說(shuō)明電路的邏輯功能.         2.     由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)電路如圖2-2, 試回答下列問(wèn)題(15分)（* 知識(shí)點(diǎn)

8、： 555定時(shí)器）(1)  該電路的暫穩(wěn)態(tài)持續(xù)時(shí)間two=?(2)    根據(jù)two的值確定圖2-2中, 哪個(gè)適合作為電路的輸入觸發(fā)信號(hào), 并畫(huà)出與其相應(yīng)的vc和vo波形.       555定時(shí)器功能表4腳6腳2腳3腳7腳 0 × ×0導(dǎo)通 1>2/3vcc>1/3vcc0導(dǎo)通 1<2/3vcc>1/3vcc不變不變 1<2/3vcc<1/3vcc1截止 1>2/

9、3vcc<1/3vcc1截止          三.設(shè)計(jì)題:1.       已知函數(shù), 試用以下幾種組件實(shí)現(xiàn)電路(15分)（* 知識(shí)點(diǎn)： 用msi進(jìn)行組合邏輯電路的設(shè)計(jì)）(1)    八選一數(shù)據(jù)選擇器(2)    四線-十六線譯碼器和多輸入端與非門(mén).  2。試用jk觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序邏輯電路, 其狀態(tài)轉(zhuǎn)換表如表3-1. 要求畫(huà)出卡諾圖,求狀態(tài)方程

10、、驅(qū)動(dòng)方程、畫(huà)出邏輯電路圖.(15分)  （* 知識(shí)點(diǎn)： 同步時(shí)序電路的設(shè)計(jì)）                 表3-1 q2n  q1n               x       0  

11、     1         q2n+1  q1n+10           00           11           01   1

12、0;   0  1    0  0    0  1    0  0     1   1     1   0     0   0     0   1一.   選擇題.(每題2分,共20分. 每

13、小題只有一個(gè)答案)題 號(hào)  1   2   3     4    5  6  7 8  910答 案bccabadbdb 1).8421bcd碼100100110100對(duì)應(yīng)的十進(jìn)制數(shù)是: （*知識(shí)點(diǎn)：bcd碼）(a)2356    (b)934    (c)4712     (d)23552).n個(gè)變量可組成多少個(gè)最小項(xiàng)? （*知識(shí)點(diǎn)：最小項(xiàng)）(a)n

14、60;   (b)2n    (c)2n     (d)2n-13)已知函數(shù)f的卡諾圖如圖1-1, 試求其最簡(jiǎn)與或表達(dá)式（*知識(shí)點(diǎn)：卡諾圖化簡(jiǎn)）                              

15、60;                         4)如果在時(shí)鐘脈沖cp=1期間, 由于干擾的原因使觸發(fā)器的數(shù)據(jù)輸入信號(hào)經(jīng)常有變化,此時(shí)不能選用什么結(jié)構(gòu)的觸發(fā)器? （*知識(shí)點(diǎn)：主從結(jié)構(gòu)觸發(fā)器的動(dòng)作特點(diǎn)）(a)ttl 主從  (b)邊沿   (c)維持阻塞  (d)同步rs5)已知函數(shù),該函數(shù)的反函數(shù)是(*知識(shí)點(diǎn)：

16、求反函數(shù))                             6)為構(gòu)成1024×4的ram, 需要多少片256×1的ram? （*知識(shí)點(diǎn)：ram的擴(kuò)展）(a)16   (b)4   (c)8     (d)127)欲得到一

17、個(gè)頻率高度穩(wěn)定的矩形波, 應(yīng)采用什么電路（*知識(shí)點(diǎn)：石英晶體多諧振蕩器）(a) 計(jì)數(shù)器           (b)單穩(wěn)態(tài)觸發(fā)器(c)施密特觸發(fā)器          (d)石英晶體多諧振蕩器8)若將一個(gè)頻率為10khz的矩形波變換成一個(gè)1khz的矩形波, 應(yīng)采用什么電路? （*知識(shí)點(diǎn)：計(jì)數(shù)器的分頻功能）(a)t'觸發(fā)器       

18、             (b)十進(jìn)制計(jì)數(shù)器(c)環(huán)形計(jì)數(shù)器                   (d)施密特觸發(fā)器9)一個(gè)八位d/a轉(zhuǎn)換器的最小輸出電壓增量為0.02v, 當(dāng)輸入代碼為01001100時(shí), 輸出電壓vo為多少伏? （*知識(shí)點(diǎn)：d/a轉(zhuǎn)換器）(a)0.76v  &

19、#160;   (b)3.04v      (c)1.40v   (d)1.52v    10)對(duì)于ttl門(mén)電路來(lái)說(shuō)，下列各圖哪個(gè)是正確的? (* 知識(shí)點(diǎn)：ttl門(mén)電路)二.  分析題.1.     邏輯電路及輸入端cp、d的波形如圖2-1, 設(shè)q0=q1=q2=0(10分)（* 知識(shí)點(diǎn)：移位寄存器）(1)  試畫(huà)出在cp、d作用下,輸出端q0、q1、q2的波形;(2)    說(shuō)明電路的

20、邏輯功能.答案:(1)   (2)右移移位寄存器 2.     由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)電路如圖2-2, 試回答下列問(wèn)題(15分)（* 知識(shí)點(diǎn)： 555定時(shí)器）(1)  該電路的暫穩(wěn)態(tài)持續(xù)時(shí)間two=?(2)    根據(jù)two的值確定圖2-2中, 哪個(gè)適合作為電路的輸入觸發(fā)信號(hào), 并畫(huà)出與其相應(yīng)的vc和vo波形.       555定時(shí)器功能表4腳6腳2腳3腳7腳 0 × ×

21、0導(dǎo)通 1>2/3vcc>1/3vcc0導(dǎo)通 1<2/3vcc>1/3vcc不變不變 1<2/3vcc<1/3vcc1截止 1>2/3vcc<1/3vcc1截止         答案(1)two=1.1rc=36.3s    (2)vi2適合作為單穩(wěn)態(tài)電路的輸入觸發(fā)脈沖  三.   設(shè)計(jì)題:1.    

22、0;  已知函數(shù), 試用以下幾種組件實(shí)現(xiàn)電路(15分)（* 知識(shí)點(diǎn)： 用msi進(jìn)行組合邏輯電路的設(shè)計(jì)）(1)    八選一數(shù)據(jù)選擇器(2)    四線-十六線譯碼器和多輸入端與非門(mén).答案: (1)       令a2=a   a1=b   a0=c,   則d7=d6=d5=d3=1,  d4=d2=d1=d0=0     (2)  &#

23、160; 2.     試用jk觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序電路, 其狀態(tài)轉(zhuǎn)換如表3-1. 要求畫(huà)出卡諾圖,求狀態(tài)方程、驅(qū)動(dòng)方程,畫(huà)出邏輯電路圖.(15分)（* 知識(shí)點(diǎn)： 同步時(shí)序電路的設(shè)計(jì)）                 表3-1 q2n  q1n          &#

24、160;    x       0       1         q2n+1  q1n+10           00           11 &

25、#160;         01   1    0  1    0  0    0  1    0  0     1   1     1   0     0  

26、 0     0   1答案:卡諾圖:  狀態(tài)方程:驅(qū)動(dòng)方程:  邏輯電路圖:數(shù)字電子技術(shù)試卷（注：紅色部分為答案）一、填空（20分）1. 數(shù)制轉(zhuǎn)換：(8f)16 = ( 143 )10= ( 10001111 )2 = ( 217 )8。(3ec)h = ( 1004 )d，(2003) d = (11111010011)b = ( 3723)o。2. 有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù) 147 ，作為8421bcd碼時(shí)，它相當(dāng)于十進(jìn)制數(shù) 93 。3. 已知某函數(shù)，該函數(shù)的反

27、函數(shù)= 4. 如果對(duì)鍵盤(pán)上108個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少要 7 位二進(jìn)制數(shù)碼。5. 在ttl門(mén)電路的一個(gè)輸入端與地之間接一個(gè)10kw電阻，則相當(dāng)于在該輸入端輸入 高 電平；在cmos門(mén)電路的輸入端與電源之間接一個(gè)1kw電阻，相當(dāng)于在該輸入端輸入 高 電平。6ttl電路的電源電壓為 5 v， cmos電路的電源電壓為 318 v 。7. 74ls138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為a2a1a0=110時(shí)，輸出 應(yīng)為 10111111 。 8. 一個(gè)10位地址碼、8位輸出的rom，其存儲(chǔ)容量為 8k 或213 。9將一個(gè)包含有32768個(gè)基本存儲(chǔ)單元的存儲(chǔ)電路設(shè)計(jì)16位為一個(gè)

28、字節(jié)的rom。該rom有 11 根地址線，有 16 根數(shù)據(jù)讀出線。10 .能夠?qū)崿F(xiàn)“線與”的ttl門(mén)電路叫 oc門(mén) ，能夠?qū)崿F(xiàn)“線與”的cmos門(mén)電路叫 od門(mén)。二、完成以下要求。（8分）1. 要實(shí)現(xiàn)y=a+b的邏輯關(guān)系，請(qǐng)正確連接多余端。(b)(a)³1&ab5vyab5vy（a）多余端接電源或與a或b接在一起 （b）多余端接地或與a或b接在一起2. 寫(xiě)出下圖的邏輯表達(dá)式。abeny&=c三、用代數(shù)法將下列函數(shù)化簡(jiǎn)為最簡(jiǎn)與或表達(dá)式。（9分）1. ；= b2. = 3 = 1四、用卡諾圖法化簡(jiǎn)函數(shù)，寫(xiě)出它們的最簡(jiǎn)與或表達(dá)式。 （9分）1.；y1= 3.，約束條件ab+

29、bc=0;y2 = 4. = 五、請(qǐng)根據(jù)題圖和題表， 完成以下要求： （7分）1、按表1欄的要求, 圖中完善f1f5的邏輯符號(hào)，并按圖中的邏輯符號(hào)將f6f7的名稱填入相應(yīng)位置；2、 表2欄中填入各輸出端的邏輯表達(dá)式；3、 abcd = 1001，將各輸出值填入表3欄中。abcdf1 f2 f3 f4 f5 f6 r f7& && ³1 =1 =1³1&vccf1f2f3f4f5f6f71與非門(mén)或非門(mén)異或門(mén)同或門(mén)與或非門(mén)oc或od三態(tài)門(mén)2略略略略略略略31010000六、用四選一數(shù)據(jù)選擇器74ls153設(shè)計(jì)一個(gè)3變量的多數(shù)表決電路。（10分）1

30、/2 74ls153d3 d2 d1d0 a1 a0 st y1 c a b過(guò)程略七、用集成二進(jìn)制譯碼器74ls138和與非門(mén)構(gòu)成全加器。(10分)si ciy0 y1 y2 y3 y4 y5 y6 y7a0 a1 a2 stb stc sta& &1ci-1 bi ai八、請(qǐng)畫(huà)出題圖電路的q0、q1的輸出波形，假設(shè)初始狀態(tài)皆為0。（8分）cpaq0q11jc11k1jc11kq0 q111cpa(過(guò)程略)九、分析用集成十進(jìn)制同步可逆計(jì)數(shù)器ct74ls192組成的下列計(jì)數(shù)器分別是幾進(jìn)制計(jì)數(shù)器。ct74ls192的cr為異步清零端（高電平有效），為異步置數(shù)控制端（低電平有效），c

31、pu、cpd為加、減計(jì)數(shù)脈沖輸入端（不用端接高電平），和分別為進(jìn)位和借位輸出端。（8分）(a) (b)（a）為6進(jìn)制加計(jì)數(shù)器； （b）為23進(jìn)制加計(jì)數(shù)器十、寫(xiě)出由rom所實(shí)現(xiàn)的邏輯函數(shù)的表達(dá)式。(8分)111abcy1y2十一、請(qǐng)指出下列555電路的名稱。（4分）（施密特觸發(fā)器） （ 多諧振蕩器）期末考試試卷二 一、填空（每空1分，計(jì)20分） 1、計(jì)數(shù)器按增減趨勢(shì)分有 、 和 計(jì)數(shù)器。 2、ttl與非門(mén)輸入級(jí)由 組成。兩個(gè)oc門(mén)輸出端直接接在一起稱為 。 3、在ttl與非門(mén)，異或門(mén)，集電級(jí)開(kāi)路門(mén)，三態(tài)門(mén)中，為實(shí)現(xiàn)線與邏輯功能應(yīng)選用 ，要有推拉式輸出級(jí)，又要能驅(qū)動(dòng)總線應(yīng)選用 門(mén)。 4、一個(gè)觸發(fā)器

32、可以存放 位二進(jìn)制數(shù)。 5、優(yōu)先編碼器的編碼輸出為 碼，如編碼輸出a2a1a0=011，可知對(duì)輸入的 進(jìn)行編碼。 6、邏輯函數(shù)的四種表示方法是 、 、 、 。 7、移位寄存器的移位方式有 ， 和 。 8、同步rs觸發(fā)器中，r，s為 高 電平有效，基本rs觸發(fā)器中r，s為 底 電平有效。9、常見(jiàn)的脈沖產(chǎn)生電路有 多諧振蕩器 二.判斷題：（每題1分，共10分）1、對(duì)于jk觸發(fā)器j=k=1時(shí)，輸出翻轉(zhuǎn)。 （ ）2、一個(gè)存儲(chǔ)單元可存1位2進(jìn)制數(shù)。 （ ）3、同一cp控制各觸發(fā)器的計(jì)數(shù)器稱為異步計(jì)數(shù)器。 （ ）4、對(duì)mos門(mén)電路多余端不可以懸空。 （ ）5、函數(shù)式f=abc+ab+ac= （3、5、6、

33、7） （ ）6、jk觸發(fā)器的輸入端j懸空，相當(dāng)于j=1。 （ ）7、時(shí)序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。 （ ）8、一個(gè)觸發(fā)器能存放一位二進(jìn)制數(shù)。 （ ）9、計(jì)數(shù)器隨cp到來(lái)計(jì)數(shù)增加的稱加計(jì)數(shù)器。 （ ）10、數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（ ）三、選擇題（每題1分，共10分）1、對(duì)于mos門(mén)電路，多余端不允許（ ） a、懸空 b、與有用端并聯(lián) c、接電源 d、接低電平2、右圖表示（ ）電路，圖表示（ ）電路、與門(mén) 、或門(mén)、非門(mén) 、與非門(mén)、卡諾圖、表示的邏輯函數(shù)最簡(jiǎn)式分別為（ ）和（ ） a、f=+ b、f=b+d c、f=bd+ d、f=bd+4、邏輯電路如

34、圖，函數(shù)式為（ ）a、 f=+ b、 f=+ c、 f=+c d、f=a+b c5、一位8421bcd碼計(jì)數(shù)器至少需要 個(gè)觸發(fā)器。ba.3 b.4 c.5 d.106、下列邏輯函數(shù)表達(dá)式中與f=a+b功能相同的是（ ）a a、 b、 c、 d、7、施密特觸發(fā)器常用于（ ） a、脈沖整形與變換 b、定時(shí)、延時(shí) c、計(jì)數(shù) d、寄存8、施密特觸發(fā)器的輸出狀態(tài)有 a、一個(gè)穩(wěn)態(tài)、一個(gè)暫態(tài) b、兩個(gè)穩(wěn)態(tài) c、只有一個(gè)穩(wěn)態(tài) d、沒(méi)有穩(wěn)態(tài) 四、邏輯函數(shù)化簡(jiǎn)（10分） 1、 用公式法化簡(jiǎn)下列函數(shù)f=ad+c+b+a(b+)+bc+ ade 2、用卡諾圖法化簡(jiǎn)下列函數(shù) f= (1、3，8，9，10，11，14，1

35、5)五、畫(huà)波形圖（共5分） 1、邊沿型 jk 觸發(fā)器的輸入波形如圖所示，畫(huà)出 q 端的波形。設(shè)觸發(fā)器的初始狀態(tài)為“ 1 ”。 六、分析設(shè)計(jì)題（共25分）1.分析右圖8選1數(shù)據(jù)選擇器的構(gòu)成電路，寫(xiě)出其邏輯表達(dá)式。（5分） 2.試用74ls138和適當(dāng)門(mén)電路實(shí)現(xiàn)邏輯函數(shù)l（a、b、c）=（0、2、3、4、7） （10分）3.分別用方程式、狀態(tài)轉(zhuǎn)換圖表示如圖所示電路的功能。 （10分）七、數(shù)制轉(zhuǎn)換 （每空2分，共10分） （1）、（1100011.011）2=( )16=( )8 （2）、 (100001)2= ( )10 （3）、（156）10=( )2=( )8421bcd八、下圖是 555 定

36、時(shí)器構(gòu)成的施密特觸發(fā)器，已知電源電壓 v cc =12v ，求： 1.電路的 v t+ ， v t- 和t 各為多少？ 2. 如果輸入電壓波形如圖，試畫(huà)出輸出 v o 的波形。 3. 若控制端接至 +6v ，則電路的v t+ ， v t- 和t各為多少？ （10分）答案一、填空題1、加法計(jì)數(shù)器、減法計(jì)數(shù)器、加/減計(jì)數(shù)器2.多發(fā)射極三極管和電阻、線與3. 集電級(jí)開(kāi)路門(mén)、三態(tài)門(mén)4.15.二進(jìn)制碼 十進(jìn)制數(shù)36.邏輯表達(dá)式 邏輯圖 真值表 卡諾圖7.左移 、右移 雙向移位8.高 低9.多諧振蕩器二、判斷題：1. × 2. 3. × 4. 5. × 6 7.×

37、8. 9. 10.三、選擇題1.a 2.a b 3. c b 4.a 5.b 6.a 7.a 8.b 四、邏輯函數(shù)化簡(jiǎn) 1.f=a+c+b 2.f=a+ac+d五、畫(huà)波形圖六、分析設(shè)計(jì)題1. f=+c+bd+bcd+a+ abd+ abc =+c+b+ad+ abc2. 3. 輸出方程：y=驅(qū)動(dòng)方程：j0=1 =狀態(tài)方程：畫(huà)狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖如圖所示?，F(xiàn)態(tài)次態(tài)輸出 y0 00 11 01 10 11 01 1 0 00001電路為同步四進(jìn)制計(jì)數(shù)器七、數(shù)制轉(zhuǎn)換 （1）、（1100011.011）2=( 63.6 )16=( 143.3 )8 （2）、 (100001)2= (33)10 （

38、3）、（156）10=( 10011100 )2=( 101010110 )8421bcd八、1.vt+=8(v)vt-=4(v)t =vt+-vt-=4(v) 3. vt+=6(v)vt-=3(v)t =vt+-vt-=3(v) 一、填空（每空1分，計(jì)20分） 1、觸發(fā)器有 個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要 個(gè)觸發(fā)器。 2、在一個(gè)cp脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的 ，觸發(fā)方式為 式或 式的觸發(fā)器不會(huì)出現(xiàn)這種現(xiàn)象。 3、常見(jiàn)的脈沖產(chǎn)生電路有 ，常見(jiàn)的脈沖整形電路有 、 。 4、數(shù)字電路按照是否有記憶功能通常可分為兩類： 、 。 5、ttl與非門(mén)電壓傳輸特性曲線分為 區(qū)、 區(qū)

39、、 區(qū)、 區(qū)。 6、寄存器按照功能不同可分為兩類： 寄存器和 寄存器。 7、邏輯代數(shù)的三個(gè)重要規(guī)則是 、 、 。 8、邏輯函數(shù)f= 二。判斷題：（每題1分，共10分）1、邏輯變量的取值，比大。 （ ）/2、一個(gè)存儲(chǔ)單元可存1位2進(jìn)制數(shù)。 （ ）3、若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。 （ ）4、對(duì)mos門(mén)電路多余端不可以懸空。 （ ）5、數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（ ）6、jk觸發(fā)器的輸入端j懸空，相當(dāng)于j=1。 （ ）7、時(shí)序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。 （ ）/8、三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）/9

40、、與非門(mén)的邏輯功能是：有0出1，全1出0。 （ ）10、施密特觸發(fā)器能作為幅值鑒別器。 （ ）三、選擇題（每題1分，共10分）1、對(duì)于mos門(mén)電路，多余端不允許 a、懸空 b、與有用端并聯(lián) c、接電源 d、接低電平2、一個(gè)8選1多路選擇器，輸入地址有 ，16選1多路選擇器輸入地址有 。 a、2位 b、3位 c、4位 d、8位3. 同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是 。a a.工作速度高 b.觸發(fā)器利用率高 c.電路簡(jiǎn)單 d.不受時(shí)鐘cp控制。4. 把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到 進(jìn)制計(jì)數(shù)器。d a.4 b.5 c.9 d.205. 下列邏輯電路中為時(shí)序邏輯電路的

41、是 。 a.變量譯碼器 b.加法器 c.數(shù)碼寄存器 d.數(shù)據(jù)選擇器c6、下列邏輯函數(shù)表達(dá)式中與f=a+b功能相同的是 a、 b、 c、 d、7、施密特觸發(fā)器常用于 a、脈沖整形與變換 b、定時(shí)、延時(shí) c、計(jì)數(shù) d、寄存8、單穩(wěn)態(tài)觸發(fā)器的輸出狀態(tài)有 a、一個(gè)穩(wěn)態(tài)、一個(gè)暫態(tài) b、兩個(gè)穩(wěn)態(tài) c、只有一個(gè)穩(wěn)態(tài) d、沒(méi)有穩(wěn)態(tài)9.一位8421bcd碼計(jì)數(shù)器至少需要 個(gè)觸發(fā)器。ba.3 b.4 c.5 d.10四、邏輯函數(shù)化簡(jiǎn)（10分）1、用公式法化簡(jiǎn)下列函數(shù)f=a（b+）+（+c）+bcde+（d+e）f2、用卡諾圖法化簡(jiǎn)下列函數(shù)f= m (0，1，2，3，4，6，7，8，9， 10，11， 14)五、畫(huà)

42、波形圖（每題5分，共10分） 1、如圖（ a ）所示邏輯電路，已知 cp 為連續(xù)脈沖，如圖（ b ）所示，試畫(huà)出 q 1 ， q 2 的波形。 2、已知各邏輯門(mén)輸入 a 、 b 和輸出 f 的波形如下圖所示寫(xiě)出 f 的邏輯表達(dá)式并畫(huà)出邏輯電路。 六、綜合設(shè)計(jì)題（每題10分，共20分）1 、設(shè)計(jì)一個(gè)故障顯示電路，要求： （1）兩臺(tái)電機(jī)同時(shí)工作時(shí)f1 燈亮 （2）兩臺(tái)電機(jī)都有故障時(shí)f2 燈亮（3）其中一臺(tái)電機(jī)有故障時(shí)f3 燈亮。2、試分析下圖為幾進(jìn)制計(jì)數(shù)器 七、數(shù)制轉(zhuǎn)換（10分） （1）、（11110.110）2=( )10=( )8 （2）、( 10010011 )8421bcd=（ ）10 （

43、3）、（45.378）10=( )2八、圖（ a ）是 555 定時(shí)器構(gòu)成的單穩(wěn)態(tài)電路。 已知： r = 3.9k， c = 1 ， v i 和 v c 的波形見(jiàn)圖（ b ）。 1. 對(duì)應(yīng)畫(huà)出 v o 的波形。 2.估算脈寬 t w 的數(shù)值。 答案一、填空題1. 2 82. 空翻 主從式 邊沿式3. 多諧振蕩器 單穩(wěn)態(tài)觸發(fā)器 施密特觸發(fā)器4. 組合邏輯電路 時(shí)序邏輯電路5. 飽和區(qū) 轉(zhuǎn)折區(qū) 線性區(qū) 截止區(qū)6、移位 數(shù)碼7、代入規(guī)則 對(duì)偶規(guī)則 反演規(guī)則8、0二、判斷題：1. × 2. 3. 4. 5. 6 7.× 8.× 9. 10.三、選擇題1.c 2.d 3.

44、a 4.a 5. c 6.b 7.c 8.d 9.b 10.c四、邏輯函數(shù)化簡(jiǎn)1.f=bc+ a+ 2.f= b+c+c五、畫(huà)波形圖1.2.（a）f=ab (b) f=a+b六、綜合設(shè)計(jì)題1.真值表：abf1f2f300010010011000111100邏輯表達(dá)式：f1= abf2=f3= b+a =ab2. 輸出方程：y=驅(qū)動(dòng)方程：j0=1 =狀態(tài)方程：畫(huà)狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖如圖所示?，F(xiàn)態(tài)次態(tài)輸出 y0 00 11 01 10 11 01 1 0 00001電路為同步四進(jìn)制計(jì)數(shù)器七、數(shù)制轉(zhuǎn)換（10分） （1）、（11110.110）2=( 30.75 )10=( 36.6)8 （2）、

45、( 10010011 )8421bcd=（93 ）10 （3）、（45.378）10=( 101101.011000001)2八、1. 波形見(jiàn)右圖 2. t w=1.1rc=4.29ms期末考試卷（四）一、 填空題 （每小題1分，共計(jì)20分）1. 常用的bcd碼有 、 、 、 等。常用的可靠性代碼有 、 等。 2.邏輯函數(shù)的四種表示方法是 、 、 、 。3.ttl與非的voff稱為 ，von稱為 4、觸發(fā)器有兩個(gè)互補(bǔ)的輸出端q、，定義觸發(fā)器的1狀態(tài)為 ，0狀態(tài)為 ，可見(jiàn)觸發(fā)器的狀態(tài)指的是 端的狀態(tài)。5、一個(gè)觸發(fā)器可以記憶 位二進(jìn)制代碼，四個(gè)觸發(fā)器可以記憶 位二進(jìn)制代碼。6、主從jk觸發(fā)器的特性

46、方程 。7、施密特觸發(fā)器 是將 變?yōu)榫匦尾ㄝ敵觥?、dac是將 的電路。二、選擇題（每題1分，共10分）1.下面各圖中輸出為高電平的是 . 。2.在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。 a全部輸入是0 b.任一輸入是0 c.僅一輸入是0 d.全部輸入是13. 邏輯函數(shù)f= = 。a.b b.a c. d. 4. 為實(shí)現(xiàn)將jk觸發(fā)器轉(zhuǎn)換為d觸發(fā)器，應(yīng)使 。a.j=d,k= b. k=d,j= c.j=k=d d.j=k=5. 邊沿式d觸發(fā)器是一種 穩(wěn)態(tài)電路。a.無(wú) b.單 c.雙 d.多6. 多諧振蕩器可產(chǎn)生 。a.正弦波 b.矩形脈沖 c.三角波 d.鋸齒波7. 八路數(shù)據(jù)分配器，其地址

47、輸入端有 個(gè)。a.1 b.2 c.3 d.4 8. 8位移位寄存器，串行輸入時(shí)經(jīng) 個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。a.1 b.2 c.4 d.89、一位8421bcd碼計(jì)數(shù)器至少需要 個(gè)觸發(fā)器。a.3 b.4 c.5 d.1010、一個(gè)16選1多路選擇器輸入地址有 a、2位 b、3位 c、4位 d、8位三、判斷題（每題1分，共10分）1. 數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（ ）2.格雷碼具有任何相鄰碼只有一位碼元不同的特性。（ ）3. 若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。（ ）。4. 三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）

48、5. 一般ttl門(mén)電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（ ）6. d觸發(fā)器的特性方程為qn+1=d，與qn無(wú)關(guān)，所以它沒(méi)有記憶功能。（ ）7. 同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（ ）8. 單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（ ）9. 優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（ ）10. 編碼與譯碼是互逆的過(guò)程。（ ）四、化簡(jiǎn)題（每小題5分，共計(jì)10分）1、用代數(shù)法化簡(jiǎn)下列邏輯函數(shù)成為最簡(jiǎn)“與或”式 f=a+ bd+dce + d2、用卡諾圖化簡(jiǎn)下列邏輯函數(shù)成為最簡(jiǎn)“與或”式 f（a，b，c，d）=m（0，1，4，9，12，13）

49、+d（2，3，6，7，8，10、11、14）五、畫(huà)波形圖（每題5分，共10分）1.根據(jù)邏輯圖，寫(xiě)出邏輯函數(shù),并畫(huà)出y的波形。 （10分）2.如圖（a）所示邏輯電路，已知 cp 為連續(xù)脈沖，如圖（b）所示，試畫(huà)出 q 1 ， q 2 的波形。 六、綜合設(shè)計(jì)題（每題10分，共20分）1.用八選一選擇器設(shè)計(jì)一個(gè)組合邏輯電路，起輸出邏輯表達(dá)式為。y=a+b + 2.用74ls161構(gòu)成七進(jìn)制計(jì)數(shù)器。 74ls161功能表crldctpcttcpd0d1d2d3q0q1q2q3lxxxxxxxxl l l lhlxxd0d1d2d3d0 d1 d2 d3hhhhxxxx計(jì) 數(shù)hhlxxxxxx保 持hh

50、xlxxxxx保 持七、數(shù)制轉(zhuǎn)換 （每空2分，共10分）1. （0.742）10 =( ) 22. (11001.01 )2=( ) 103. （6de.c8）16 =( ) 2 = ( ) 84 （10010011）8421ncd=( ) 10八、用555定時(shí)器構(gòu)成施密特觸發(fā)器，若電源電壓為5伏，試求vt+、vt-的值。（10分）答案一、填空題1. 8421bcd碼、2421bcd碼、5421bcd碼、余三碼、格雷碼、奇偶校驗(yàn)碼2. 邏輯表達(dá)式 真值表 邏輯圖 卡諾圖3. 關(guān)門(mén)電壓 開(kāi)門(mén)電壓4. q=1、=0 q=0、=1 q5. 1 46. 7.三角波、正弦波等變化緩慢的波形8.二進(jìn)制代碼

51、轉(zhuǎn)換成相應(yīng)模擬電壓二、選擇題1.c 2.d 3. a 4. a 5. c 6.b 7.c 8.d 9.b 10.c三、判斷題1. 2. 3. 4.× 5.× 6.× 7. 8.× 9.× 10.四、化簡(jiǎn)題1. f=a+ d2. f（a，b，c，d）= + + a五、畫(huà)波形圖1.y=ab=ac2.六、綜合設(shè)計(jì)題:1.y= +b+bc+a+ac+ab2.利用74ls161的同步置數(shù)功能構(gòu)成七進(jìn)制計(jì)數(shù)器。七、數(shù)制轉(zhuǎn)換 1. （0.742）10 =(0.101111) 22. (11001.01 )2=( 25.375) 103. （6de.c8）16

52、 =( 11011011110.11001000 ) 2 = (3336.62 ) 8=4 （10010011）8421ncd=( 93) 10八、vt+=3.34(v)vt-=1.67(v)試題五一、填空題（每空1分，共20分）1.分析數(shù)字電路的主要工具是 ，數(shù)字電路又稱作 。2.邏輯代數(shù)的三個(gè)重要規(guī)則是 、 、 。3.ttl與非門(mén)電壓傳輸特性曲線分為 區(qū)、 區(qū)、 區(qū)和 區(qū)。4.常見(jiàn)的脈沖產(chǎn)生電路有 ，常見(jiàn)的脈沖整形電路有 、 。5. 時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為 時(shí)序電路和 時(shí)序電路。6. 為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用 石英晶體振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入 態(tài)

53、。7.對(duì)于共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用 電平驅(qū)動(dòng)的七段顯示譯碼器。8. 在進(jìn)行a/d轉(zhuǎn)換時(shí)，常按下面四個(gè)步驟進(jìn)行， 、 、 、 。二、選擇題（每題1分，共10分）1. 當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有 個(gè)變量取值組合？ a. n b. 2n c. n2 d. 2n2.邏輯函數(shù)f= = 。a.b b.a c. d. 3. 一位八進(jìn)制數(shù)可以用（ ）位二進(jìn)制數(shù)來(lái)表示。a. 2 b. 3 c. d. 164. 以下電路中常用于總線應(yīng)用的有 。a.tsl門(mén) b.oc門(mén) c. 漏極開(kāi)路門(mén) d.cmos與非門(mén)5.對(duì)于ttl與非門(mén)閑置輸入端的處理，下列說(shuō)法錯(cuò)誤的是 。a.接電源 b.通過(guò)電阻3k接電源

54、c.接地d.與有用輸入端并聯(lián)6.對(duì)于d觸發(fā)器，欲使qn+1=qn，應(yīng)使輸入d= 。a.0 b.1 c.q d.7. n個(gè)觸發(fā)器可以構(gòu)成能寄存 位二進(jìn)制數(shù)碼的寄存器。 a.n-1 b.n c.n+1 d.2n8.石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是 。a.速度高 b.電路簡(jiǎn)單 c.振蕩頻率穩(wěn)定 d.輸出波形邊沿陡峭9. 若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為 位。 a.5 b.6 c.10 d.5010. 在下列邏輯電路中，不是組合邏輯電路的有 。a.譯碼器 b.編碼器 c.全加器 d.寄存器三、判斷題（每題1分，共10分）1. 格雷碼具有任何相鄰碼只有一位碼元不同的特性。（ ）2.

55、邏輯變量的取值，比0大。（ ）。3異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（ ）4. rs觸發(fā)器的約束條件rs=0表示不允許出現(xiàn)r=s=1的輸入。（ ）5.石英晶體多諧振蕩器的振蕩頻率與電路中的r、c成正比。（ ）6. 數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過(guò)程。（ ）7.時(shí)序電路不含有記憶功能的器件。（ ）8. 計(jì)數(shù)器的模是指對(duì)輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。（ ）9.利用反饋歸零法獲得n進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)sn只是短暫的過(guò)渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）10. 組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（ ）四、化簡(jiǎn)（每題5分，共10分）1.用代數(shù)法

56、化簡(jiǎn)函數(shù)：f=2. 用卡諾圖化簡(jiǎn)函數(shù)：y=a+bcd +d+ a+bd五、畫(huà)波形圖（每題5分，共10分）1.ttl邊沿 jk 觸發(fā)器的輸入波形如圖所示，畫(huà)出 q 端的波形。設(shè)觸發(fā)器的初始狀態(tài)為“ 0 ”。 2. 對(duì)應(yīng)于圖（ a ）、（ b ）所示的各種情況，分別畫(huà)出輸出 y 的波形。六、綜合設(shè)計(jì)題（每題10分，共20分）1.寫(xiě)出圖中所示組合電路輸出函數(shù)f的表達(dá)式，列出真值表，分析邏輯功能。2.分析下圖時(shí)序電路的邏輯功能，寫(xiě)出電路驅(qū)動(dòng)方程、狀態(tài)方程，畫(huà)出狀態(tài)轉(zhuǎn)換圖。 七、數(shù)制轉(zhuǎn)換 （每空2分，共10分） 1.(11001011.101) 2=( ) 8=( ) 16=( ) 102. (1110

57、00 ) 8421bcd=( ) 103. (45.378 ) 10= ( ) 2八、下圖是 555 定時(shí)器構(gòu)成的施密特觸發(fā)器，已知電源電壓 v cc =12v ，求： 1. 電路的 v t+ ， v t- 和 v t 各為多少？ （共10分）2.如果輸入電壓波形如圖，試畫(huà)出輸出 v o 的波形。 3.若控制端接至 +6v ，則電路的 v t+ ， v t- 和 v t 各為多少？ 答案一、填空題1. 邏輯代數(shù)、邏輯電路2. 代入規(guī)則 對(duì)偶規(guī)則 反演規(guī)則3.飽和區(qū) 轉(zhuǎn)折區(qū) 線性區(qū) 截止區(qū)4. 多諧振蕩器 單穩(wěn)態(tài)觸發(fā)器 施密特觸發(fā)器5. 同步 異步6.石英晶體 暫穩(wěn)態(tài)7.低電平8.采樣 保持 量

58、化 編碼二、選擇題1.d 2.a 3.b 4.a 5. c 6.c 7. b 8.c 9. b 10 . d三、判斷題1. 2 .× 3. 4. 5.×6. 7. × 8. × 9. 10. ×四、化簡(jiǎn)1.y=+2. y= a+ a+ d五、畫(huà)波形圖1.2.六、綜合設(shè)計(jì)題1. y1= y= =abc+ 真值表：abcy00010010010001101000101011001111邏輯功能：三變量一致電路。2. 驅(qū)動(dòng)方程： 狀態(tài)方程：畫(huà)狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖如圖所示。狀態(tài)表現(xiàn) 態(tài)次態(tài) 0 00 11 00 11 00 0七、數(shù)制轉(zhuǎn)換 1.(11001011.101) 2=(313.5) 8=( cb.a ) 162. (111000 ) 84