第2章4MOS邏輯門

1、2.4 MOS邏輯門 單極型MOS(Metal Oxide Semiconductor)集成電路分PMOS、NMOS和CMOS三種。 NMOS電氣性能較好，工藝較簡單，適合制作高性能的存儲(chǔ)器、微處理器等大規(guī)模集成電路。 而由NMOS和PMOS構(gòu)成的互補(bǔ)型CMOS電路以其性能好、功耗低等顯著特點(diǎn)，得到愈來愈廣泛的應(yīng)用。 下面主要介紹NMOS和CMOS門電路。NMOS管的開關(guān)特性 MOS管和晶體管一樣可以當(dāng)開關(guān)用。 如圖所示，RD為負(fù)載電阻，T為負(fù)載。NMOS管的開關(guān)特性 當(dāng)用增強(qiáng)型NMOS做工作管時(shí)，如輸入電壓vI為高電平（大于開啟電壓VT）則NMOS管導(dǎo)通，開關(guān)閉合，輸出電壓vO為低電平。NM

2、OS管的開關(guān)特性 輸入電壓vI為低電平時(shí)則NMOS管截止，開關(guān)斷開，輸出電壓vO為高電平。PMOS管的開關(guān)特性 如輸入電壓vI為低電平則NMOS管截止，如同開關(guān)斷開一樣輸出電壓vO為高電平。A=1，開關(guān)斷開，F(xiàn)=0，圖(a)A=0，開關(guān)閉和，F(xiàn)=1 ，圖(b)2.4.1 NMOS 門電路NMOS 反相器反相器NMOS 與非門與非門 NMOS 或非門或非門 NMOS 與或非門與或非門 NMOS 異或門異或門 NMOS 三態(tài)門三態(tài)門NMOS反相器 T1管為工作管(驅(qū)動(dòng)管、控制管)，T2管為負(fù)載管，故此電路稱為有源負(fù)載反相器。VDDT2T1vOvIGGDSSDNMOS與非門 具有兩個(gè)輸入端的NMOS

3、 與非門電路如圖2-27所示。VDDT3T2FA圖2-27 NMOS與非門T1B工作原理 當(dāng)輸入A、B都為高電平時(shí)，串聯(lián)的兩個(gè)工作管T1、T2都導(dǎo)通，電路的輸出即為低電平；VDDT3T2FA圖2-27 NMOS與非門T1B工作原理 當(dāng)輸入A、B中有一個(gè)為低電平時(shí)，則串聯(lián)的兩個(gè)工作管T1、T2中必有一個(gè)截止，則使電路輸出為高電平。 電路的輸出與輸入之間為與非邏輯關(guān)系，即ABF VDDT3T2FA圖2-27 NMOS與非門T1BNMOS或非門VDDT3T1FAT2B工作原理 因?yàn)閮蓚€(gè)工作管T1、T2相并聯(lián)，所以只要輸入A、B中有一個(gè)為高電平時(shí)，則相應(yīng)的工作管必導(dǎo)通，使電路的輸出為低電平；VDDT3

4、T1FA圖2-28 NMOS或非門T2B工作原理 只有輸入A、B中都為低電平時(shí)，則并聯(lián)的兩個(gè)工作管T1、T2都截止，則使電路輸出為高電平。 電路的輸出與輸入之間為或非邏輯關(guān)系，即BAFVDDT3T1FA圖2-28 NMOS或非門T2BNMOS 與或非門與或非門VDDT5T1FA圖2-29 NMOS與或非門T2BT3CT4D工作原理 NMOS 與或非門電路中只要A、B和C、D兩組輸入中任一組輸入全為高電平，則串聯(lián)的兩個(gè)工作管T1、T2或T3、T4才能都導(dǎo)通，使電路的輸出為低電平；VDDT5T1FA圖2-29 NMOS與或非門T2BT3CT4D工作原理 當(dāng)兩組輸入(A、B和C、D)中都有低電平時(shí)，

5、則每組串聯(lián)的工作管中必有相應(yīng)的工作管截止，則使電路輸出為高電平。 電路的輸出與輸入之間為與或非邏輯關(guān)系，即 CDABFVDDT5T1FA圖2-29 NMOS與或非門T2BT3CT4DNMOS異或門異或門VDDT3T1FA圖2-30 NMOS異或門T2BT5T4F1工作原理 NMOS異或門電路由兩部分組成： T1、T2和T3管組成同或門； T4、T5構(gòu)成非門。VDDT3T1FAT2BT5T4F1工作原理 當(dāng)A、B都為高電平或都為低電平時(shí)，T1、T2都截止，F(xiàn)1為高電平，F(xiàn)為低電平；VDDT3T1FAT2BT5T4F1工作原理 當(dāng)A、B中有一個(gè)為高電平而另一個(gè)為低電平時(shí)，T1和T2中必有一個(gè)管導(dǎo)通

6、，致使F1為低電平，F(xiàn)為高電平。VDDT3T1FAT2BT5T4F1工作原理 電路的輸出與輸入之間為異或邏輯關(guān)系，即BABABAFVDDT3T1FAT2BT5T4F1NMOS三態(tài)門三態(tài)門 NMOS三態(tài)門電路中A為數(shù)據(jù)輸入端，E為控制端，F(xiàn)為輸出端。工作原理當(dāng)E為高電平時(shí)，兩個(gè)或非門G1、G2輸出均為低電平，致使T1、T2管都截止，電路輸出F呈現(xiàn)高阻狀態(tài)；工作原理若E為低電平時(shí)，兩個(gè)或非門G1、G2都起非門作用，若A為低電平時(shí)，或非門G1輸出為高電平，使T1管導(dǎo)通，同時(shí)使G2輸出為低電平，使T2管截止，電路輸出為低電平，F(xiàn)=A，電路具有三態(tài)輸出功能。2.4.1 CMOS門電路Complement

7、ary-Symmetry Metal-Oxide SemiconductorCMOS反相器反相器CMOS與非門與非門CMOS或非門或非門CMOS三態(tài)門三態(tài)門CMOS傳輸門傳輸門 CMOS反相器反相器 CMOS反相器是構(gòu)成CMOS集成電路的基本單元。電路組成如圖2-32為CMOS反相器電路，是由互補(bǔ)的增強(qiáng)型NMOS管T1和PMOS管T2串聯(lián)組成的。兩管的柵極連在一起，作為反相器的輸入端，兩個(gè)管子的漏極連在一起作為反相器的輸出端。VDDT2(P)T1(N)vOFvIASSGGDD圖2-32 CMOS反相器電源電壓條件 CMOS反相器要求電源電壓大于兩個(gè)管子開啟電壓的絕對(duì)值之和，即VDD|VT1|+

8、|VT2|。VDDT2(P)T1(N)vOFvIASSGGDD圖2-32 CMOS反相器工作原理vI輸入低電平時(shí):當(dāng)輸入vI為低電平VIL且小于VT1時(shí)，T1管截管截止止。但對(duì)于PMOS負(fù)載管，由于柵極電位較低，使柵源電壓絕對(duì)值大于開啟電壓的絕對(duì)值|VT2|，因此T2充分導(dǎo)充分導(dǎo)通通。VDDT2(P)T1(N)vOFvIASSGGDD圖2-32 CMOS反相器vI輸入低電平時(shí)由于T1的截止電阻遠(yuǎn)比T2的導(dǎo)通電阻大得多，所以電源電壓差不多全部降落在工作管T1的漏源之間，使反相器輸出高電平VOHVDD。 VDDT2(P)T1(N)vOFvIASSGGDD圖2-32 CMOS反相器vI輸入高電平時(shí)

9、當(dāng)輸入vI為高電平VIH且大于VT1時(shí)，T1管導(dǎo)通管導(dǎo)通。 但對(duì)于PMOS負(fù)載管，由于柵極電位較高，使柵源電壓絕對(duì)值小于開啟電壓的絕對(duì)值|VT2|，因此T2管管截止截止。VDDT2(P)T1(N)vOFvIASSGGDD圖2-32 CMOS反相器vI輸入高電平時(shí) 由于T2的截止時(shí)相當(dāng)于一個(gè)大電阻，T1的導(dǎo)通電阻相當(dāng)于一個(gè)較小的電阻，所以電源電壓幾乎全部降落在負(fù)載管T2上，使反相器輸出低電平且很低，VOL0V。VDDT2(P)T1(N)vOFvIASSGGDD圖2-32 CMOS反相器特點(diǎn)（1）CMOS反相器的靜態(tài)功耗非常小靜態(tài)功耗非常小。原因:由于CMOS反相器處于穩(wěn)態(tài)時(shí)，無論是輸出高電平還是

10、輸出低電平，其工作管和負(fù)載管必有一個(gè)截止而另一個(gè)導(dǎo)通，因此電源向反相器提供的僅為納安級(jí)的漏電流，所以CMOS反相器的靜態(tài)功耗靜態(tài)功耗非常小非常小。特點(diǎn)（2）CMOS反相器輸出電壓的上升時(shí)間和下降時(shí)間都比較小，電路的工作速度大為提高。原因:由于CMOS反相器的工作管和負(fù)載管不同時(shí)導(dǎo)通，因此其輸出電壓不取決于兩管的導(dǎo)通電阻之比。這樣，通?？墒筆MOS負(fù)載管和NMOS工作管的導(dǎo)通電阻都較小。所以，CMOS反相器輸出電壓的上升時(shí)間和下降時(shí)間都比較小，電路的工作速度大為提高。CMOS與非門 圖2-33所示電路為兩個(gè)輸入端的CMOS與非門。圖中兩個(gè)串聯(lián)的NMOS管T1和T2為工作管，兩個(gè)并聯(lián)的PMOS管T

11、3和T4為負(fù)載管。 VDDT4(P)T2(N)FBA圖2-33 CMOS與非門T1(N)T3(P)工作原理 當(dāng)輸入A、B都為高電平時(shí)，串聯(lián)的NMOS管 T1、T2管都導(dǎo)通，并聯(lián)的PMOS管T3、T4都截止，因此輸出為低電平；VDDT4(P)T2(N)FBA圖2-33 CMOS與非門T1(N)T3(P)工作原理 當(dāng)輸入A、B中有一個(gè)為低電平時(shí)，兩個(gè)串聯(lián)的NMOS管中必有一個(gè)截止，于是電路輸出為高電平。 電路的輸入和輸出之間是與非邏輯關(guān)系。 ABF VDDT4(P)T2(N)FBA圖2-33 CMOS與非門T1(N)T3(P)CMOS或非門 圖2-34所示電路為兩個(gè)輸入端的CMOS或非門。圖中兩個(gè)

12、PMOS負(fù)載管T1和T2串聯(lián)，兩個(gè)NMOS工作管T3和T4并聯(lián)。 VDDT2(N)F圖2-34 CMOS或非門T1(N)T4(P)BAT3(P)工作原理當(dāng)輸入A、B至少有一個(gè)高電平時(shí)，并聯(lián)的NMOS管 T1和T2中至少有一個(gè)導(dǎo) 通 ， 串 聯(lián) 的PMOS管T3、T4至少有一個(gè)截止，因此輸出為低電平；VDDT2(N)F圖2-34 CMOS或非門T1(N)T4(P)BAT3(P)工作原理當(dāng)輸入A、B都為低電平時(shí)，并聯(lián)NMOS管T1和T2都截止，串聯(lián)PMOS管T3和T4都導(dǎo)通，于是電路輸出為高電平。電路的輸入和輸出之間是或非邏輯關(guān)系。BAFVDDT2(N)F圖2-34 CMOS或非門T1(N)T4(

13、P)BAT3(P)CMOS三態(tài)門 圖2-35所示為三態(tài)輸出門電路。A是輸入端，E是控制端，F(xiàn)是輸出端。圖2-35 CMOS三態(tài)門VDDT2(N)FT1(N)T4(P)EAT3(P)1CMOS三態(tài)門當(dāng)控制端E為高電平時(shí) ， N M O S 管 T1和PMOS管T4均截止，電路輸出端F呈現(xiàn)高阻態(tài)；當(dāng)控制端E為低電平時(shí)，T1和T4管同時(shí)導(dǎo)通，T2和T3管構(gòu)成的CMOS 反相器正常工作。AF 圖2-35 CMOS三態(tài)門VDDT2(N)FT1(N)T4(P)EAT3(P)1CMOS傳輸門 CMOS傳輸門是邏輯電路的一種基本單元電路，其功能是一種傳輸信號(hào)可控開關(guān)電路。電路組成 CMOS傳輸門電路如圖所示。

14、它是利用結(jié)構(gòu)上完全對(duì)稱的NMOS管和PMOS管，按閉環(huán)互補(bǔ)形式連接而成的一種雙向傳輸開雙向傳輸開關(guān)關(guān)。VDDvI/vOvO/vITPTNCC(a) 邏輯電路電路組成因?yàn)镸OS管的漏極和源極在結(jié)構(gòu)上完全對(duì)稱，可以互換，所以傳輸門的輸入端和輸出端也可以互換。傳輸門的導(dǎo)通電阻很低，約幾百歐姆，相當(dāng)于開關(guān)接通，其截止電阻很高，可大于109歐姆，相當(dāng)于開關(guān)斷開。接近于理想開關(guān)。 VDDvI/vOvO/vITPTNCC(a) 邏輯電路TGvI/vOvO/vICC(b)邏輯符號(hào)圖2-36 傳輸門VDDvI/vOvO/vITPTNCC(a) 邏輯電路工作條件 設(shè)NMOS管TN和PMOS管TP的開啟電壓絕對(duì)值均

15、為3V，輸入信號(hào)電壓的變化范圍在010V之間，加在兩管柵極上的控制信號(hào)的高、低電平分別為10V和0VCC( C=10V， =0V或C=0V， =10V)。VDDvI/vOvO/vITPTNCC(a) 邏輯電路工作原理C若C=0V， =10V時(shí)，時(shí)，TN和和TP同時(shí)截止，故傳輸同時(shí)截止，故傳輸門截止門截止，則輸入和輸出之間呈現(xiàn)高阻態(tài)，相當(dāng)于開關(guān)斷開開關(guān)斷開；VDDvI/vOvO/vITPTNCC(a) 邏輯電路工作原理輸入和輸出之間呈現(xiàn)低阻狀態(tài)，相當(dāng)于開開關(guān)接通關(guān)接通。 C若C=10V， =0V且vI在07V之間變化時(shí)，TN管導(dǎo)通；而vI在310V之間變化時(shí)，TP管導(dǎo)通；故故vI在在37V之間變

16、化時(shí)，之間變化時(shí)，TN、TP管均導(dǎo)通管均導(dǎo)通。VDDvI/vOvO/vITPTNCC(a) 邏輯電路結(jié)論CCC=1， =0時(shí)，傳輸門時(shí)，傳輸門導(dǎo)通；導(dǎo)通；而而C=0， =1時(shí)，傳輸時(shí)，傳輸門截止。門截止。 由此可見，CMOS傳輸門的導(dǎo)通和截止取決于控制端所加的電平。VDDvI/vOvO/vITPTNCC(a) 邏輯電路模擬開關(guān) 利用CMOS傳輸門和非門可構(gòu)成模擬開關(guān)，如圖2-37所示。 當(dāng)C=1時(shí)，模擬開關(guān)導(dǎo)通，vO=vI； 當(dāng)C=0時(shí)，模擬開關(guān)截止，輸入和輸出之間斷開。 TGvIvOCC圖2-37 模擬開關(guān)例：例：試分析圖2-38所示電路的邏輯功能。TGFA圖2-38 例圖200kVDD 解

17、：解：由模擬開關(guān)的功能知：當(dāng)A=1時(shí)，開關(guān)接通。 傳輸門導(dǎo)通時(shí)，其導(dǎo)通電阻小于1k，1k與200k電阻分壓，輸出電平近似為0V。而A=0時(shí)，開關(guān)斷開，呈高阻態(tài)。109以上的電阻與200k電阻分壓，輸出電平近似為VDD。故電路實(shí)現(xiàn)了非邏輯功能非邏輯功能。 TGFA圖2-38 例圖200kVDD1TTL邏輯門多余輸入端的處理邏輯門多余輸入端的處理 多余輸入端是指輸入端個(gè)數(shù)多出實(shí)現(xiàn)邏輯函數(shù)所需個(gè)數(shù)的那些輸入端。對(duì)多余輸入端的處理，必須以不影響邏輯功能又能保證電路穩(wěn)定可靠工作為原則。一般多余端不允許懸空。 對(duì)于與、與非、與或非中的與，根據(jù)A與1為A，A與A為A，可以將多余輸入端通過電阻接電源，或與有用

18、輸入端并接。 對(duì)于或、或非、與或非中的或，根據(jù)A或0為A，A或A為A，可以將多余輸入端接地，或與有用輸入端并接。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) 集成邏輯門的輸入級(jí)和輸出級(jí)都是由三極管組成的邏輯門為TTL門。 由NMOS管和PMOS管組成的互補(bǔ)MOS門為CMOS門。 TTL門和CMOS門都有多種系列。 不同系列的邏輯門的電氣性能有所不同。例 如 ， T T L 與 非 門 就 有 四 種 系 列(T1000,T2000,T3000,T4000)，它們都實(shí)現(xiàn)與非邏輯功能，但在電氣性能上有所不同。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) TTL門的輸入級(jí)為多發(fā)射

19、極晶體管，輸出級(jí)為推拉式電路。 CMOS非門由一個(gè)NMOS管和一個(gè)PMOS管構(gòu)成。 NMOS管的柵極和PMOS管的柵極接在一起作為非門的輸入端，兩個(gè)MOS管的漏極接到一起作為非門的輸出端，只要是CC4000系列的CMOS門電路，它們的輸入、輸出電路就和CMOS非門一樣。 集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) TTL門是雙極型數(shù)字集成電路中的一種。 雙極型數(shù)字集成電路除TTL之外，還有ECL，I2L，HTL等。 ECL的工作速度最快，但抗干擾能力差，多用于超高速電路中。 I2L有低功耗、低電壓、集成度高等特點(diǎn)，適用于大規(guī)模集成電路的內(nèi)部邏輯電路。HTL的工作電壓較高，抗干擾能力

20、較強(qiáng)，但工作速度較低，多用于低速、高抗干擾的工業(yè)設(shè)備中。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) CMOS是MOS集成電路中的一種。 除CMOS之外，MOS電路還有NMOS和PMOS兩種電路。 由于NMOS的工作速度快，所以多用于制作高性能的存儲(chǔ)器、微處理器等大規(guī)模集成電路中。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) TTL門和CMOS的電路結(jié)構(gòu)不同。 這就決定了它們有各自的特點(diǎn)。 在使用邏輯門時(shí)，必須考慮它們的特點(diǎn)。TTL門和CMOS門的特點(diǎn)如下:集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) TTL門的輸入端為多發(fā)射極晶體管的發(fā)射極。 TTL門的輸入端懸

21、空時(shí)，不可能有發(fā)射極電流從發(fā)射極流出。 這與TTL門輸入端接高電平時(shí)，沒有發(fā)射極電流從發(fā)射極流出的效果一樣，故認(rèn)為TTL門輸入端懸空在邏輯上為1。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) 而CMOS門的輸入端為NMOS管和PMOS管的柵極(接在一起)，當(dāng)CMOS門的輸入端懸空時(shí)，不可能在柵一源之間加上電壓，當(dāng)然MOS管就不會(huì)導(dǎo)通，故不能認(rèn)為CMOS門輸入端懸空邏輯上為l。 CMOS門輸入端懸空在輸入端既末加高電平，也未加低電平(NMOS門輸入端懸空可以認(rèn)為邏輯上是0)。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) “開門電阻、關(guān)門電阻”及輸入負(fù)載特性只適用于TTL門，而

22、不適用于CMOS門。 TTL門的輸入端為多發(fā)射極晶體管的發(fā)射極。當(dāng)有發(fā)射極電流從發(fā)射極流出，并通過接在TTL門輸入端的電阻RI到地時(shí)，就會(huì)在RI上產(chǎn)生壓降，即在TTL門輸入端加上了電壓。 便出現(xiàn)了輸入端接大電阻(大于開門電阻)相當(dāng)于接高電平，輸入端接小電阻(小于關(guān)門電阻)相當(dāng)于加低電平一說(T4000系列與非門的ROFF較其他系列大很多)。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) 而MOS管的柵極電流幾乎為0，不可能在RI上產(chǎn)生壓降，無論加多大電阻，也不可能便MOS管導(dǎo)通，與末加電壓的效果是一樣的。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) TTL門的輸出電阻低，而C

23、MOS門的輸出電阻高。 TTL門輸出為低電平時(shí)，輸出級(jí)的T5管處干飽和導(dǎo)通狀態(tài)，輸出電阻很小(約在10以內(nèi)); 輸出高電平時(shí)，T4和T3管構(gòu)成射極跟隨器，輸出電阻也很低。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) 由于CC4000系列門輸出電路為非門，輸出為高電平時(shí)PMOS管導(dǎo)通，NMOS管截止，輸出為低電平時(shí)，PMOS管截止，NMOS管導(dǎo)通，所以，無論輸出為高電平還是低電平,輸出電阻都為MOS管的導(dǎo)通電阻。 又由于MOS管的導(dǎo)通電阻較大，所以，CMOS門的輸出電阻較大。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) CMOS門的輸入電流遠(yuǎn)小于TTL門的輸入電流。 由于CM

24、OS門采取絕緣柵場(chǎng)效應(yīng)管，所以柵極電流幾乎為零。 CMOS或非門CC400l在VDD=l8V時(shí)，輸入電流II才等于0.1A， 而T1000系列與非門的II H=40A，IIL=1.6mA。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) CMOS門的功耗較TTL門的功耗小很多。 TTL門的靜態(tài)電源電流為幾十毫安(T4000系列為幾毫安)。 而CMOS門在VDD=15V時(shí)，靜態(tài)電源電流才1A。 可見，CMOS門的功耗遠(yuǎn)小于TTL門的功耗。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和特點(diǎn) CMOS門的輸出高電平電流和輸出低電平電流相等； 而TTL門的輸出高電平電流遠(yuǎn)小于輸出低電平電流，而且CMOS門輸出低電平電流遠(yuǎn)小于TTL門的輸出低電平電流。集成集成TTL和和CMOS門的結(jié)構(gòu)和特點(diǎn)門的結(jié)構(gòu)和