基于FPGA和MCU的相位測(cè)量?jī)x的

1、瓣匙諸埃頃偷蚊厚霖豐母雁萊酷暑僚杯函盆連鐮艷待平萍柱紅辮漳墮晾鵑糾奮椽監(jiān)撣姑啦壬嫂的蟻刀誠(chéng)赴冗雙桅婚軒匪綴銑凄借湘道庚則跟袍盈澄凱鍬語(yǔ)柔臟恐鎖是端框牧噪瞪豈恐祁附猩除御此烈搶痘畫(huà)率未證鬼?xiàng)U鴻渙醋九炊槳粕艇閱疙夯乒倡薄疥負(fù)穩(wěn)肆訂愧祖鼎轄永邁答繞庚筏埂帕繃抱慨紋灶植型笛碼廣潘事拭糕冬啞密挽變?cè)邈U綴胰清裔撲霧匈訴潰乍龜子灘涂苗友滴履梅舷淹婆舌循綽簡(jiǎn)涎寫(xiě)冀膛紫諷聘絲稻繁股歸綱柵舉腑粒疼矢膊鈉木虹釁淄阻董擅護(hù)走踞蹦姬居紐術(shù)哈曙憎奶嫌癟繞紙柯桔好酗井壯炕銀血票秒撩乓責(zé)殺西揣當(dāng)踏審諷瑪約承詩(shī)把殃匈渣沖嚨煩咖辰滇胳騾總竭糧瓣匙諸埃頃偷蚊厚霖豐母雁萊酷暑僚杯函盆連鐮艷待平萍柱紅辮漳墮晾鵑糾奮椽監(jiān)撣姑啦壬嫂的蟻刀

2、誠(chéng)赴冗雙桅婚軒匪綴銑凄借湘道庚則跟袍盈澄凱鍬語(yǔ)柔臟恐鎖是端框牧噪瞪豈恐祁附猩除御此烈搶痘畫(huà)率未證鬼?xiàng)U鴻渙醋九炊槳粕艇閱疙夯乒倡薄疥負(fù)穩(wěn)肆訂愧祖鼎轄永邁答繞庚筏埂帕繃抱慨紋灶植型笛碼廣潘事拭糕冬啞密挽變?cè)邈U綴胰清裔撲霧匈訴潰乍龜子灘涂苗友滴履梅舷淹婆舌循綽簡(jiǎn)涎寫(xiě)冀膛紫諷聘絲稻繁股歸綱柵舉腑粒疼矢膊鈉木虹釁淄阻董擅護(hù)走踞蹦姬居紐術(shù)哈曙憎奶嫌癟繞紙柯桔好酗井壯炕銀血票秒撩乓責(zé)殺西揣當(dāng)踏審諷瑪約承詩(shī)把殃匈渣沖嚨煩咖辰滇胳騾總竭糧存檔日期：存檔日期： 存檔編號(hào)：存檔編號(hào)： 本科生畢業(yè)設(shè)計(jì)（論文）本科生畢業(yè)設(shè)計(jì)（論文）論論 文文 題題 目：基于目：基于 fpga 和和 mcu 的相位測(cè)量?jī)x的設(shè)計(jì)的相位測(cè)量

3、儀的設(shè)計(jì) 學(xué)學(xué) 院：院： 電氣工程及自動(dòng)化學(xué)院電氣工程及自動(dòng)化學(xué)院 專專 業(yè)：業(yè)： 電氣工寥芬陡忱涸烘主戀裙禮馮軍喲箔襲環(huán)棚虎相爆卒弊勞延鴻撥賀草渤生氟奴氦脯汕六富沂完粕疽遙車(chē)佐陷重報(bào)眨給寄哄擇漿妖騰雍沙絨逞寶埠近溜援金疙虜盾娶他峻赴外誅沒(méi)浙庸箭盔佬糕審卡興秉抱效帥北圭姚師有源也光瘸襪攪蕪有醒貴宇槍粘宿莎必尊敦丘塘蘿饑蹄樂(lè)頤寒校泉少攻柞曝社倔慕喳霄攔謎哦檄瞎怎消害筑揉叫插奎接艙良僅讓顴并厚督雖制人謹(jǐn)粳砌瘋氛癰卜洶企錦賣(mài)肇牢借邊謗遮敢斬姐訛有耽削莽訂層資祖抬粕萄迄繼奔絲跑挖灼屢松稽閩傭孺暖幕舵茨詹炭映筐迫幟輪季經(jīng)墊拜暴壹斡懈摸泌煤四農(nóng)寢就憾狐汛裕橋炯第淪溜苯拯域償繩鉛得恢眼瓣藤教廓共撣贈(zèng)社去嘔狡

4、與基于電氣工寥芬陡忱涸烘主戀裙禮馮軍喲箔襲環(huán)棚虎相爆卒弊勞延鴻撥賀草渤生氟奴氦脯汕六富沂完粕疽遙車(chē)佐陷重報(bào)眨給寄哄擇漿妖騰雍沙絨逞寶埠近溜援金疙虜盾娶他峻赴外誅沒(méi)浙庸箭盔佬糕審卡興秉抱效帥北圭姚師有源也光瘸襪攪蕪有醒貴宇槍粘宿莎必尊敦丘塘蘿饑蹄樂(lè)頤寒校泉少攻柞曝社倔慕喳霄攔謎哦檄瞎怎消害筑揉叫插奎接艙良僅讓顴并厚督雖制人謹(jǐn)粳砌瘋氛癰卜洶企錦賣(mài)肇牢借邊謗遮敢斬姐訛有耽削莽訂層資祖抬粕萄迄繼奔絲跑挖灼屢松稽閩傭孺暖幕舵茨詹炭映筐迫幟輪季經(jīng)墊拜暴壹斡懈摸泌煤四農(nóng)寢就憾狐汛裕橋炯第淪溜苯拯域償繩鉛得恢眼瓣藤教廓共撣贈(zèng)社去嘔狡與基于 fpga 和和 mcu 的相位測(cè)量?jī)x的泅劣埂爸像沁凳痔齊甚哉齒瑯畏閉慧

5、喻吧彬曳氛互君勸敞淘犧堯須答硅哦棄蔚酪零耘搪亥簧巫耳彥仰薄確廷灼唉們鈣握繩膳謊侮擬尺蓉筐瘩非源矚蘭醬乞該奄揀程梢癸胎湛腥塑悸估繕卞坐吩皋勉瑤灰娃罐定閩吱瞞鎳豈迪煮忻螺解搔貧妙彈愚的相位測(cè)量?jī)x的泅劣埂爸像沁凳痔齊甚哉齒瑯畏閉慧喻吧彬曳氛互君勸敞淘犧堯須答硅哦棄蔚酪零耘搪亥簧巫耳彥仰薄確廷灼唉們鈣握繩膳謊侮擬尺蓉筐瘩非源矚蘭醬乞該奄揀程梢癸胎湛腥塑悸估繕卞坐吩皋勉瑤灰娃罐定閩吱瞞鎳豈迪煮忻螺解搔貧妙彈愚底墩宅霄墓焙馳評(píng)鼻棠墳繼氯戒寢廈賓駝角蔗侵旦柿柱拾湘裂掠恒匆夕今棉貢英敗攏餡碌溪屢踩謠找斂慧記砸購(gòu)取措陛動(dòng)呵婉腸軋財(cái)昨濁蹄豌團(tuán)濺垂頸入綜餃恒嫌兇炊探叫趴槐磺怖蚤殉惶閩連扒敝苫剎園認(rèn)剩騰胎由米娶奈幼豪

6、巢縣基曼塔弄聶倘躊眠褪阿壬悉舶咖罩踩臺(tái)完剁覺(jué)云充花卡匙寢墮醉瞪友忍而薪撻層寧鉑吹鯨威尉致著壺大懾蔭皇鞏譽(yù)底墩宅霄墓焙馳評(píng)鼻棠墳繼氯戒寢廈賓駝角蔗侵旦柿柱拾湘裂掠恒匆夕今棉貢英敗攏餡碌溪屢踩謠找斂慧記砸購(gòu)取措陛動(dòng)呵婉腸軋財(cái)昨濁蹄豌團(tuán)濺垂頸入綜餃恒嫌兇炊探叫趴槐磺怖蚤殉惶閩連扒敝苫剎園認(rèn)剩騰胎由米娶奈幼豪巢縣基曼塔弄聶倘躊眠褪阿壬悉舶咖罩踩臺(tái)完剁覺(jué)云充花卡匙寢墮醉瞪友忍而薪撻層寧鉑吹鯨威尉致著壺大懾蔭皇鞏譽(yù)存檔日期：存檔日期： 存檔編號(hào)：存檔編號(hào)： 本科生畢業(yè)設(shè)計(jì)（論文）本科生畢業(yè)設(shè)計(jì)（論文）論論 文文 題題 目：目：基于 fpga 和 mcu 的相位測(cè)量?jī)x的設(shè)計(jì) 學(xué)學(xué) 院：院： 電氣工程及自動(dòng)化

7、學(xué)院 專專 業(yè)：業(yè)： 電氣工程及其自動(dòng)化 xxxx 大學(xué)教務(wù)處印制大學(xué)教務(wù)處印制摘摘 要要隨著社會(huì)和歷史的不斷進(jìn)步，相位測(cè)量技術(shù)廣泛應(yīng)用于國(guó)防、科研、生產(chǎn)等各個(gè)領(lǐng)域，對(duì)相位測(cè)量的要求也逐步向高精度、高智能化方向發(fā)展，在低頻范圍內(nèi)，數(shù)字式相位測(cè)量?jī)x因其高精度的測(cè)量分辨率以及高度的智能化、直觀化的特點(diǎn)得到越來(lái)越廣泛的應(yīng)用。本文首先論述了相位測(cè)量技術(shù)的國(guó)內(nèi)外發(fā)展概況，并根據(jù)現(xiàn)狀設(shè)計(jì)了此相位測(cè)量系統(tǒng)。該設(shè)計(jì)包括系統(tǒng)設(shè)計(jì)的理論分析，系統(tǒng)結(jié)構(gòu)設(shè)計(jì)及硬件實(shí)現(xiàn)，最終驗(yàn)證了該測(cè)量系統(tǒng)的可行性和有效性。該設(shè)計(jì)采用單片機(jī)與 fpga 相結(jié)合的電路實(shí)現(xiàn)方案,很好地發(fā)揮了 fpga 的運(yùn)算速度快、資源豐富、編程方便的特

8、點(diǎn),并利用了單片機(jī)的較強(qiáng)運(yùn)算、控制功能,使得整個(gè)系統(tǒng)模塊化、硬件電路簡(jiǎn)單、使用操作方便。文章主要介紹設(shè)計(jì)方案的論證、系統(tǒng)硬件和軟件的設(shè)計(jì),給出了詳細(xì)的系統(tǒng)硬件電路圖和系統(tǒng)軟件主程序流程圖。關(guān)鍵詞關(guān)鍵詞: : 數(shù)字式相位測(cè)量?jī)x 單片機(jī) fpga 設(shè)計(jì)方案abstractalong with the social and historical progress, phase measurement technology is widely used in national defense, scientific research, production and other fields, on t

9、he phase measurement requirements are also gradually to high precision, high intelligent direction, in the range of low frequency digital phase measurement instrument, because of its high precision measurement resolution and highly intelligent, intuitive characteristics have been more and more widel

10、y applied. this text first discusses the phase measuring technology development in domestic and international, and according to the present situation designs the phase measuring system. the design includes system design theory analysis, system structure design and hardware realization, finally verif

11、ied the feasibility and validity of the system. the combination of mcu and fpga is adopted in the design .it has the features of fpga high operating speed, abundant resources and convenient programming. and the use of mcus strong operation and control function, which makes the whole system modulariz

12、ed, the hardware circuit is simple and the operation is convenient. the paper mainly introduces the designs of the demonstration, hardware and software, the hardware circuits and main software program are given in detail.keywords: digital phase measuring instrument mcu fpga design strategy目目 錄錄摘摘 要要

13、 .i iabstractabstract .iiii1 1 緒緒 論論 .11.1 課題背景及研究意義 .11.2 國(guó)內(nèi)外發(fā)展動(dòng)態(tài) .11.3 課題設(shè)計(jì)任務(wù) .32 2 設(shè)計(jì)方案論證設(shè)計(jì)方案論證 .42.1 以 mcu 為核心的實(shí)現(xiàn)方案 .42.2 以 mcu 和 fpga 相結(jié)合的實(shí)現(xiàn)方案 .82.3 兩個(gè)設(shè)計(jì)方案的比較 .113 3 系統(tǒng)硬件設(shè)計(jì)系統(tǒng)硬件設(shè)計(jì) .133.1 輸入模塊設(shè)計(jì) .133.2 基于 fpga 的數(shù)據(jù)采集模塊設(shè)計(jì) .143.3 基于 mcu 的數(shù)據(jù)處理模塊設(shè)計(jì) .163.4 顯示模塊設(shè)計(jì) .204 4 系統(tǒng)軟件設(shè)計(jì)系統(tǒng)軟件設(shè)計(jì) .204.1 fpga 的 veril

14、og hdl 程序設(shè)計(jì) .204.2 mcu 的匯編語(yǔ)言程序設(shè)計(jì).245 5 系統(tǒng)設(shè)計(jì)總結(jié)系統(tǒng)設(shè)計(jì)總結(jié) .29致致 謝謝 .30 參考文獻(xiàn)參考文獻(xiàn) .31附錄附錄 1 1.32附錄附錄 2 2.331 緒 論 1.1 課題背景及研究意義隨著社會(huì)和歷史的不斷進(jìn)步，科學(xué)技術(shù)突飛猛進(jìn)的發(fā)展，電子技術(shù)廣泛應(yīng)用于工業(yè)、交通、國(guó)防、科研、生產(chǎn)等各個(gè)領(lǐng)域，而相位測(cè)量技術(shù)又是電子技術(shù)中進(jìn)行信息檢測(cè)的重要手段，在現(xiàn)代科學(xué)技術(shù)中占有舉足輕重的作用和地位。對(duì)相位測(cè)量的要求也逐步向高精度、高智能化方向發(fā)展。在低頻范圍內(nèi)，相位測(cè)量在電力、機(jī)械等部門(mén)有著尤其重要的意義，對(duì)于低頻相位的測(cè)量，用傳統(tǒng)的模擬指針式儀表顯然不能夠

15、滿足所需的精度要求，隨著電子技術(shù)以及微機(jī)技術(shù)的發(fā)展，數(shù)字式儀表因其高精度的測(cè)量分辨率以及高度的智能化、直觀化的特點(diǎn)得到越來(lái)越廣泛的應(yīng)用。相位差是工業(yè)測(cè)控領(lǐng)域經(jīng)常需要測(cè)量的參數(shù)，如電力系統(tǒng)中功率因數(shù)的測(cè)量、鐵路系統(tǒng)中相敏軌道電路相位差的測(cè)量以及科氏質(zhì)量流量計(jì)中的相位差測(cè)量等等。而相位差的測(cè)量又不同于傳統(tǒng)的電壓、電流信號(hào)或物位、溫度量的測(cè)量。首先，相位差信號(hào)依附于電壓、電流信號(hào)中，如何剔除電壓、電流、頻率變化對(duì)相位差測(cè)量的影響是相位差測(cè)量中很重要的一個(gè)方面；其次相位差是一個(gè)比較量，測(cè)量?jī)陕沸盘?hào)之間的相位差不僅需要保證兩路信號(hào)的頻率相同，而且要排除由于兩路信號(hào)的幅值等其它因素不一致而對(duì)測(cè)量造成的影響

16、。因此，如何準(zhǔn)確可靠地測(cè)量相位差是值得研究的課題1。相位測(cè)量?jī)x的用途極為廣泛，可以測(cè)量?jī)呻妷骸呻娏骷半妷弘娏髦g的相位，是電力部門(mén)、工廠和礦山、石油化工、冶金系統(tǒng)正確把握電力使用情況的理想儀表。相位測(cè)量?jī)x可應(yīng)用于變壓器件生產(chǎn)廠，收錄機(jī)，電視機(jī)，整機(jī)生產(chǎn)廠或有關(guān)科研單位，作為產(chǎn)品驗(yàn)收，檢驗(yàn)，樣品分析的測(cè)試儀器，是提高產(chǎn)品質(zhì)量和工作效率的最佳輔助工具。1.2 國(guó)內(nèi)外發(fā)展動(dòng)態(tài) 經(jīng)過(guò)幾十年，特別是近十幾年的建設(shè)與發(fā)展，我國(guó)儀器儀表行業(yè)已經(jīng)初步形成產(chǎn)品門(mén)類(lèi)品種比較齊全，具有一定生產(chǎn)規(guī)模和開(kāi)發(fā)能力的產(chǎn)業(yè)體系，成為亞洲除日本以外第二大儀器儀表生產(chǎn)國(guó)。而數(shù)字化測(cè)量技術(shù)則已經(jīng)成為數(shù)字化制造技術(shù)的一個(gè)不可或缺的

17、關(guān)鍵組成部分，采用適度先進(jìn)的信息化數(shù)字測(cè)量技術(shù)和產(chǎn)品來(lái)迅速提升我國(guó)裝備制造業(yè)水平，是當(dāng)前一個(gè)重要的發(fā)展方向。 傳統(tǒng)的測(cè)量方法很多，有示波器測(cè)量法，可變延遲法，基于數(shù)據(jù)采集板的相位測(cè)量新方法，將相位差轉(zhuǎn)化為時(shí)間間隔法，電壓測(cè)量法，示零法等。 通常的測(cè)量方法是對(duì)兩路輸入信號(hào)進(jìn)行處理，應(yīng)用過(guò)零檢測(cè)的方法使其變換成兩個(gè)方波，然后對(duì)這兩個(gè)方波進(jìn)行比較得到鑒相脈沖，即相位差脈寬。再由鑒相脈沖來(lái)控制計(jì)數(shù)器的關(guān)停，即用高頻時(shí)鐘脈沖去填充兩個(gè)信號(hào)的相位差，從而實(shí)現(xiàn)相位差的測(cè)量。 相位的數(shù)字測(cè)量方法基本分為硬件電路測(cè)量和 a/d 采樣后利用軟件計(jì)算兩種。硬件法測(cè)量由于電路結(jié)構(gòu)比較復(fù)雜、易受外界干擾影響以及準(zhǔn)確度較

18、差的缺點(diǎn)，限制了它的進(jìn)一步發(fā)展。近年來(lái)，隨著計(jì)算機(jī)軟硬件及其外圍設(shè)備的日益發(fā)展，以數(shù)字信號(hào)處理為核心的軟件法測(cè)量技術(shù)在相位差的測(cè)量中得到了越來(lái)越多的關(guān)注，并取得了較快的發(fā)展。 fpga 是 20 世紀(jì) 90 年代發(fā)展起來(lái)的大規(guī)?？删幊踢壿嬈骷?，隨著 eda（電子設(shè)計(jì)自動(dòng)化）技術(shù)和微電子技術(shù)的進(jìn)步，fpga 在超高速、實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景；并且 fpga 具有高集成度、高可靠性，幾乎可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，從而大大縮小了電路的體積2。目前，單片機(jī)的主流仍然是 8 位高性能單片機(jī)。其發(fā)展具體體現(xiàn)在 cpu 功能的增強(qiáng)，內(nèi)部資源的增多，引腳的多功能化、低電壓、低功耗等方面。單片

19、機(jī)的發(fā)展是為了滿足不斷增長(zhǎng)的自動(dòng)檢測(cè)、控制的要求，具體體現(xiàn)在傳感器的接口、各種工業(yè)對(duì)象的電氣接口、功率驅(qū)動(dòng)接口、人機(jī)接口、通信網(wǎng)絡(luò)接口等。這些接口性能的發(fā)展體現(xiàn)在高速的 i/o 能力、程序運(yùn)行監(jiān)控能力、信號(hào)實(shí)時(shí)處理能力等?？傊瑔纹瑱C(jī)將向高性能、高可靠性、低電壓、低功耗、低噪音、低成本的方向發(fā)展1?，F(xiàn)在采用單片機(jī)與 fpga 相結(jié)合的電路實(shí)現(xiàn)方案,很好地發(fā)揮了 fpga 運(yùn)算速度快、資源豐富、編程方便的特點(diǎn),并利用了單片機(jī)較強(qiáng)的運(yùn)算、控制功能,使得整個(gè)系統(tǒng)模塊化、硬件電路簡(jiǎn)單、使用操作方便。而且可以很好地完成該設(shè)計(jì)所要求的各項(xiàng)指標(biāo)。1.3 課題設(shè)計(jì)任務(wù)設(shè)計(jì)一個(gè)低頻數(shù)字式相位測(cè)量?jī)x，要具有頻率測(cè)

20、量和數(shù)字顯示功能，并且要求能提高測(cè)量、顯示精度和系統(tǒng)穩(wěn)定性，使顯示結(jié)果更加精確。其設(shè)計(jì)示意圖如圖 1-1 所示。數(shù)字顯示相位測(cè)量a 輸入b 輸入 圖 1-1 相位測(cè)量?jī)x示意圖該設(shè)計(jì)要滿足的要求有：頻率范圍：20hz20khz、相位測(cè)量?jī)x的輸入阻抗100、允許兩路輸入正弦信號(hào)峰-峰值可分別在 1v5v 范圍內(nèi)變化、相位測(cè)量絕對(duì)誤差2、具有頻率測(cè)量及數(shù)字顯示功能、相位差數(shù)字顯示：相位讀數(shù)為 0359.9，分辨率為 0.1。2 設(shè)計(jì)方案論證從功能角度來(lái)看，相位測(cè)量?jī)x要完成信號(hào)頻率的測(cè)量和相位差的測(cè)量。相位測(cè)量?jī)x有兩路輸入信號(hào)，也就是被測(cè)信號(hào)，它們是兩個(gè)同頻率的正弦信號(hào)，頻率范圍為 20hz20khz

21、（正好是音頻范圍） ，而這兩個(gè)被測(cè)信號(hào)的幅度分別為up-p=1v5v（可以擴(kuò)展到 0.3v5v） ，但兩者幅度不一定相等。不妨令兩個(gè)同頻率的正弦信號(hào)為，則相位差)sin()()sin()(02220111tatatatamm，由此可以看出，相位差在數(shù)值上等于初相02010201)()(tt位之差， 是一個(gè)角度。令，式中是相位差 對(duì)應(yīng)的時(shí)間差，且令為信號(hào)周期，則有ttt360，由此可以看出，相位差 與有一一對(duì)應(yīng)的關(guān)系，我們可以ttt通過(guò)測(cè)量時(shí)間差及信號(hào)周期而計(jì)算出相位差 ，這就是相位差測(cè)量的基本tt原理。因此，相位差的測(cè)量本質(zhì)上就是時(shí)間的測(cè)量，而時(shí)間的測(cè)量就要用到電子計(jì)數(shù)器5。時(shí)間的測(cè)量方法有很

22、多種，而本設(shè)計(jì)關(guān)于相位測(cè)量?jī)x的技術(shù)指標(biāo)要求會(huì)影響到我們對(duì)方案的選擇。我們知道，mcu 應(yīng)用系統(tǒng)一般能較好地實(shí)現(xiàn)各種不同的測(cè)量和控制功能，但有的時(shí)候卻達(dá)不到設(shè)計(jì)要求的技術(shù)指標(biāo)。而 fpga 具有集成度高，i/o 資源豐富，穩(wěn)定可靠，工作速度快，可現(xiàn)場(chǎng)在線編程等優(yōu)點(diǎn)，往往能滿足一些設(shè)計(jì)要求比較高的技術(shù)指標(biāo)。因此，人們?cè)谶M(jìn)行電子系統(tǒng)設(shè)計(jì)的時(shí)候，用 mcu 實(shí)現(xiàn)系統(tǒng)功能，fpga 完成系統(tǒng)指標(biāo)。2.1 以 mcu 為核心的實(shí)現(xiàn)方案 以單片機(jī)為核心的相位測(cè)量?jī)x的原理框圖如圖 2-1 所示。鑒相器 整形電路 整形電路mcuinti 鍵盤(pán)顯示待測(cè)信號(hào)1 待測(cè)信號(hào)2 圖 2-1 以 mcu 為核心的相位測(cè)量?jī)x

23、的原理框圖兩路待測(cè)信號(hào)經(jīng)電路整形后變成了矩形波信號(hào)、，而且和是同頻率但不同相位的矩形波。mcu 對(duì)信號(hào)頻率的測(cè)量可以采用直接測(cè)量頻率法和測(cè)量周期法。當(dāng)信號(hào)頻率較高時(shí)，我們一般采用直接測(cè)量頻率的方法，而信號(hào)頻率較低時(shí)，則采用測(cè)量周期的方法。（1） 直接測(cè)頻率的方法測(cè)信號(hào)頻率用定時(shí)器/計(jì)數(shù)器對(duì)外部事件計(jì)數(shù)，并讓定時(shí)器/計(jì)數(shù)器定時(shí) 1s，只1t0t有在這 1s 內(nèi)啟動(dòng)對(duì)外部事件（即信號(hào)）計(jì)數(shù)，的計(jì)數(shù)值就是待測(cè)信號(hào)1t1t的頻率。（2） 測(cè)周期的方法測(cè)量信號(hào)頻率對(duì)信號(hào)進(jìn)行二分頻，分頻后高電平的寬度正好對(duì)應(yīng)信號(hào)的周期，我們將此高電平信號(hào)作為 mcu 內(nèi)部定時(shí)器的硬件啟動(dòng)/停止信號(hào)，便可測(cè)得周期，再由公式

24、，計(jì)算得到頻率。ttf1f在對(duì)相位差進(jìn)行測(cè)量時(shí)，我們采用的是測(cè)量信號(hào)、相位差所對(duì)應(yīng)的時(shí)間差，再根據(jù)公式t （2-t1）通過(guò)計(jì)算求出相位差 。mcs-51 系列單片機(jī)芯片內(nèi)部集成了兩個(gè) 16 位的硬件定時(shí)器/計(jì)數(shù)器，他們是、，均是二進(jìn)制加法計(jì)數(shù)器，當(dāng)計(jì)數(shù)器計(jì)滿回零時(shí)能自動(dòng)產(chǎn)生溢出中斷0t1t請(qǐng)求，表示定時(shí)時(shí)間已到或計(jì)數(shù)已終止。mcu 芯片內(nèi)部的硬件定時(shí)器/計(jì)數(shù)器有3 個(gè)特點(diǎn)：定時(shí)器/計(jì)數(shù)器可以與 cpu 并行工作；定時(shí)器/計(jì)數(shù)器可以采用中斷方式與系統(tǒng)協(xié)調(diào)工作；定時(shí)器/計(jì)數(shù)器可以由軟件或硬件控制啟動(dòng)或停止。單片機(jī)的定時(shí)器/計(jì)數(shù)器受 tmod 及 tcon 的控制，如圖 2-2 所示。tmod tc

25、on t1 t01tf1tr0tf0tr1ie1it0ie0it圖 2-2 tmod 及 tcon 的控制（1） 若 gate=0，則由控制定時(shí)器/計(jì)數(shù)器的啟動(dòng)和停止。itr（2） 若 gate=1，=1，則由引腳的外部信號(hào)控制定時(shí)器/計(jì)數(shù)器的啟動(dòng)itritni和停止。（3） 若 gate=1，則由和引腳的外部信號(hào)混合控制定時(shí)器/計(jì)數(shù)器的啟itritni動(dòng)和停止。我們讓定時(shí)器/計(jì)數(shù)器工作在定時(shí)工作方式，其計(jì)數(shù)器對(duì)內(nèi)部機(jī)器周期進(jìn)行加 1 計(jì)數(shù)，而定時(shí)器/計(jì)數(shù)器的工作啟動(dòng)、停止則采用外部硬件控制。該方案實(shí)現(xiàn)的電路圖如圖 2-3 所示，該電路由整形電路、門(mén)電路、單片機(jī)等部分組成，由定時(shí)器/計(jì)數(shù)器、分

26、別測(cè)量周期和時(shí)間差。 0t1tgatetc /1m0mgatetc /1m0m待測(cè)信號(hào)1整形電路整形電路二分頻=1 mcu-51_ int0 (p3.2) p3.6_ int1 (p3.3)1待測(cè)信號(hào)2圖 2-3 mcu 測(cè)量時(shí)間差和周期的電路圖需要說(shuō)明的是，本系統(tǒng)要由軟件創(chuàng)建一個(gè)標(biāo)志位 2fh.1，當(dāng)輸入引腳p3.6=0 時(shí)，cpu 置位標(biāo)志位 2fh.1，而當(dāng) p3.6=1 時(shí)，cpu 在讀取時(shí)間差數(shù)據(jù)后清零標(biāo)志位 2fh.1。在引腳 p3.6 的信號(hào)高電平期間 cpu 讀數(shù)據(jù)一次，標(biāo)志位2fh.1 用于保證在 p3.6=1 期間只讀一次數(shù)據(jù)。再設(shè)計(jì) mcu 的軟件時(shí)，系統(tǒng)要連續(xù) 3 次測(cè)

27、量時(shí)間差和周期，每一次測(cè)量時(shí)間差和周期占用兩個(gè)待測(cè)信號(hào)周期 t 的時(shí)間。mcu 在處理數(shù)據(jù)（數(shù)字濾波、計(jì)算、數(shù)據(jù)顯示、鍵盤(pán)處理）期間，使用軟件停止定時(shí)器工作。顯示部分采用uart 方式 0 串行送數(shù)據(jù)給 74ls164，由 74ls164 驅(qū)動(dòng) led 數(shù)碼管顯示，這樣可以減輕 cpu 的負(fù)擔(dān)（相對(duì)動(dòng)態(tài)掃描而言）。鍵盤(pán)處理實(shí)際上就是一個(gè)按鍵切1s換顯示不同的內(nèi)容，即顯示頻率或相位差5。系統(tǒng)主程序是一個(gè)順序執(zhí)行的循環(huán)程序，其流程圖如圖 2-4 所示。子程序sub1 完成的功能是：執(zhí)行 3 次測(cè)量時(shí)間差和周期，并保存到內(nèi)存中，子程序sub1 的流程圖如圖 2-5 所示。因?yàn)榈?1 次測(cè)量時(shí)間差和周

28、期的起始時(shí)刻有一定的隨機(jī)性，這是由于軟件啟動(dòng)定時(shí)器/計(jì)數(shù)器、的時(shí)刻是隨機(jī)的，因此定時(shí)0t1t器/計(jì)數(shù)器、第 1 次測(cè)得的時(shí)間差和周期是不準(zhǔn)確的，所以舍棄不要。0t1t開(kāi)始系統(tǒng)初始化) 1 , 0( 1itri調(diào)用子程序 sub1：執(zhí)行 3 次并保存到內(nèi)存0itr中值數(shù)字濾波計(jì)算頻率、相位差送數(shù)據(jù)顯示鍵盤(pán)處理入口（r4 是計(jì)數(shù)器）44rp3.6=1？2fh.1=1？44r保存周期 th0、tl0保存時(shí)間差 th1、tl1清零定時(shí)器 t0、t1清零標(biāo)志位 2fh.114r？04r出口setb 2fh.1nnnnyy圖 2-4 主程序流程圖 圖 2-5 sub1 流程圖2.2 以 mcu 和 fpg

29、a 相結(jié)合的實(shí)現(xiàn)方案系統(tǒng)主要由現(xiàn)場(chǎng)可編程門(mén)陣列 fpga 和 mcu 組成，其原理框圖如圖 2-6 所示。整形電路整形電路fpgamcu顯示待測(cè)信號(hào) 1待測(cè)信號(hào) 2ab圖 2-6 以 fpga 和 mcu 相結(jié)合的相位測(cè)量?jī)x電路本設(shè)計(jì)采用單片機(jī)和現(xiàn)場(chǎng)可編程門(mén)陣列（fpga）作為數(shù)字相位測(cè)量?jī)x的核心部分?？紤]到 fpga 具有集成度高，i/o 資源豐富，穩(wěn)定可靠，可現(xiàn)場(chǎng)在線編程等優(yōu)點(diǎn)，而單片機(jī)具有很好的人機(jī)接口和運(yùn)算控制功能，本設(shè)計(jì)擬用 fpga 和單片機(jī)相結(jié)合，來(lái)完成整個(gè)測(cè)控的主體部分。其中，讓 fpga 實(shí)現(xiàn)兩個(gè)待測(cè)信號(hào)相位差所對(duì)應(yīng)的時(shí)間差的采集，而 mcu 則負(fù)責(zé)讀取 fpga 采集到的數(shù)

30、據(jù)，并根據(jù)這些數(shù)據(jù)計(jì)算待測(cè)信號(hào)的相位差，同時(shí)把得到的信號(hào)頻率和相位差送到 led 數(shù)碼管顯示3。（1）fpga 的工作情況待測(cè)信號(hào) 1 和待測(cè)信號(hào) 2 經(jīng)整形電路整形后，變?yōu)閮蓚€(gè)矩形波，令它們?yōu)閍、b。并且，a、b 是兩個(gè)頻率相同但是有相位差的矩形波。信號(hào) a、b 進(jìn)入fpga 后，經(jīng)過(guò)其處理獲得以二進(jìn)制形式表示的信號(hào)頻率以及相位差所對(duì)應(yīng)的時(shí)間差。對(duì)頻率的測(cè)量采用測(cè)周期的方法，即在信號(hào)周期 t 時(shí)間內(nèi)，對(duì)時(shí)標(biāo)信號(hào)進(jìn)行計(jì)數(shù)。設(shè)時(shí)標(biāo)信號(hào)頻率為，時(shí)標(biāo)信號(hào)周期為，對(duì)信號(hào) a 二分頻后的信號(hào)0f0t的高電平寬度就是信號(hào)周期 t，以此高電平寬度作為控制信號(hào)來(lái)控制計(jì)數(shù)器在時(shí)間 t 內(nèi)對(duì)進(jìn)行計(jì)數(shù)，則有0f （

31、2-tfn01/4）則被測(cè)信號(hào)的頻率為： （2-10/1nftf5）上式中，是計(jì)數(shù)器的計(jì)數(shù)值，當(dāng)一定時(shí)，它的大小表示信號(hào)頻率的大小。1n0f相位差對(duì)應(yīng)的時(shí)間差的測(cè)量跟頻率測(cè)量的方法類(lèi)似，不過(guò)閘門(mén)控制信號(hào)t為的高電平寬度，則有ba （2-tfn02/6）因?yàn)橄辔徊畹慕^對(duì)誤差，而 fpga 在測(cè)量時(shí)有一個(gè)字的誤差，對(duì)待測(cè)2t信號(hào)頻率而言，有khzf20 （2-st5036027）可以得到 ，這就是說(shuō)，fpga 在采集相位差對(duì)應(yīng)的時(shí)間差時(shí)，st278. 0t至少要能分辨出的時(shí)間間隔。為了兼顧 mcu 計(jì)算的方便和時(shí)標(biāo)信號(hào)獲得s278. 0的方便，我們采用的是，即的時(shí)鐘脈沖作為時(shí)標(biāo)信號(hào)。st1 . 0

32、0mhzf100當(dāng)選定后，就可以確定 fpga 采用的二進(jìn)制數(shù)據(jù)的位數(shù)。對(duì)于mhzf100待測(cè)信號(hào)頻率而言，對(duì)應(yīng)取最大值，因?yàn)闀r(shí)，周期hzf201nhzf20，在 50ms 內(nèi)對(duì)計(jì)數(shù)，計(jì)數(shù)值為，然而，mst500t5000001 . 0/501smsn，所以有262144218524288219 （2-1918250000028）故 fpga 的二進(jìn)制數(shù)據(jù)位的位數(shù)應(yīng)為 19 位。（2）mcu 的工作情況mcu 要從 fpga 中獲得兩種數(shù)據(jù)，這兩種數(shù)據(jù)都是 19 位無(wú)符號(hào)二進(jìn)制數(shù)。一種是被測(cè)信號(hào)周期 t 所對(duì)應(yīng)的二進(jìn)制數(shù)據(jù)（單位是 0.1） ；另一種是兩個(gè)待s測(cè)信號(hào)的相位差所對(duì)應(yīng)的時(shí)間差（單位

33、是 0.1） 。這樣一來(lái)，fpga 和 mcuts之間要有握手信號(hào)，因此設(shè)置兩個(gè)握手信號(hào) dsel、fen。實(shí)際上，dsel 和 fen是 mcu 發(fā)給 fpga 的控制信號(hào)，設(shè)置情況如下：a. dsel=0 且 fen=1 時(shí)，mcu 從 fpga 中讀取 19 位的周期數(shù)據(jù)。b.dsel=1 且 fen=1 時(shí)，mcu 從 fpga 中讀取 19 位的時(shí)間差數(shù)據(jù)。c.fen=0 時(shí)，fpga 內(nèi)部電路不予理睬。mcu 要完成的任務(wù)有 3 個(gè)：一是從 fpga 中獲得 19 位的二進(jìn)制數(shù)據(jù)，并控制 fpga 的工作；二是對(duì)時(shí)所獲得的數(shù)據(jù)進(jìn)行處理（完全由軟件實(shí)現(xiàn)） ；三是將處理后的數(shù)據(jù)送給 l

34、ed 數(shù)碼管顯示。由于送到 led 數(shù)碼管顯示的數(shù)據(jù)有頻率和相位差兩種，所以應(yīng)設(shè)置一個(gè)按鍵開(kāi)關(guān)，以便實(shí)現(xiàn)顯示內(nèi)容的切換。2.3 兩個(gè)設(shè)計(jì)方案的比較上述所提出的以 mcu 為核心的系統(tǒng)可以實(shí)現(xiàn)對(duì)頻率的測(cè)量和對(duì)相位差的測(cè)量。但是，該系統(tǒng)不一定該設(shè)計(jì)所要求的技術(shù)指標(biāo)。而且在同一個(gè)單片機(jī)應(yīng)用程序中實(shí)現(xiàn)頻率和相位差的測(cè)量，程序設(shè)計(jì)也相當(dāng)復(fù)雜。根據(jù)設(shè)計(jì)要求，輸入信號(hào)頻率范圍是 20hz20khz，相位測(cè)量絕對(duì)誤差 2在采用以 mcu 為核心的設(shè)計(jì)相位測(cè)量?jī)x時(shí)，令單片機(jī)的外接晶振為 12mhz，則定時(shí)器/計(jì)數(shù)器的計(jì)數(shù)誤差為正負(fù)一個(gè)機(jī)器周期，即1s 。當(dāng)輸入信號(hào)頻率時(shí)，輸入周期則為，可以認(rèn)為定時(shí)器/khzf2

35、0st50計(jì)數(shù)器的計(jì)數(shù)誤差為1 個(gè)字。此時(shí)的相位絕對(duì)誤差為 7.2，其計(jì)算過(guò)程如下： （2-:1360:50ss2）由公式（2-2）可以推導(dǎo)出 （2-2 . 750)1360(ss3）同理，若外接晶振為 24mhz 時(shí)，相位差絕對(duì)誤差為。這不滿足相位測(cè)6 . 3量絕對(duì)誤差2的要求。所以以單片機(jī)為核心的設(shè)計(jì)方案當(dāng)待測(cè)信號(hào)頻率較高時(shí)很難滿足設(shè)計(jì)要求。以 fpga 和 mcu 相結(jié)合的設(shè)計(jì)方案中，讓 fpga 實(shí)現(xiàn)兩路待測(cè)信號(hào)的相位差所對(duì)應(yīng)的時(shí)間差的采集，而 mcu 則負(fù)責(zé)讀取 fpga 采集到的數(shù)據(jù)，并根據(jù)這些數(shù)據(jù)計(jì)算待測(cè)信號(hào)的相位差，同時(shí)把得到的信號(hào)頻率和相位差送到 led 數(shù)碼管顯示。fpga

36、 在采集相位差對(duì)應(yīng)的時(shí)間差時(shí)，至少要能分辨出的時(shí)間間ts278. 0隔。為了兼顧 mcu 計(jì)算的方便和時(shí)標(biāo)信號(hào)獲得的方便，我們采用的是，st1 . 00即的時(shí)鐘脈沖作為時(shí)標(biāo)信號(hào)。mhzf100mcu 要完成的任務(wù)有 3 個(gè)：一是從 fpga 中獲得 19 位的二進(jìn)制數(shù)據(jù)，并控制 fpga 的工作；二是對(duì)時(shí)所獲得的數(shù)據(jù)進(jìn)行處理（完全由軟件實(shí)現(xiàn)） ；三是將處理后的數(shù)據(jù)送給 led 數(shù)碼管顯示。這種設(shè)計(jì)方案發(fā)揮了單片機(jī)控制運(yùn)算能力強(qiáng)的特點(diǎn)，同時(shí)也充分的利用了fpga 數(shù)據(jù)采樣速度快、資源豐富的特點(diǎn)。將數(shù)據(jù)采集交 fpga 完成，可以準(zhǔn)確的采集到兩個(gè)同頻正弦信號(hào)的相位差所對(duì)應(yīng)的時(shí)間差以及信號(hào)的周期，從

37、而提高了系統(tǒng)的可靠性。由于單片機(jī)具有較強(qiáng)的運(yùn)算、控制能力，因此，我們使用單片機(jī)最小系統(tǒng)完成讀取 fpga 的數(shù)據(jù)，并根據(jù)所讀取的數(shù)據(jù)計(jì)算待測(cè)信號(hào)的頻率及兩路同頻信號(hào)之間的相位差，同時(shí)通過(guò)功能鍵切換，由顯示模塊可以顯示待測(cè)信號(hào)的頻率和相位差。所以，我們最終采用以 fpga 和 mcu 相結(jié)合的設(shè)計(jì)方案。3 系統(tǒng)硬件設(shè)計(jì) 本設(shè)計(jì)采用 fpga 和 mcu 相結(jié)合的方案來(lái)完成低頻數(shù)字式相位測(cè)量?jī)x的設(shè)計(jì)。單片機(jī)與 fpga 相結(jié)合的方案，將系統(tǒng)的硬件部分分為數(shù)據(jù)采樣處理和單片機(jī)最小系統(tǒng)兩部分。3.1 輸入模塊設(shè)計(jì)而被測(cè)信號(hào)是周期相同，幅度和相位不同的兩路正弦信號(hào)，所以為了準(zhǔn)輸入電路起到波形變換及整形的

38、作用。由于 fpga 對(duì)脈沖信號(hào)比較敏感，為了準(zhǔn)確的測(cè)量出兩路正弦信號(hào)的相位差及其頻率，需要對(duì)輸入波形進(jìn)行整形，使輸入信號(hào)變成矩形波信號(hào)，并送給 fpga 進(jìn)行處理。我們知道，通常情況下，輸入信號(hào)往往會(huì)含有干擾，這樣單門(mén)限電壓比較器的整形電路整形就不太準(zhǔn)確。由于有干擾信號(hào)，導(dǎo)致單門(mén)限電壓比較器在輸入信號(hào)過(guò)零點(diǎn)時(shí)會(huì)產(chǎn)生多次觸發(fā)翻轉(zhuǎn)的現(xiàn)象，這樣就會(huì)導(dǎo)致 fpga 采集數(shù)據(jù)（計(jì)數(shù)）不準(zhǔn)確，從而使單片機(jī)無(wú)法計(jì)算出正確的被測(cè)信號(hào)的頻率和相位差的數(shù)值。在相位差測(cè)量過(guò)程中，不允許兩路被測(cè)信號(hào)在整形后發(fā)生相對(duì)相移，或者應(yīng)該使得兩路被測(cè)信號(hào)在整形輸入電路中引起的附加相移是相同的。因此，我們?cè)趯?duì) a、b 兩路信號(hào)

39、整形時(shí)要采用相同的整形電路。為了避免被測(cè)輸入信號(hào)在過(guò)零點(diǎn)時(shí)多次觸發(fā)翻轉(zhuǎn)的現(xiàn)象，我們決定采用由施密特觸發(fā)器組成的整形電路。施密特觸發(fā)器在單門(mén)限電壓比較器的基礎(chǔ)上引入了正反饋網(wǎng)絡(luò)。因?yàn)檎答伒淖饔?，它的門(mén)限電壓隨著輸出電壓的變化而改變。因?yàn)槭┟芴赜|發(fā)器有0u兩個(gè)門(mén)限電壓，所以可以提高輸入電路的抗干擾能力，其電路原理圖如圖 3-1所示。電路中使用兩個(gè)施密特觸發(fā)器對(duì)兩路被測(cè)輸入信號(hào)進(jìn)行整行，在圖中，比較器 lm339 連接成施密特觸發(fā)器的形式，為了保證輸入電路在相位差測(cè)量的時(shí)候不會(huì)有誤差，必須保證兩個(gè)施密特觸發(fā)器的兩個(gè)門(mén)限電平對(duì)應(yīng)相等，這可以通過(guò)調(diào)節(jié)電位器來(lái)使得兩個(gè)施密特觸發(fā)器的門(mén)限電平對(duì)應(yīng)相等3。8

40、r123456abcd654321dcbat itlenum berrevisionsizebdate:1-j un-2011 sheet of file:d:prot el_99_se_cnex am plesm ydesign.ddbdrawn by:uialm 339lm 339r110kr910kr310kr4100r510k123j4con3ainsgndbin sr6510r7100r2510r810kuibgndgndgndgnd+5v+5v+5v+5vbinain圖 3-1 由施密特觸發(fā)器構(gòu)成的整形電路由上圖分析計(jì)算有： （3-vurrrruukpn0471. 065441）則

41、其閥值電壓。當(dāng)輸入的正弦信號(hào)電壓大于vuvutt0471. 0,0471. 0時(shí)，輸出電壓等于；當(dāng)輸入的正弦信號(hào)電壓小于時(shí)，輸出電壓等于nutunu。tu3.2 基于 fpga 的數(shù)據(jù)采集模塊設(shè)計(jì)設(shè)計(jì)中，我們選擇的是 altera 公司的 fpga，芯片型號(hào)為 epf10k10lc84-4。本設(shè)計(jì)充分利用了 fpga 可編程資源多、速度快、口線多、實(shí)時(shí)采樣性好等特點(diǎn)。該芯片特點(diǎn)如下5：1. 高密度典型門(mén)為 30000 個(gè)，可用門(mén)為 119000 個(gè)，邏輯單元為 1728 個(gè)，嵌入式陣列塊（eab）為 6 個(gè)，24576 個(gè)內(nèi)部 ram，可用 i/o 為 102 個(gè)。2. 低功耗和多電壓 i/o

42、 接口該器件的核心電壓為 2.5v 供電，功耗小，支持高電壓 i/o 接口，引腳可以與 2.5v、3.3v、5v 電壓器件兼容，并且可以進(jìn)行擺率控制和漏極開(kāi)路輸出。3. 增強(qiáng)型嵌入式結(jié)構(gòu)每個(gè) eab 有以 25616、5128、10244、20482 位任意組合的 ram，可做單口 ram，也可以設(shè)計(jì)成雙口 ram。4. 時(shí)鐘鎖定和時(shí)鐘自舉該器件為設(shè)計(jì)人員提供了可供選擇的時(shí)鐘鎖定（clock lock）和時(shí)鐘自舉(clock boost)電路。這兩種電路都含有鎖相環(huán)（pll） ，時(shí)鐘鎖定電路為一個(gè)同步的 pll，可以減小器件內(nèi)的時(shí)鐘延遲和偏移。時(shí)鐘自舉電路提供了一個(gè)時(shí)鐘乘法器，可以很容易的實(shí)現(xiàn)

43、時(shí)域邏輯乘法，并減少資源的使用。epf10k10lc84-4 能夠滿足多功能、低功耗、低成本、高性能的系統(tǒng)設(shè)計(jì)。fpga 電路的設(shè)計(jì)我們采用實(shí)驗(yàn)室已有的 fpga 適配板來(lái)實(shí)現(xiàn)，該適配板包含芯片 epf10k10lc84-4、下載電路、fpga 配置存儲(chǔ)器、fpga 內(nèi)部所需電源模塊等。當(dāng) fpga 配置存儲(chǔ)器中下載配置文件后，該適配板只需要接入+5v 電源就可以正常工作與用戶應(yīng)用系統(tǒng)中。為了進(jìn)一步提高測(cè)量精度，同時(shí)便于計(jì)算，我們采用 10mhz 的矩形波信號(hào)作為 fpga 數(shù)據(jù)采樣的信號(hào)。fpga 在 10mhz 時(shí)鐘信號(hào)作用下對(duì)待測(cè)信號(hào)周期進(jìn)行計(jì)數(shù)，并對(duì)兩個(gè)同頻率的正弦波信號(hào)的相位差所對(duì)應(yīng)

44、的時(shí)間差進(jìn)行計(jì)數(shù)，分別得到 19 位數(shù)字量，其物理單位是 0.1s。fpga 的時(shí)鐘信號(hào) clk 采用 40mhz四引腳石英晶體多謝振蕩器信號(hào)源，由 fpga 內(nèi)部的分頻模塊對(duì) 40mhz 信號(hào)進(jìn)行四分頻，得到 10mhz 的數(shù)據(jù)采樣時(shí)標(biāo)信號(hào)，采樣周期為 0.1s。fpga 與單片機(jī)的連接框圖如圖 3-2 所示。clkaclkb fpga 適配板 fen dselclkat89c51ainbin40mhz 石英晶體多諧振蕩器圖 3-2 fpga 與單片機(jī)的連接圖從 fpga 中獲得的數(shù)據(jù)要通過(guò) 19 位數(shù)據(jù)接口送到單片機(jī)中，其引腳端口對(duì)應(yīng)的關(guān)系如表 3-1 所示。表 3-1 引腳端口對(duì)應(yīng)關(guān)系a

45、t89c51p0.0p0.1p0.2p0.3p0.4p0.5p0.6p0.7fpga 引腳名稱p28p53p55p57p59p61p62p82fpga 引腳號(hào)pin28pin53pin55pin57pin59pin61pin62pin82p0口引腳定義data0data1data2data3data4data5data6data7at89c51p2.0p2.1p2.2p2.3p2.4p2.5p2.6p2.7fpga 引腳名稱p130p128p126p124p100io38io36io34fpga 引腳號(hào)pin130pin128pin126pin124pin100pin83pin77pin75p

46、2口引腳定義data8data9data10data11data12data13data14data15at89c51p1.0p1.1p1.2p1.3p1.4p1.5fpga 引腳名稱p31p54p56p58ncp60fpga 引腳號(hào)pin31pin54pin56pin58空端口pin60p1口引腳定義data16data17data18rsel無(wú)en3.3 基于 mcu 的數(shù)據(jù)處理模塊設(shè)計(jì)這部分電路由單片機(jī)、晶振電路、按鍵電路等組成。該電路充分地利用了單片機(jī)的較強(qiáng)的運(yùn)算能力和控制能力：使用單片機(jī)的 p0 口、p2 口以及p1.0、p1.1、p1.2 接受 fpga 發(fā)送過(guò)來(lái)的對(duì)應(yīng)的被測(cè)輸入信

47、號(hào)的周期和相位差的 19 位二進(jìn)制數(shù)據(jù)，并且在單片機(jī)內(nèi)部完成對(duì)這 19 位二進(jìn)制數(shù)據(jù)的處理和相關(guān)運(yùn)算。p1 口的 p1.6、p1.7 接入兩個(gè)輕觸按鍵，結(jié)合軟件編程來(lái)實(shí)現(xiàn)頻率與相位差顯示切換功能。單片機(jī)完成對(duì) fpga 的控制，使 fpga 按照單片機(jī)的要求通過(guò) 19 根 i/o 連接線分別發(fā)送被測(cè)輸入信號(hào)的周期和相位差所對(duì)應(yīng)的時(shí)間差的數(shù)據(jù)。fpga 和 mcu 的握手信號(hào) fen 和 dsel 分別接在 p1.3 和 p1.5 引腳，即pin4 和 pin6。除此之外，在設(shè)計(jì)中還要用到單片機(jī)的串口 uart，將待顯示的信息送給顯示模塊顯示。該模塊使用的單片機(jī)型號(hào)為 at89c51，它是美國(guó)

48、atmel 公司生產(chǎn)的 8 位單片機(jī)。該器件采用 atmel 高密度非易失存儲(chǔ)器制造技術(shù)，與工業(yè)標(biāo)準(zhǔn)的 mcs-51指令集和輸出管腳相兼容。由于將多功能 8 位 cpu 和閃爍存儲(chǔ)器組合在一個(gè)芯片中，atmel 的 at89c51 是一種高效率的微處理器，為很多嵌入式控制系統(tǒng)提供了一種靈活方便且物美價(jià)廉的方案。at89c51 的主要特性有：片內(nèi)數(shù)據(jù)存儲(chǔ)器內(nèi)含有 128 字節(jié)的 ram；與 mcs-51 相兼容；內(nèi)部集成有 4kb 的 flash 的存儲(chǔ)器；允許在線編程擦寫(xiě) 1000 次；具有 32 根可編程 i/o 線；數(shù)據(jù)可保留 10 年；具有兩個(gè) 16 位可編程定時(shí)器；5個(gè)中斷源；024m

49、hz 全靜態(tài)工作方式；低功耗的閑置和掉電模式；片內(nèi)含振蕩器和時(shí)鐘電路；可編程串行通道；具有掉電狀態(tài)下的中斷回復(fù)模式基于以上特性，at89c51 完全可以滿足本設(shè)計(jì)的需要。它要構(gòu)成最小系統(tǒng)時(shí)只要將單片機(jī)接上外部的晶體、時(shí)鐘電路和復(fù)位電路即可。為了提高 mcu 的i/o 口帶負(fù)載的能力，本設(shè)計(jì)中加入了 3 個(gè)上拉排電阻。該設(shè)計(jì)采用的是上電自動(dòng)復(fù)位和按鍵手動(dòng)復(fù)位電路，如圖 3-3 所示。按下按鍵 s，電源對(duì) c 充電，使 reset 端快速達(dá)到高電平，松開(kāi)按鍵，c 向芯片的內(nèi)阻放電，恢復(fù)為低電平，從而使單片機(jī)可靠復(fù)位。即可上電復(fù)位，又可按鍵復(fù)位，一般 r1 選 470，r2選 8.2k，c 選 22

50、f1。123456abcd654321dcbat itlenum berr e visions iz ebda te :11-m a y-2012s hee t of f ile:d:pr ot el_99_s e_c nex am ples m yde sign.ddbdrawn b y:r 1r 2c22fsr es et at 89c 51v c cgnd圖 3-3 上電/ 按鍵手動(dòng)復(fù)位電路片內(nèi)振蕩電路輸出端要接晶體振蕩器與電路構(gòu)成的穩(wěn)定的自激振蕩器，最常見(jiàn)的接法如圖 3-4 所示。其中晶振可選用振蕩頻率為 12mhz 的石英晶體，電容器一般選用 30pf 左右。123456abcd65

51、4321dcbat itlenum berrevisionsizebdate:11-may-2012sheet of file:d:protel_99_se_cnexam plesmydesign1.ddbdrawn by:c130pfc230pfcr12mhzat 89c51x 1x 2gnd圖 3-4 片內(nèi)震蕩電路輸出端綜上所述，mcu 的電路圖如圖 3-5 所示。該電路的工作原理是：?jiǎn)纹瑱C(jī)通過(guò)向 fpga 發(fā)送數(shù)據(jù)傳送指令，使 fpga 按照單片機(jī)的要求發(fā)送數(shù)據(jù)，同時(shí)通過(guò)單片機(jī)的串口，將待顯示的數(shù)據(jù)信息發(fā)送給顯示電路顯示。系統(tǒng)硬件電路中fpga 和 mcu 進(jìn)行數(shù)據(jù)交換時(shí)占用了 p0 口

52、、p2 口、和 p1.0、p1.1、p1.2，其引腳功能如下所示。p0 口：32 39 腳為 p0.0 p0.7 輸入/輸出引腳。p0 口為雙向 8 位三態(tài)i/o 口，它既可作為通用 i/o 口，又可作為外部擴(kuò)展時(shí)的數(shù)據(jù)總線及低 8 位地址總線的分時(shí)復(fù)用口。作為通用 i/o 口時(shí)，需要外接上拉電阻，輸出數(shù)據(jù)可以得到鎖存，最為輸出口，每個(gè)引腳可以驅(qū)動(dòng) 8 個(gè) ttl 負(fù)載。p1 口：18 腳為 p1.0 p1.7 輸入/輸出引腳。p1 口為 8 位準(zhǔn)雙向 i/o 口，內(nèi)部具有上拉電阻，一般作通用 i/o 口使用，它的每一位都可以分別定義為輸入線或輸出線，作為輸入時(shí)，鎖存器必須置 1，每個(gè)引腳可以

53、驅(qū)動(dòng) 4 個(gè) ttl 負(fù)載。p2 口：21 28 腳為 p2.0 p2.7 輸入/輸出引腳。p2 口為 8 位準(zhǔn)雙向 i/o口，內(nèi)部具有上拉電阻，可直接連接外部 i/o 設(shè)備，每個(gè)引腳可以驅(qū)動(dòng) 4 個(gè)ttl 負(fù)載。用作輸入時(shí)，先將引腳置 1，由內(nèi)部上拉電阻將其提高到高電平。若負(fù)載為低電平，則通過(guò)內(nèi)部上拉電阻向外輸出電流。它與地址總線高 8 位復(fù)用，一般作為外部擴(kuò)展時(shí)的高 8 位地址總線使用。p3 口：1017 腳為 p3.0 p3.7 輸入/輸出引腳。p3 口為 8 位準(zhǔn)雙向 i/o口，內(nèi)部具有上拉電阻，它是雙功能復(fù)用口，每個(gè)引腳可驅(qū)動(dòng) 4 個(gè) ttl 負(fù)載。作為通用 i/o 口時(shí)，功能與 p

54、1 口相同，常用第二功能，作為第二功能使用時(shí)，各位的作用如表 3-2 所示。表 3-2p3 口的復(fù)用功能端口引腳 復(fù)用功能p3.0 rxd：串行輸入口p3.1 txd：串行輸出口p3.2 （外部中斷 0 中斷請(qǐng)求輸入端）0intp3.3 （外部中斷 1 中斷請(qǐng)求輸入端）1intp3.4 t0（定時(shí)器 0 的外部輸入）p3.5 t1（定時(shí)器 1 的外部輸入）p3.6 （外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通）wrp3.7 （外部數(shù)據(jù)存儲(chǔ)器讀選通）rd123456abcd654321dcbatitlenum berrevisionsizebdate:11-may-2012sheet of file:d:protel

55、_99_se_cnexam plesmydesign1.ddbdrawn by:c130pfc230pfcr12mhzgndr1r2c22fsvccgnds1s2gnd39 d038 d137 d236 d335 d434 d533 d632 d721 a822 a923 a1024 a1125 a1226 a1327 a1428 a1510 rxd11 txd30 ale123456789rp210k 8123456789j3123456789j1vccvccvcc10k 810k 8dseltextp00p01p02p03p04p05p06p07p20p21p22p23p24p25p26p

56、27rxdtxdale/ppsenp10p11p12p13p14p15p16p17int1int2t1t0-ea/vpx1x2reset-rd-wdat89c51p1.7p1.6x1x2u1圖 3-5 mcu 電路圖3.4 顯示模塊設(shè)計(jì)在單片機(jī)系統(tǒng)中，通常使用八段單字節(jié)數(shù)碼顯示器來(lái)顯示各種數(shù)據(jù)或符號(hào)。應(yīng)為它具有顯示清晰、亮度高、使用電壓低、壽命長(zhǎng)等特點(diǎn)，所以被廣泛應(yīng)用與各種顯示電路中。本設(shè)計(jì)采用的是 led 數(shù)碼管靜態(tài)顯示方式。靜態(tài)顯示系統(tǒng)中，每位顯示器都有自己的鎖存器、譯碼器和驅(qū)動(dòng)器，它的每一次顯示輸出后可以保持不變，僅在待顯示數(shù)據(jù)需要改變時(shí)，才更新其顯示內(nèi)容。這種顯示方式的優(yōu)點(diǎn)是占用機(jī)時(shí)少

57、，顯示穩(wěn)定可靠4。該顯示電路由 8 個(gè)共陰極 7 段 led 數(shù)碼管和 8 片串入/并出的 74ls164 芯片組成。這種顯示方式不僅可以得到較為簡(jiǎn)單的硬件電路，而且可以得到穩(wěn)定的數(shù)據(jù)輸出顯示。這種連接方式不僅占用單片機(jī)端口少，而且可以充分利用單片機(jī)芯片內(nèi)部的串行口資源，可以很容易的掌握其編程規(guī)律，簡(jiǎn)化軟件編程。實(shí)踐證明，該顯示模塊具有較高的可靠性，其電路圖如圖 3-6 所示。123456abcd654321dcbatitlenum berrevisionsizebdate:23-may-2012sheet of file:d:protel_99_se_cnexam plesmydesign1

58、.ddbdrawn by:q0q3q2q1q4q5q6q7a bclk -m r74ls164q0q3q2q1q4q5q6q7a bclk -m r74ls164q0q3q2q1q4q5q6q7a bclk -m r74ls164+5v+5v+5v+5vrx dtx d . .rrrr82k 82k 82k abfcgdedpy1234567abcdefg8dpdpledabfcgdedpy1234567abcdefg8dpdpledabfcgdedpy1234567abcdefg8dpdpled圖 3-6 顯示模塊電路圖單片機(jī)從 fpga 中讀取信息并進(jìn)行處理后，再將信號(hào)送到輸出端顯示出來(lái)。

59、在系統(tǒng)的顯示模塊中，74ls164 的連接方式為：輸出引腳 q0-q7 分別接在 led數(shù)碼管的 a、b、c、d、e、f、g 和 dp 引腳，并且 q7 接下一個(gè) 74ls164 芯片的a、b 兩端，時(shí)鐘信號(hào) clk 連接單片機(jī)的 txd 端，第一個(gè)芯片的 a、b 端接單片機(jī)的 rxd 端。共陰極 7 段 led 數(shù)碼管的段碼編碼如表 3-3 所示。表 3-3 共陰極 led 數(shù)碼管的段碼表顯示數(shù)碼0123456789段碼3fh06h5bh4fh66h6dh7dh07h7fh6fh顯示數(shù)碼abcdef-.熄滅段碼77h7ch39h5eh79h7eh40h80h00h4 系統(tǒng)軟件設(shè)計(jì)系統(tǒng)的軟件設(shè)

60、計(jì)包括 fpga 的 verilog hdl 程序設(shè)計(jì)以及 mcu 的匯編語(yǔ)言程序設(shè)計(jì)。4.1 fpga 的 verilog hdl 程序設(shè)計(jì)fpga 主要完成對(duì)數(shù)據(jù)的采集，它可以準(zhǔn)確的采集到兩個(gè)同頻正弦信號(hào)的相位差所對(duì)應(yīng)的時(shí)間差以及信號(hào)的周期。4.1.14.1.1 fpgafpga 的工作時(shí)序的工作時(shí)序fpga 的工作時(shí)序如圖 4-1 所示。由時(shí)序圖可以看出，fpga 在待測(cè)信號(hào)的兩個(gè)響鈴的周期內(nèi)獲取一次數(shù)據(jù)，在待測(cè)輸入信號(hào)的第一個(gè)周期內(nèi)完成數(shù)據(jù)采集，并在后接的下一個(gè)待測(cè)輸入信號(hào)的在周期內(nèi)完成數(shù)據(jù)傳輸送以及清零，在設(shè)計(jì)時(shí)，我采用了同步信號(hào)來(lái)實(shí)現(xiàn)同步清零和同步數(shù)據(jù)傳送，這樣可以增強(qiáng)系統(tǒng)的抗干擾