電阻、電容和電感測量儀的VHDL設(shè)計

1、 摘 要在計算機技術(shù)的推動下，20世紀(jì)末，電子技術(shù)得到了飛速的成長。EDA（Electronic Design Automation）技術(shù)作為現(xiàn)代電子技術(shù)的核心，可以應(yīng)用在各個領(lǐng)域之中。而傳統(tǒng)的測量儀已經(jīng)不能滿足現(xiàn)代測量的需求，所以我們需要在技術(shù)上進一步發(fā)展。 課題是利用VHDL設(shè)計一個數(shù)字顯示的電阻、電容和電感測量儀，其中包括軟件與硬件設(shè)計。硬件電路設(shè)計就是電阻、電容、電感三個測量電路加上一個測試電路和一個數(shù)碼顯示電路。課題主要的設(shè)計內(nèi)容是VHDL的軟件設(shè)計部分，其中包括頂層模塊設(shè)計以及計頻模塊、選擇模塊、數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊的設(shè)計及其程序編寫，然后又包含了計頻、選擇、數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊中

2、各個小模塊的設(shè)計，最后再對各個小模塊分別進行仿真測試，得到仿真波形，驗證設(shè)計的完成情況。課題實現(xiàn)了選擇測量功能，可以對電阻、電容、電感參數(shù)分別進行測量，并在數(shù)碼顯示器上實時顯示，測量精度在百分之五以內(nèi)。通過對軟件程序的設(shè)計以及硬件電路的設(shè)計，最終實現(xiàn)畢業(yè)設(shè)計的目的要求。關(guān)鍵詞：EDA；VHDL；電阻測量；電容測量；電感測量 ABSTRACT Driven by computer technology, electronic technology has developed rapidly at the end of the twentieth Century. EDA (Electronic

3、Design Automation) technology as the core of modern electronic technology can be applied in various fields. The traditional measuring instrument can not meet the needs of modern measurement. So we need development in technology. The subject is to design a digital display of the resistance, capacitan

4、ce and inductance measuring instrumentuse by use VHDL.It included software and hardware design.Hardware circuit design is consist of a test circuit,a digital display circuit and measuring circuit of the resistance, capacitance, inductance.The subject design content is the software design of VHDL whi

5、ch includes the top-level module design and frequency module, selection module, data conversion and decoding module design and programming.Then it contains the design of frequency, selection, data conversion decoding display module in the design of each small module.Finally, the simulation test is c

6、arried out for each small module, simulation waveforms are obtained,verify the completion of the design. The subject realizes choice of measurement function.It can be measurement of resistance, capacitance and inductance parameters and real time display on the digital display.Measurement accuracy is

7、 less than five percent. Through the design of the software program and the design of the hardware circuit, finally achieve the purpose of the design requirements. Key word：EDA; VHDL; resistance measurement; capacitance measurement; inductance measurementI目 錄1 緒論11.1 課題的背景及意義11.2 電子測量儀器的發(fā)展現(xiàn)狀11.3 課題主

8、要設(shè)計內(nèi)容22 設(shè)計要求與方案32.1 設(shè)計要求32.2 設(shè)計方案33 硬件電路的設(shè)計43.1 電阻、電容、電感測量電路43.2 FPGA測試電路73.3 數(shù)碼顯示電路84 軟件電路的設(shè)計94.1 程序設(shè)計與仿真軟件簡介94.2 總體模塊設(shè)計94.3 計頻模塊設(shè)計104.3.1 模塊FRENY設(shè)計114.3.2 模塊CHANGEYY設(shè)計114.3.3 模塊CHANGE1設(shè)計124.4 選擇模塊設(shè)計124.5 數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊設(shè)計124.5.1 模塊DOUBLEYY設(shè)計144.5.2 模塊QDYMQDYM設(shè)計154.5.3 模塊FENPIN設(shè)計154.5.4 模塊QULING設(shè)計154.5.

9、5 模塊DISPDISP設(shè)計165 系統(tǒng)仿真及結(jié)果分析175.1 計頻模塊時序仿真波形圖分析175.1.1 計數(shù)模塊FRENY波形圖分析175.1.2 分頻模塊CHANGEYY波形圖分析185.1.3 防抖模塊CHANGE1波形圖分析185.2 選擇模塊時序仿真波形圖分析185.3 數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊時序仿真波形圖分析195.3.1 轉(zhuǎn)換模塊DOUBLEYY波形圖分析205.3.2 譯碼模塊QDYMQDYM波形圖分析215.3.3 去零模塊QULING波形圖分析215.3.4 循環(huán)掃描顯示DISPDISP波形圖分析235.4 設(shè)計課題的誤差及缺陷分析245.5 設(shè)計體會24結(jié)束語26參考文獻

10、27致 謝30附 錄31 1 緒論 1.1 課題的背景及意義電容、電阻、電感測量儀是電氣系統(tǒng)中常見的幾種測量儀器。其中，電阻測量儀是電氣安全檢查與接地工程驗收中不可缺少的工具。主要適用接地電阻測量儀。接地電阻測量儀是測量接地電阻的常用儀表，進年來因為計算機技術(shù)的飛速發(fā)展，接地電阻測量儀也加入了大量的微機技術(shù)，其測量功能，內(nèi)容和精度是一般測量儀器所不能比的。電感電容測量儀主要是對無功補償裝置的高壓并聯(lián)電容組，以及電抗器進行測量。針對變電站現(xiàn)場高壓并聯(lián)電容器組測量時存在的問題而專門研制的，它能夠?qū)崿F(xiàn)現(xiàn)場測量電容器不需拆除連接線，減化試驗過程，完善參數(shù)測量，易判斷電容器的品質(zhì)變化，數(shù)據(jù)存儲和USB通

11、信，不需現(xiàn)場抄寫數(shù)據(jù)，確保了測量數(shù)據(jù)完整1。隨著電子技術(shù)的快速成長，其應(yīng)用已經(jīng)深入到各個領(lǐng)域。電子系統(tǒng)的復(fù)雜程度在不停增長，它急切的要求電子設(shè)計技術(shù)也有相應(yīng)的變化和飛躍。EDA即電子設(shè)計自動化，它是以電子計算機為工具，在EDA 軟件平臺上，對用VHDL語言完成的設(shè)計文件自動地進行邏輯簡化、編譯、分割、優(yōu)化及綜合、邏輯布線布局和邏輯仿真，直到對特定目標(biāo)芯片進行適配編譯和編程下載等2。只需用VHDL語言完成系統(tǒng)功能的描述，使用EDA工具就可獲得設(shè)計結(jié)果，然后將編譯后的代碼下載到目標(biāo)芯片上就能在硬件上實現(xiàn)3。這里的目標(biāo)芯片就是PLD 器件( FPGA/CPLD) 。FPGA/ CPLD 是EDA 技

12、術(shù)的物質(zhì)基礎(chǔ)，這兩者是分不開的。與傳統(tǒng)的測量儀器相比，基于FPGA的測量儀器能明顯提高測量值的精確度，我們常見的高精尖測量儀器都是單獨的測量一種電氣量，而萬用表測量精確度又不高4。所以，我們基于FPGA設(shè)計一種同時測量電感、電容和電阻的多功能型測量儀，既可以同時測量不同的電氣量，還能保證一定的精確度。本課題就是要實現(xiàn)電阻、電容和電感測量儀的VHDL設(shè)計。利用VHDL設(shè)計一個測量儀器，不僅能同時測量電容、電阻和電感，確保精度，還能實時顯示在數(shù)碼管顯示器上5。1.2 電子測量儀器的發(fā)展現(xiàn)狀電感、電容和電阻測量儀器有很多種，有基于單片機控制技術(shù)設(shè)計的電阻測量儀，如：國產(chǎn)化高可靠多路絕緣電阻測試儀就是

13、利用單片機控制技術(shù)設(shè)計的新一代的產(chǎn)品，屬于多路點對點之間絕緣電阻檢測的自動化測量設(shè)備6。產(chǎn)品在可靠性、電磁兼容性等方面經(jīng)過了全面而嚴(yán)格的試驗驗證，滿足了航天工業(yè)標(biāo)準(zhǔn)方面的嚴(yán)格要求，不僅適用于航天領(lǐng)域各種運載工具的自動化測控系統(tǒng)，也適用于其它的工業(yè)自動化測控領(lǐng)域。也有為了滿足低電阻精確測量的需求，而設(shè)計的一種基于四線測量法的智能高精度微電阻測量儀6。系統(tǒng)使用模塊化設(shè)計方法，其中包括了恒流源、供電電源、AD轉(zhuǎn)換、按鍵與顯示等單元。測量儀采用四線測量法，將電壓測量回路和電流流入回路分開接線，并通過在電壓提取端設(shè)計電壓跟隨器，使電壓測量引線上的電流為零，可消除接觸電阻和引線電阻對微小電阻測量結(jié)果的影響

14、，提高系統(tǒng)的測量精度。當(dāng)然，還有很多基于FPGA的電感、電阻和電容測量儀的設(shè)計，與傳統(tǒng)的電感、電阻和電容測量儀比較，也能明顯的提高測量的精確度。1.3 課題主要設(shè)計內(nèi)容本設(shè)計的目的是利用VHDL設(shè)計一個有數(shù)碼管顯示的電阻、電容和電感測量儀。主要設(shè)計內(nèi)容有電阻、電容和電感測量儀硬件電路的設(shè)計；電阻、電容和電感測量儀的VHDL頂層設(shè)計；計頻模塊的VHDL設(shè)計；選擇模塊的VHDL設(shè)計以及數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊的VHDL設(shè)計。其中數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊的VHDL設(shè)計又包括進制轉(zhuǎn)換模塊的VHDL設(shè)計；譯碼模塊的VHDL設(shè)計；分頻模塊的VHDL設(shè)計；去零模塊的VHDL設(shè)計以及循環(huán)掃描顯示模塊的VHDL設(shè)計7。

15、2 設(shè)計要求與方案2.1 設(shè)計要求本次設(shè)計的電容、電阻和電感測量儀主要設(shè)計要求有：測量范圍的電阻值為；電容值為；電感值為；測量精度為±5%；利用數(shù)碼管顯示器來顯示測量數(shù)值，并利用發(fā)光二極管指示所測元件的類型和單位8。2.2 設(shè)計方案隨著電子技術(shù)的發(fā)展，電子自動化測控技術(shù)越發(fā)的完善。有傳統(tǒng)的測量電路構(gòu)成的測量儀器，也有利用先進的軟件設(shè)計，結(jié)合部分硬件電路來進行測量的儀器，后者比前者更加的有優(yōu)勢。利用軟件電路來替代部分硬件電路：第一，可以減少硬件元件的使用，有效的節(jié)約了資源；第二，硬件元件的減少，也會減少相應(yīng)的電路體積，節(jié)約空間，最終使產(chǎn)品的體積減小；第三，軟件電路相比較硬件電路而言，有

16、效的減少了在電路上的損耗，這樣使測量的數(shù)據(jù)更加的準(zhǔn)確9。我選擇的是電阻、電容和電感測量儀的VHDL設(shè)計，利用VHDL設(shè)計一個數(shù)字顯示的電阻、電容和電感測量儀。按照系統(tǒng)設(shè)計功能的要求，確定系統(tǒng)由3個模塊組成：計頻模塊；選擇模塊以及數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊，這三個模塊合成一個總模塊。其中，計頻模塊由3個小模塊組成，數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊由5個小模塊組成。系統(tǒng)結(jié)構(gòu)框圖如圖1所示。圖1 系統(tǒng)結(jié)構(gòu)框圖3 硬件電路的設(shè)計3.1 電阻、電容、電感測量電路測量電阻的方法有很多，常用的有伏安法測電阻、等效替代法測電阻、半偏法測電阻、惠斯登（通）電橋測電阻等。伏安法是中學(xué)常用實驗測量電阻的方法，但是伏安法與半偏法測量時

17、誤差較大，其余的方法操作起來比較復(fù)雜10。所以，我選擇使用555時基電路來測量電阻，因此需要使用NE555芯片。NE555為8腳時基集成電路，NE555是555系列的計時IC的其中的一種型號，555系列IC的引腳功能和運用都是相同的，只是型號有差異，價格不同其穩(wěn)定度、省電、可產(chǎn)生的振蕩頻率也不相同;而555是一個應(yīng)用普遍的計時IC，只需少量的電阻和電容，便可產(chǎn)生數(shù)位電路所需的不同頻率的脈波信號11。被測電阻是，電阻測量范圍為,參數(shù)為,使頻率落在范圍內(nèi)，這樣FPGA測量頻率誤差非常小，保證了測量精度12。即時： (1)時： (2)被測電阻為： (3)電阻測量電路如圖2所示。圖2 電阻測量電路要實

18、現(xiàn)高精度，大范圍測量電容器容量，并不是一件很容易的事情，其測量精度會受到基準(zhǔn)電容器本身誤差的影響。在這里我同樣和測量電阻一樣，選用555時基電路來測量電容。被測電容為，電容測量范圍為,電路參數(shù)為，同樣使頻率落在范圍內(nèi)，確保測量精度12。即被測電容為： (4)電容測量電路如圖3所示。圖3 電容測量電路在電子設(shè)計與制作過程中，經(jīng)常需要使用各種不同參數(shù)的電感線圈，這些電感線圈的電感量不像電阻那樣容易測量，有一些數(shù)字萬用表雖然有電感測量檔位，但是實際測量范圍有限，精度不高。所以我選用下面這種電感測量電路，測量維度較廣，能面對絕大部分情況下的電感測量，電路結(jié)構(gòu)簡單，工作起來穩(wěn)定可靠12。被測電感是，電感

19、測量范圍為,。然后頻率為： (5)其中為： (6)即被測電感為： (7)電感測量電路如圖4所示。圖4 電感測量電路因為上述電感測量電路輸出的是正弦信號，但輸入到FPGA的信號是方波信號，所以電感測量電路輸出的正弦信號要經(jīng)過信號變換電路轉(zhuǎn)換成方波信號，然后再輸入到FPGA中13。信號變換電路如圖5所示。圖5 信號變換電路3.2 FPGA測試電路當(dāng)測量電路完成后，需要將待測信號輸入FPGA測量模塊，一路接一個24MHz的晶振，一路作為輸入信號的輸入端，還有一路做一個選擇開關(guān)，選擇測量電感、電容或者電阻，最后輸出接數(shù)碼顯示電路14。FPGA測試電路如圖6所示。圖6 FPGA測試電路3.3 數(shù)碼顯示電

20、路一個數(shù)字測量儀，最終是將測量數(shù)據(jù)送到數(shù)碼顯示器上以數(shù)字形式顯示，但測量的是波形信號，所以需要將波形信號通過一系列轉(zhuǎn)換變成數(shù)字信號，最后顯示在數(shù)碼顯示器上，這就需要一個數(shù)碼顯示電路。數(shù)碼顯示電路如圖7所示。圖7 數(shù)碼顯示電路4 軟件電路的設(shè)計4.1 程序設(shè)計與仿真軟件簡介在這次畢業(yè)設(shè)計中，對于程序的設(shè)計及仿真，我選用的軟件是Quartus 。Quartus 是Altera提供的FPGA開發(fā)集成環(huán)境，能適用各種特定的設(shè)計需求，也是單芯片可編程系統(tǒng)設(shè)計的綜合性環(huán)境和開發(fā)的基本設(shè)計工具。Quartus 設(shè)計完全支持VHDL的設(shè)計流程，內(nèi)部嵌有VHDL邏輯綜合器。同樣的，Quartus 也具備有仿真的

21、功能，同時也支持第三方的仿真工具15。Quartus 有模塊化的編譯器。編譯器的功能模塊有時序分析器、分析/綜合器、裝配器、適配器、編輯數(shù)據(jù)接口等?？梢赃x擇Start Compilation來運行所有的編譯器模塊。此外，Quartus 還包括許多十分有用的LPM模塊，它們是高級系統(tǒng)構(gòu)建的重要組成部分，也可在Quartus 中與普通設(shè)計文件一起使用15。Quartus 編譯器支持的硬件描述語言有VHDL、Verilog以及AHDL。在設(shè)計輸入之后，Quartus 的編譯器將給出設(shè)計輸入的錯誤報告。Quartus 有設(shè)計錯誤定位器，用來確定文本或圖形設(shè)計中的錯誤。在進行編譯后，就可以對設(shè)計進行時序

22、仿真。在仿真前，需要利用波形編輯器編輯一個波形激勵文件。編譯和仿真經(jīng)檢測無誤后，便可以將下載信息通過Quartus 提供的編程器下載至目標(biāo)器件中去了15。4.2 總體模塊設(shè)計電阻、電容和電感測量儀總體模塊zong的內(nèi)部結(jié)構(gòu)如圖8和9所示。圖8 zong內(nèi)部結(jié)構(gòu)圖1圖9 zong內(nèi)部結(jié)構(gòu)圖2在圖8、9中，pinlv是計頻模塊，輸出是頻率值f，din0輸出是電阻值，電阻值是根據(jù)公式（3）得到（多除以10是為了使電阻單位為）。din1輸出為電容值，電容值根據(jù)公式（4）得到。din2輸出為電感值，電感值根據(jù)公式（7）得到。XANZEY模塊為選擇模塊。doublekill為數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊。電阻、電

23、容和電感測量儀總體模塊zong如圖10所示。圖10 總體模塊zong4.3 計頻模塊設(shè)計在總體模塊中有一個pinlv計頻模塊，它的功能主要就是計算輸入fin頻率的個數(shù)。在計頻模塊中完成這一功能的是模塊FRENY，模塊FRENY完成計數(shù)功能，計算頻率個數(shù)。在計頻模塊中，要完成頻率的計數(shù)，還需要輸入一個時鐘信號，所以，還需要兩個模塊，分別是模塊CHANGEYY和模塊CHANGE1。模塊CHANGEYY的功能是根據(jù)輸入信號頻率范圍對CLK24M時鐘進行分頻，分頻后得到的時鐘信號用于防抖動。模塊CHANGEYY分頻后得到的時鐘信號給模塊CHANGE1作為時鐘信號，以防止輸入信號fin的抖動，所以模塊C

24、HANGE1的主要功能就是防止輸入信號抖動16。計頻模塊pinlv內(nèi)部結(jié)構(gòu)如圖11所示。圖11 計頻模塊pinlv內(nèi)部結(jié)構(gòu)圖計頻模塊pinlv如圖12所示。圖12 計頻模塊pinlv4.3.1 模塊FRENY設(shè)計在計頻模塊中，模塊FRENY是計數(shù)模塊，主要功能是對fin輸入的頻率，計算頻率個數(shù)。模塊FRENY如圖13所示。圖13 計數(shù)模塊FRENY4.3.2 模塊CHANGEYY設(shè)計在計頻模塊中，模塊CHANGEYY是分頻模塊，主要功能是根據(jù)輸入信號的頻率范圍對CLK24M時鐘進行分頻17。模塊CHANGEYY如圖14所示。圖14 分頻模塊CHANGEYY4.3.3 模塊CHANGE1設(shè)計在計

25、頻模塊中，模塊CHANGE1是防抖模塊，主要功能是將模塊CHANGEYY分頻后的時鐘給模塊CHANGE1作為時鐘信號，以防止輸入信號fin的抖動。模塊CHANGE1如圖15所示。圖15 防抖模塊CHANGE14.4 選擇模塊設(shè)計在總體模塊中有一個選擇模塊XANZEY，它的主要功能就是完成數(shù)據(jù)的轉(zhuǎn)換，將24位數(shù)據(jù)、26位數(shù)據(jù)和27位數(shù)據(jù)變成17位數(shù)據(jù)，并且有選擇性的輸出，這樣就做到了分別對電感值、電阻值和電容值的輸出。在選擇模塊中開關(guān)量k是選擇輸出電阻值、電容值和電感值的關(guān)鍵，開關(guān)k為00時輸出電阻值，開關(guān)k為01時輸出電容值，開關(guān)k為10時輸出電感值，并且變成17位輸出。同時din7接口輸出數(shù)

26、字0、1、2分別表示電阻值、電容值、電感值18。選擇模塊XANZEY如圖16所示。圖16 選擇模塊XANZEY4.5 數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊設(shè)計在總體模塊zong中還有一個重要的模塊，那就是數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊doublekill。在數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊中，從名字上就可以看出它的主要功能就是對數(shù)據(jù)進行轉(zhuǎn)換、譯碼，最后顯示在數(shù)碼管上。在中間因為功能需要還要加上分頻模塊和去零模塊。在數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊中，將輸入的數(shù)據(jù)din16.0轉(zhuǎn)換成5位十進制數(shù)，每位十進制數(shù)用5位二進制數(shù)表示，然后進行譯碼顯示。除法模塊的功能是將輸入的數(shù)據(jù)din16.0轉(zhuǎn)換成5位十進制數(shù)；模塊DOUBLEYY能將每位十進制數(shù)用

27、5位二進制數(shù)表示且設(shè)置小數(shù)點；譯碼模塊QDYMQDYM則將數(shù)據(jù)譯成數(shù)碼管顯示的數(shù)字；分頻模塊FENPIN將24MHz的時鐘信號分頻成1.7KHz，去零模塊QULING可以使高位的零不顯示出來；循環(huán)掃描顯示模塊DISPDISP的功能是用4位數(shù)碼管循環(huán)掃描顯示測量數(shù)據(jù)。數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊doublekill內(nèi)部結(jié)構(gòu)如圖17、18、19所示。 圖17 模塊doublekill內(nèi)部結(jié)構(gòu)圖 圖18 模塊doublekill內(nèi)部結(jié)構(gòu)圖圖19 模塊doublekill內(nèi)部結(jié)構(gòu)圖數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊doublekill如圖20所示。圖20 數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊doublekill4.5.1 模塊DOUBLE

28、YY設(shè)計在數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊中，第一個重要的模塊就是轉(zhuǎn)換模塊DOUBLEYY，它的主要功能就是將每位十進制數(shù)用5位二進制數(shù)表示并且設(shè)置小數(shù)點。開關(guān)k1.0為00時，輸出的5位5位十進制數(shù)是電阻值；開關(guān)k1.0為01時，輸出的5位十進制數(shù)是電容值；開關(guān)k1.0為10時，輸出的5位十進制數(shù)是電感值。轉(zhuǎn)換模塊DOUBLEYY如圖21所示。圖21 轉(zhuǎn)換模塊DOUBLEYY4.5.2 模塊QDYMQDYM設(shè)計在數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊中，譯碼模塊QDYMQDYM也是很重要的一部分，它的主要功能是將每一個輸入譯成數(shù)碼管顯示的數(shù)字19。譯碼模塊QDYMQDYM如圖22所示。圖22 譯碼模塊QDYMQDYM4.

29、5.3 模塊FENPIN設(shè)計在數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊中，輸入最后循環(huán)掃描顯示模塊的時鐘信號不是24MHz，所以就需要一個分頻模塊，來將24MHz時鐘信號分頻為1.7KHz。分頻模塊FENPIN如圖23所示。圖23 分頻模塊FENPIN4.5.4 模塊QULING設(shè)計在數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊中，經(jīng)過譯碼模塊輸出的數(shù)據(jù)有高位為零的，不能直接進入循環(huán)掃描顯示模塊，所以需要一個去零模塊來將高位的零不顯示。去零模塊QULING如圖24所示。圖24 去零模塊QULING4.5.5 模塊DISPDISP設(shè)計在數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊中，最后一個就是循環(huán)掃描顯示模塊DISPDISP。它的主要功能就是將經(jīng)過譯碼，去零后

30、的測量數(shù)據(jù)，用8位數(shù)碼管循環(huán)掃描顯示，最后數(shù)據(jù)顯示在8位數(shù)碼管上20。循環(huán)掃描顯示模塊DISPDISP如圖25所示。圖25 循環(huán)掃描顯示模塊DISPDISP5 系統(tǒng)調(diào)試運行及結(jié)果分析5.1 計頻模塊時序仿真波形圖分析在完成硬件電路和軟件程序的設(shè)計之后，就是進行時序仿真了，通過仿真，設(shè)置合理的參數(shù)，得到不同模塊的波形圖，通過對波形圖波形的分析來判斷程序是否正確，如果正確就會和預(yù)期的波形一致，如果錯誤，仿真波形就會與預(yù)期出現(xiàn)偏差，就需要對程序進行檢查以及調(diào)整。因為整體模塊的仿真在條件有限的情況下，沒有辦法進行仿真，所以分別對每個分模塊進行系統(tǒng)仿真，如果所有的模塊都沒有問題，那么就代表整個程序設(shè)計沒

31、有問題，本次設(shè)計是合理的。下面分別對每個分模塊進行時序仿真。計頻模塊是用來計算輸入fin頻率的個數(shù)，為了完成這個功能，計頻模塊又分為三個小模塊，分別是計數(shù)模塊FRENY、分頻模塊CHANGEYY、防抖模塊CHANGE1。5.1.1 計數(shù)模塊FRENY波形圖分析我們先對最重要的計數(shù)模塊進行仿真。計數(shù)模塊FRENY仿真波形圖如圖26和27所示。圖26 計數(shù)模塊FRENY仿真波形圖1圖27 計數(shù)模塊FRENY仿真波形圖2從圖中可以看出，根據(jù)程序設(shè)計要求（程序見附錄），當(dāng)clk24m輸入為24MHz的時鐘，clk1就會分頻成周期為2秒的時鐘，高電平時間為1秒，低電平時間為1秒。但是因為24MHz太大，

32、仿真軟件沒有辦法仿真，所以修改了程序，將時鐘分頻條件改為24Hz。從波形圖中看出，clk1為周期為2秒的時鐘，在clk1為高電平時計數(shù)，clk1為低電平時送數(shù)和清零，clk1高電平時，fin輸入信號有十個周期，所以cout輸出顯示為10，仿真波形符合最終程序要求，計數(shù)模塊FRENY沒有問題。5.1.2 分頻模塊CHANGEYY波形圖分析分頻模塊CHANGEYY仿真波形圖如圖28和29所示。圖28 分頻模塊CHANGEYY仿真波形圖1圖29 分頻模塊CHANGEYY仿真波形圖2從圖中可以看出，根據(jù)程序設(shè)計要求，因為輸入時鐘為24MHz，當(dāng)輸入信號din的頻率大于100KHz時，時鐘clk頻率為6

33、MHz，即為四分頻。當(dāng)輸入信號din的頻率小于100KHz且大于10KHz時，時鐘clk頻率為1MHz，即為24分頻。然后還有幾種分頻情況，但是因為分頻后頻率太小，從仿真波形中沒有辦法看不來，所以只列舉以上兩種情況。從圖中可以看到，當(dāng)輸入信號頻率為557072Hz時，大于100KHz,所以為四分頻，輸出時鐘頻率為6MHz；當(dāng)輸入信號頻率為32784Hz時，小于100KHz，大于10KHz，所以為24分頻，輸出時鐘頻率為1MHz。因此從波形圖可以看出，分頻模塊CHANGEYY沒有問題。5.1.3 防抖模塊CHANGE1波形圖分析防抖模塊CHANGE1仿真波形圖如圖30所示。圖30 防抖模塊CHA

34、NGE1仿真波形圖防抖模塊是將模塊CHANGEYY分頻后的時鐘作為時鐘信號，以防止輸入信號的抖動。從圖中可以看出，當(dāng)clk變?yōu)楦唠娖綍r，fin值賦給fout，所以符合程序設(shè)計要求，防抖模塊CHANGE1沒有問題。5.2 選擇模塊時序仿真波形圖分析選擇模塊XANZEY的主要功能就是完成數(shù)據(jù)的轉(zhuǎn)換，將24位數(shù)據(jù)、26位數(shù)據(jù)和27位數(shù)據(jù)變成17位數(shù)據(jù)輸出，并且有選擇性的輸出，分別對電阻值、電容值和電感值輸出。所以根據(jù)程序設(shè)計要求，當(dāng)開關(guān)k為00時輸出電阻值，開關(guān)k為01時輸出電容值，開關(guān)k為10時輸出電感值，同時din7接口輸出數(shù)字0、1、2分別表示電阻值、電容值、電感值。選擇模塊XANZEY仿真波

35、形圖如圖31、32、33所示。圖31 選擇模塊XANZEY仿真波形圖(K為00)圖32 選擇模塊XANZEY仿真波形圖(K為01)圖33 選擇模塊XANZEY仿真波形圖(K為10)從圖中可以看出，當(dāng)開關(guān)k為00時，輸出接口dout輸出的是輸入din0的值，din7輸出為0；當(dāng)開關(guān)k為01時，輸出接口dout輸出的是輸入din1的值，din7輸出為1；當(dāng)開關(guān)k為10時，輸出接口dout輸出的是輸入din2的值，din7輸出為2；所以仿真波形與程序設(shè)計要求相同，選擇模塊XANZEY沒有問題。5.3 數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊時序仿真波形圖分析數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊doublekill的主要功能就是對數(shù)據(jù)進

36、行轉(zhuǎn)換、譯碼，最后顯示在數(shù)碼管上。在中間還要加上一個分頻模塊和一個去零模塊。所以數(shù)據(jù)轉(zhuǎn)換譯碼顯示模塊又分為轉(zhuǎn)換模塊DOUBLEYY、譯碼模塊QDYMQDYM、分頻模塊FENPIN、去零模塊QULING以及循環(huán)掃描顯示模塊DISPDISP。下面對這五個分模塊進行仿真，先從轉(zhuǎn)換模塊開始。5.3.1 轉(zhuǎn)換模塊DOUBLEYY波形圖分析轉(zhuǎn)換模塊DOUBLEYY時序仿真波形圖如圖34、35、36所示。圖34 轉(zhuǎn)換模塊DOUBLEYY仿真波形圖1圖35 轉(zhuǎn)換模塊DOUBLEYY仿真波形圖2圖36 轉(zhuǎn)換模塊DOUBLEYY仿真波形圖3根據(jù)程序設(shè)計要求，輸出是5位十進制數(shù)，開關(guān)k為00時，設(shè)置小數(shù)點在右邊第3

37、位，當(dāng)開關(guān)k為01或者10時，設(shè)置小數(shù)點在右邊第4位。從圖中可以看出，當(dāng)開關(guān)k為00時，被設(shè)置的小數(shù)點在輸出dout2，位于右邊第3位，當(dāng)開關(guān)k為01或者10時，被設(shè)置的小數(shù)點在輸出dout3，位于右邊第4位，其余的輸出與輸入一致。所以仿真波形與程序設(shè)計要求相同，轉(zhuǎn)換模塊DOUBLEYY沒有問題。5.3.2 譯碼模塊QDYMQDYM波形圖分析譯碼模塊QDYMQDYM仿真波形圖如圖37、38、39、40所示。圖37 譯碼模塊QDYMQDYM仿真波形圖1圖38 譯碼模塊QDYMQDYM仿真波形圖2圖39 譯碼模塊QDYMQDYM仿真波形圖3圖40 譯碼模塊QDYMQDYM仿真波形圖4根據(jù)程序設(shè)計要

38、求，譯碼模塊輸入一個二進制數(shù)，會譯碼成對應(yīng)的8位數(shù)碼管的二進制數(shù)，從而在數(shù)碼管上顯示出來。因為譯碼的數(shù)比較多，所以仿真的時候只隨機選擇了其中四組數(shù)字來進行仿真驗證。當(dāng)輸入為00011時，譯碼輸出為01001111，如圖37所示；當(dāng)輸入為01000時，譯碼輸出為01111111，如圖38所示；當(dāng)輸入為10000時，譯碼輸出為10111111，如圖39所示；當(dāng)輸入為11001時，譯碼輸出為11101111，如圖40所示。所有的仿真結(jié)果都是正確的，與程序相同，所以譯碼模塊QDYMQDYM沒有問題。分頻模塊FENPIN的功能是將輸入的24MHz的時鐘分頻為1.7KHz的時鐘。因為24MHz的頻率較大，

39、無法在軟件的仿真中實現(xiàn)，所以在這里就沒有對分頻模塊進行仿真實驗，但是對于分頻模塊的VHDL語言的程序進行了編譯，結(jié)果是沒有錯誤的。5.3.3 去零模塊QULING波形圖分析去零模塊QULING仿真波形圖如圖41、42、43、44、45所示。圖41 去零模塊QULING仿真波形圖1圖42 去零模塊QULING仿真波形圖2圖43 去零模塊QULING仿真波形圖3圖44 去零模塊QULING仿真波形圖4圖45 去零模塊QULING仿真波形圖5在去零模塊的程序中，當(dāng)din4輸入不為00111111時，直接將輸入din0至din4賦值給對應(yīng)的輸出dout0至dout4，如圖41所示。當(dāng)din4輸入為00

40、111111時，再看din3輸入是不是00111111，不是的話，就只將輸出dout4賦值為0，dout0至dout3對應(yīng)賦值，如圖42所示。如果din3輸入是00111111，則再看輸入din2是不是00111111，不是的話，就將輸出dout4和dout3賦值為0，dout0至dout2對應(yīng)賦值，如圖43所示。如果din2輸入為00111111，再看輸入din1的值是不是00111111，如果不是，就將輸出dout4、dout3和dout2都賦值為0，dout0和dout1對應(yīng)賦值din0和din1，如圖44所示。最后當(dāng)din1的值時00111111時，則將輸出dout1至dout4都賦值

41、為0，只把輸入din0的值賦給輸出dout0，如圖45所示，這樣就完成了高位去零的功能。所以從仿真波形圖可以看出，仿真結(jié)果與程序設(shè)計一致，去零模塊QULING沒有任何問題。5.3.4 循環(huán)掃描顯示DISPDISP波形圖分析循環(huán)掃描顯示模塊DISPDISP仿真波形圖如圖46所示。圖46 循環(huán)掃描顯示模塊DISPDISP仿真波形圖根據(jù)循環(huán)掃描顯示模塊的程序設(shè)計，分為S0至S7八個狀態(tài)，當(dāng)輸入時鐘信號為高電平時，依次由狀態(tài)S0向S7轉(zhuǎn)移，最后回到S0。從仿真波形圖中可以看出，當(dāng)時鐘信號第一個高電平到來時，進入狀態(tài)S0，dout輸出din0的值，端口fu輸出顯示為000；當(dāng)?shù)诙€高電平到來時，由狀態(tài)S

42、0進入S1，dout輸出din1的值，端口fu輸出顯示為001；當(dāng)?shù)谌齻€高電平到來時，由狀態(tài)S1進入S2，dout輸出din2的值，端口fu輸出顯示為010；當(dāng)?shù)谒膫€高電平到來時，由狀態(tài)S2進入S3，dout輸出din3的值，端口fu輸出顯示為011；當(dāng)?shù)谖鍌€高電平到來時，由狀態(tài)S3進入S4，dout輸出din4的值，端口fu輸出顯示為100；當(dāng)?shù)诹鶄€高電平到來時，由狀態(tài)S4進入S5，dout輸出din5的值，端口fu輸出顯示為101；當(dāng)?shù)谄邆€高電平到來時，由狀態(tài)S5進入S6，dout輸出din6的值，端口fu輸出顯示為110；當(dāng)?shù)诎藗€高電平到來時，由狀態(tài)S6進入S7，dout輸出din7的值

43、，端口fu輸出顯示為111；當(dāng)?shù)诰艂€高電平到來時，由狀態(tài)S7重新進入S0，dout輸出din0的值，端口fu輸出顯示為000。所以仿真波形與程序設(shè)計要求一致，循環(huán)掃描顯示模塊DISPDISP沒有問題。5.4 設(shè)計課題的誤差及缺陷分析這次畢業(yè)設(shè)計通過一段時間的努力，總算是完成了。整個設(shè)計的過程中比較順利，成功的達到了課題設(shè)計要求，畢業(yè)論文也即將完成。但是在這整個的設(shè)計過程中還是有很多的不足和缺陷的地方。第一，首先因為實驗條件的問題，沒有辦法對整個整體模塊進行仿真驗證和實驗驗證，沒有相應(yīng)的硬件條件，這是一個遺憾；第二，在仿真實驗中，實際輸入時鐘頻率是24MHz，但是因為仿真軟件的原因，24MHz的

44、頻率過大，沒有辦法實現(xiàn)仿真，所以在用到24MHz時鐘的模塊，不是用其他的合理的頻率代替，就是因為沒有辦法仿真，只能放棄；第三，最后的仿真結(jié)果雖然和設(shè)計的程序一致，但是仔細查看還是發(fā)現(xiàn)，有些誤差。例如：計頻模塊中對時鐘的分頻，最后要求得到的時鐘周期為2秒，高電平1秒，低電平1秒，但是仿真得到的波形周期在高電平段應(yīng)該維持了1.03秒左右，有0.03秒的誤差，這應(yīng)該是電路以及軟件本身的原因，與程序無關(guān)。本次設(shè)計還是有著一些問題，所以希望在以后的工作生活中，更加仔細認真，避免人為的錯誤，減少實驗誤差。5.5 設(shè)計體會做EDA技術(shù)的畢業(yè)設(shè)計是一種很好地體驗，這個課題需要完美的掌握有關(guān)于EDA技術(shù)的基礎(chǔ)知

45、識，需要能夠靈活的運用它們。這是對整個大學(xué)生涯，所學(xué)習(xí)知識的檢驗，也是對學(xué)生學(xué)習(xí)有關(guān)課外知識的能力的一種肯定。做一個畢業(yè)設(shè)計，除了需要課本上的知識之外，還需要掌握一定的課外知識。從選定課題，到初步確定設(shè)計方案，再到后面的硬件電路設(shè)計、軟件電路設(shè)計，這一整個過程中涉及到的問題與我們的生活息息相關(guān)。在做硬件設(shè)計和軟件設(shè)計的過程中，能夠更好地幫助我們吸收消化我們學(xué)習(xí)和掌握的相關(guān)知識，讓我們能夠更好地利用我們所學(xué)的知識，去完成我們需要完成的事情。通過這次畢業(yè)設(shè)計，也加強了我對EDA技術(shù)的了解，提高了發(fā)現(xiàn)問題、解決問題的能力，深刻影響著以后的學(xué)習(xí)和工作。結(jié)束語為期一個學(xué)期的畢業(yè)設(shè)計快要結(jié)束了，這次我的課

46、題是“電阻、電容和電感測量儀的VHDL設(shè)計”。剛開始的時候，確實沒有頭緒，不知道如何下手，對EDA相關(guān)知識的掌握也不好，后來在老師細心的指導(dǎo)下和同學(xué)們的幫助下，如期完成了設(shè)計任務(wù)，這期間感觸頗多。課題設(shè)計歷時并不很長，但是通過自己在圖書館查閱資料，在網(wǎng)上搜索相關(guān)信息，在實驗室調(diào)試程序等，我經(jīng)歷了畢業(yè)設(shè)計這一大學(xué)生涯最后的任務(wù)，感到很高興。通過設(shè)計這個課題，能夠更多的掌握EDA的知識以及基于FPGA設(shè)計的基本思路與原理。通過課題也將以前學(xué)習(xí)的一些知識都聯(lián)系起來，熟悉了所學(xué)知識，提高了自己的學(xué)習(xí)能力，為以后工作奠定了一定的理論基礎(chǔ)。這次做出來的電阻、電容和電感測量儀的VHDL設(shè)計雖然還有這樣或者那

47、樣的缺陷，但是總的來說還是做好了的。仿真結(jié)果也是正確的，說明我的設(shè)計思路是正確的，當(dāng)我看著電腦上那一張張圖片和一段段程序時，內(nèi)心深處的那種滿足感無法言喻，這也更加堅定了我要努力學(xué)習(xí)知識，把所學(xué)知識能夠靈活運用的決心。希望在以后的生活中我能繼續(xù)利用我的所學(xué)，創(chuàng)造出知識的價值。畢業(yè)設(shè)計使我們大學(xué)生涯的最后一個任務(wù)，能夠完成這項任務(wù)，并且順利的從大學(xué)畢業(yè)，讓我感到由衷的開心。馬上就要畢業(yè)，即將走入社會，在此畢業(yè)設(shè)計最終完成之際，向所有關(guān)心和幫助過我的老師、同學(xué)和朋友表示深深感謝！沒有老師的指導(dǎo)，就沒有問題的解決，沒有同學(xué)的幫助，就沒有可能這么順利的完成這次畢業(yè)設(shè)計。所以再一次感謝我的輔導(dǎo)老師和幫助過

48、我的同學(xué)，謝謝你們！參考文獻1 蔣煥文.電子測量M.北京：計量出版社，1988.133139. Jiang Huanwen. Electronic measurement M. Beijing: Metrology Publishing House, 1988.133 139.(in Chinese）2 朱運利.EDA技術(shù)應(yīng)用M.北京：電子工業(yè)出版社，2004.3654. Zhu Yunli.EDA technology application M. Beijing: Publishing House of electronics industry, 2004.36 54.(in Chines

49、e）3 李冰.EDA工程概論M.北京：清華大學(xué)出版社，2002.2543. Li Bing.EDA engineering introduction M. Beijing: Tsinghua University press, 2002.25 43.(in Chinese）4 宋萬杰.CPLD技術(shù)及其應(yīng)用M.西安：西安電子科技大學(xué)出版社，1999.55 67. Song Wanjie.CPLD technology and its application M. Xi'an: Xi'an Electronic and Science University press, 1999.

50、55 67.(in Chinese）5 周潤景.基于Quartus II的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例M.北京：電子工 業(yè)出版社，2007.1527. Zhou Runjing. An example of FPGA/CPLD digital system design based on Quartus II M. Beijing: Publishing House of electronics industry, 2007.15 27. (in Chinese）6 楊吉祥.電子測量技術(shù)基礎(chǔ)M.南京：東南大學(xué)出版社，2004.77112. Yang Jixiang. Foundation

51、 of electronic measurement technology M. Nanjing: Publishing House of Southeast University, 2004.77 112.(in Chinese）7 周立功.EDA實驗與實踐M.北京：航空航天大學(xué)出版社，2007.4456. Zhou ligong.EDA experiment and practice M. Beijing: Beijing University of Aeronautics and Astronautics, 2007.44 56.(in Chinese）8 王振紅. FPGA電子系統(tǒng)設(shè)計

52、項目實戰(zhàn)M.北京：清華大學(xué)出版社，2014.538 552. Wang Zhenhong. FPGA electronic system design project M. Beijing: Publishing House of Tsinghua University, 2014.538 552.(in Chinese）9 彭介華.電子技術(shù)課程設(shè)計指導(dǎo)M.北京：高等教育出版社，1997.96108. Peng Jiehua. Electronic technology curriculum design guidance M. Beijing: Higher Education Press,

53、 1997.96 108.(in Chinese）10 閻石.數(shù)字電子技術(shù)M.北京：高等教育出版社，2009.2577. Yan shi.digital electronic technology M. Beijing: Higher Education Press,2009.25 77.(in Chinese）11 陳有卿.555時基集成電路原理與應(yīng)用M.北京：機械工業(yè)出版社，2006.132 144.Chen Youqing.555 integrated circuit principle and application M. Beijing: Mechanical Industry Pr

54、ess, 2006.132 144.(in Chinese）12 謝自美.電子線路設(shè)計.實驗.測試（第二版)M.武漢：華中科技大學(xué)出版社， 2002.5769.Xie Zimei. Electronic circuit design. Experiment. Test (Second Edition) M.Wuhan: Huazhong University of Science and Technology press, 2002.57 69.(in Chinese）13 康華光.電子技術(shù)基礎(chǔ)模擬部分M.武漢：華中科技大學(xué)出版社，2005.12 89.Kang huaguang. Electronic technology based analog part M.Wuhan: Huazhong University of Science and Technology press, 2005.12 89.(in Chinese）14 Volnei A.Pedroni.VHDL數(shù)字電路設(shè)計教程M.北京：電子工業(yè)出版社， 2006.105132.Volnei A.Pedroni.VHDL digital circuit design tutorial M. Beijing: Publ