MOSFET的封裝形式

1、mosfet的封裝形式封裝技術也直接影響到芯片的性能和品質，對同樣的芯片以不同形式的封裝，也能提高芯片的性能。所以芯片的封裝技術是非常重要的。 以安裝在pcb的方式區(qū)分，功率mosfet的封裝形式有插入式（through hole）和表面貼裝式（surface mount）二大類。插入式就是mosfet的管腳穿過pcb的安裝孔焊接在pcb上。表面貼裝則是mosfet的管腳及散熱法蘭焊接在pcb表面的焊盤上。 常見的直插式封裝如雙列直插式封裝（dip），晶體管外形封裝（to），插針網格陣列封裝（pga）等。型的表面貼裝式如晶體管外形封裝（d-pak），小外形晶體管封裝（sot

2、），小外形封裝（sop），方形扁平封裝（qfp），塑封有引線芯片載體（plcc）等等。 電腦主板一般不采用直插式封裝的mosfet，本文不討論直插式封裝的mosfet。 一般來說，“芯片封裝”有2層含義，一個是封裝外形規(guī)格，一個是封裝技術。對于封裝外形規(guī)格來說，國際上有芯片封裝標準，規(guī)定了統(tǒng)一的封裝形狀和尺寸。封裝技術是芯片廠商采用的封裝材料和技術工藝，各芯片廠商都有各自的技術，并為自己的技術注冊商標名稱，所以有些封裝技術的商標名稱不同，但其技術形式基本相同。我們先從標準的封裝外形規(guī)格說起。to封裝to（transistor out-line）的中文意思是“晶體管外形”。這是早期的封

3、裝規(guī)格，例如to-92，to-92l，to-220，to-252等等都是插入式封裝設計。近年來表面貼裝市場需求量增大，to封裝也進展到表面貼裝式封裝。 to252和to263就是表面貼裝封裝。其中to-252又稱之為d-pak，to-263又稱之為d2pak。-pak封裝的mosfet有3個電極，柵極（g）、漏極（d）、源極（s）。其中漏極（d）的引腳被剪斷不用，而是使用背面的散熱板作漏極（d），直接焊接在pcb上，一方面用于輸出大電流，一方面通過pcb散熱。所以pcb的d-pak焊盤有三處，漏極（d）焊盤較大。sot封裝sot（small out-line transis

4、tor）小外形晶體管封裝。這種封裝就是貼片型小功率晶體管封裝，比to封裝體積小，一般用于小功率mosfet。常見的規(guī)格如上。主板上常用四端引腳的sot-89 mosfet。 sop封裝sop（small out-line package）的中文意思是“小外形封裝”。sop是表面貼裝型封裝之一，引腳從封裝兩側引出呈海鷗翼狀(l 字形)。材料有塑料和陶瓷兩種。sop也叫sol 和dfp。sop封裝標準有sop-8、sop-16、sop-20、sop-28等等，sop后面的數(shù)字表示引腳數(shù)。mosfet的sop封裝多數(shù)采用sop-8規(guī)格，業(yè)界往往把“p

5、”省略，叫so（small out-line ）。 so-8采用塑料封裝，沒有散熱底板，散熱不良，一般用于小功率mosfet。so-8是philip公司首先開發(fā)的，以后逐漸派生出tsop（薄小外形封裝）、vsop（甚小外形封裝）、 ssop（縮小型sop）、tssop（薄的縮小型sop）等標準規(guī)格。 這些派生的幾種封裝規(guī)格中，tsop和tssop常用于mosfet封裝qfn-56封裝qfn（quad flat non-leaded package）是表面貼裝型封裝之一，中文叫做四邊無引線扁平封裝，是一種焊盤尺寸小、體積小、以塑料作為密

6、封材料的新興表面貼裝芯片封裝技術。現(xiàn)在多稱為lcc。qfn是日本電子機械工業(yè)會規(guī)定的名稱。封裝四邊配置有電極接點，由于無引線，貼裝占有面積比qfp小，高度比qfp低。這種封裝也稱為lcc、pclc、plcc等。qfn本來用于集成電路的封裝，mosfet不會采用的。intel提出的整合驅動與mosfet的drmos采用qfn-56封裝，56是指在芯片背面有56個連接pin。最新封裝形式 由于cpu的低電壓、大電流的發(fā)展趨勢，對mosfet提出輸出電流大，導通電阻低，發(fā)熱量低散熱快，體積小的要求。mosfet廠商除了改進芯片生產技術和工藝外，也不斷改進封裝技術，在與標準外形規(guī)格兼容的基礎上，提出新

7、的封裝外形，并為自己研發(fā)的新封裝注冊商標名稱。 下面分別介紹主要mosfet廠商最新的封裝形式。 瑞薩（renesas）的wpak、lfpak和lfpak-i 封裝wpak是瑞薩開發(fā)的一種高熱輻射封裝，通過仿d-pak封裝那樣把芯片散熱板焊接在主板上，通過主板散熱，使小形封裝的wpak也可以達到d-pak的輸出電流。wpak-d2封裝了高/低2顆mosfet，減小布線電感。lfpak和lfpak-i是瑞薩開發(fā)的另外2種與so-8兼容的小形封裝。lfpak類似d-pak比d-pak體積小。lfpak-i是將散熱板向上，通過散熱片散熱。 威世power-pak和polar-pak封裝&#

8、160;power-pak是威世公司注冊的mosfet封裝名稱。power-pak包括有power-pak1212-8、power-pak so-8兩種規(guī)格。polar pak是雙面散熱的小形封裝。 安森美的so-8和wdfn8扁平引腳封裝安美森半導體開發(fā)了2種扁平引腳的mosfet，其中so-8兼容的扁平引腳被很多主板采用。菲利普（philps）的lfpak和qlpak封裝首先開發(fā)so-8的菲利普也有改進so-8的新封裝技術，就是lfpak和qlpak。意法（st）半導體的powerso-8封裝 法意半導體的so-8改進技術叫做power so-8。飛兆（fai

9、rchild）半導體的power 56封裝國際整流器（ir）的direct fet封裝 direct fet封裝屬于反裝型的，漏極（d）的散熱板朝上，并覆蓋金屬外殼，通過金屬外殼散熱。內部封裝技術 前面介紹的最新封裝形式都是mosfet的外部封裝。這些最新封裝還包括內部封裝技術的改進，盡管這些新封裝技術的商標名稱多種多樣，其內部封裝技術改進主要有三方面：一是改進封裝內部的互連技術，二是增加漏極散熱板，三是改變散熱的熱傳導方向。 封裝內部的互連技術:早期的標準封裝，包括to，d-pak、sot、sop，多采用焊線式的內部互連，在cpu核心電壓較高，電流較小時期，這種

10、封裝可以滿足需求。當cpu供電進展到低電壓、大電流時代，焊線式封裝就難以滿足了。以標準焊線式so-8為例，作為小功率mosfet封裝，發(fā)熱量很小，對芯片的散熱設計沒有特別要求。主板的局部小功率供電（風扇調速）多采用這種so-8的mosfet。但用于現(xiàn)代的cpu供電就不能勝任了。這是由于焊線式so-8的性能受到封裝電阻、封裝電感、pn結到pcb和外殼的熱阻等四個因素的限制。 封裝電阻 mosfet在導通時存在電阻（rds(on)），這個電阻包括芯片內pn結電阻和焊線電阻，其中焊線電阻占50%。rds(on)是影響mosfet性能的重要因素。 封裝電感 內部焊線的引線框封裝的柵極、源極和漏極連接處

11、會引入寄生電感。源極電感在電路中將會以共源電感形式出現(xiàn)，對mosfet的開關速度有著重大影響。 芯片pn結到pcb的熱阻 芯片的漏極粘合在引線框上,引線框被塑封殼包圍，塑料是熱的不良導體。漏極的熱傳導路徑是芯片引線框引腳pcb，這么長的路徑必然是高熱阻。至于源極的熱傳導還要經過焊線到pcb，熱阻更高。 芯片pn結到外殼(封裝頂部)的熱阻  由于標準的so-8采用塑料包封,芯片到封裝頂部的傳熱路徑很差。上述四種限制對其電學和熱學性能有著極大的影響。隨著電流密度要求的提高,mosfet廠商采用so-8的尺寸規(guī)格，同時對焊線互連形式進行改進，用金屬帶、或金屬夾板代替焊線，降低封裝電阻、電感

12、和熱阻。國際整流器（ir）稱之為copper strap技術，威世（vishay）稱之為power connect 技術，還有稱之為wireless package。據國際半導體報道，用銅帶取代焊線后，熱阻降低了10-20%，源極至封裝的電阻降低了61%。特別一提的是用銅帶替換14根2-mil金線，芯片源極電阻從1.1 mw 降到 0.11 m。漏極散熱板 標準so-8封裝采用塑料把芯片全部包圍，低熱阻的熱傳導通路只是芯片到pcb的引腳。底部緊貼pcb的是塑料外殼。塑料是熱的不良導體，影響漏極的散熱。封裝的散熱改進自然是除去

13、引線框下方的塑封混合物，讓引線框金屬結構直接（或者加一層金屬板）與pcb接觸,并焊接到pcb焊盤上。它提供了大得多的接觸面積,把熱量從芯片上導走。這種結構還有一個附帶的好處,即可以制成更薄的器件,因為塑封材料的消除降低了其厚度。世的power-pak，法意半導體的power so-8，安美森半導體的so-8 flat lead，瑞薩的wpak、lfpak，飛兆半導體的power 56和bottomless package都采用這種散熱技術。改變散熱的熱傳導方向 power-pak封裝顯著減小了芯片到pcb的熱阻，實現(xiàn)芯片到pcb的高效率傳熱。不

14、過，當電流的需求繼續(xù)增大時，pcb也將出現(xiàn)熱飽和，因此散熱技術的進一步改進是改變散熱方向，讓芯片的熱量傳導到散熱器而不是pcb。瑞薩的lfpak-i 封裝，國際整流器的direct fet封裝就是這種散熱技術。 整合驅動ic的drmos 傳統(tǒng)的主板供電電路采用分立式的dc/dc降壓開關電源，分立式方案無法滿足對更高功率密度的要求，也不能解決較高開關頻率下的寄生參數(shù)影響問題。隨著封裝、硅技術和集成技術的進步，把驅動器和mosfet整合在一起，構建多芯片模塊（mcm）已經成為現(xiàn)實。與分立式方案相比，多芯片模塊可以節(jié)省相當可觀的空間并提高功率密度，通過對驅動器和mosfet的優(yōu)化提高電能轉換效率以及優(yōu)質的dc電流。這就是稱之為drmos的新一代供電器件。drmos的主要特點是： - 采用qfn56無腳封裝，熱阻抗很低。 - 采用內部引線鍵合以及銅夾帶設計，盡量減少外部pcb布線，從而降低電感和電阻。 -