部分數電譯碼器和編碼器指導書

1、實驗二 譯碼器和編碼器一實驗目的1.掌握譯碼器、編碼器的工作原理和特點。2.熟悉常用譯碼器、編碼器的邏輯功能和它們的典型應用。3掌握集成譯碼器的擴展方法。二、實驗原理和電路根據邏輯功能的不同特點，常把數字電路分成兩大類：一類叫做組合邏輯電路，另一類叫為時序邏輯電路。組合邏輯電路在任何時刻其輸出的穩(wěn)態(tài)值，僅決定于該時刻各個輸入信號取值組合的電路。其特點是無“記憶性”。1.譯碼器譯碼器是組合電路的一部分，所謂譯碼，就是把代碼的特定含義“翻譯”出來的過程，而實現譯碼操作的電路稱為譯碼器。譯碼器分為三類：a.二進制譯碼器：如中規(guī)模24線譯碼器74ls139，38線譯碼器74ls138等。二進制譯碼器實

2、際上也是負脈沖輸出的脈沖分配器。若利用使能端中的一個輸入端輸入數據信息，器件就成為一個數據分配器(又稱多路分配器)，若數據信息是時鐘脈沖，則數據分配器便成為時鐘脈沖分配器。b.二十進制譯碼器：實現各種代碼之間的轉換，如bcd碼十進制譯碼器74ls145等。c.顯示譯碼器：用來驅動各種數字顯示器，如共陰數碼管譯碼驅動74ls48，（74ls248），共陽數碼管譯碼驅動74ls47（74ls247）等。2.編碼器編碼器也是組合電路的一部分。編碼器就是實現編碼操作的電路，編碼實際上是譯碼相反的過程。按照被編碼信號的不同特點和要求，編碼器也分成三類：a.二進制編碼器：如用門電路構成的42線，83線編碼

3、器等。b.二十進制編碼器：將十進制的09編成bcd碼，如：10線十進制4線bcd碼編碼器74ls147等。c.優(yōu)先編碼器：如83線優(yōu)先編碼器74ls148等。三、實驗器材、1.數字電路實驗裝置 1臺2.集成電路：74ls138 2片 顯示器lc5011-11 74ls147、74ls148、74ls248、74ls139、74ls145 各1片四、實驗內容及步驟1.譯碼器實驗（1）將二進制2-4線譯碼器74ls139，及二進制3-8譯碼器74ls138分別插入實驗系統(tǒng)ic空插座中。按圖2.1接線，輸入g、a、b信號，觀察led輸出yo、y1、y2、y3的狀態(tài)，并將實驗結果填入表2.1中。按圖2

4、.2接線，輸入g1、g2a、g2b、a、b、c信號，觀察led輸出yoy7。使能信號g1，g2a，g2b滿足表2.2條件時，譯碼器選通。并將實驗結果填入表2.2中。 表2.1 74ls139 2-4線譯碼器功能表 圖2.1 74ls139 2-4線譯碼器實驗線路表2.2 74ls138 3-8線譯碼器功能表輸 入輸 出使能選擇g1 g2c b a× 10 ×1 01 01 01 01 01 01 01 0× × ×× × ×0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1

5、1 1 1 1 11 1 1 1 1 1 1 1圖2.2 74ls138 3-8線譯碼實驗線路（2）譯碼器擴展用一片雙2線-4線譯碼器74ls139擴展為3線-8線譯碼器，畫出它們的擴展圖，并接線驗證。（3）顯示譯碼把譯碼驅動器74ls48（或74ls248）和共陰極數碼管lc5011-11（547r）插入實驗臺（或箱）空ic插座中，按圖2.3接線。圖2.4為共陰極數碼管管腳排列圖。接通電源后，觀察數碼管顯示結果是否和撥碼開關指示數據一致。（如無8421碼撥碼開關，可用四位邏輯開關代替） 圖2.3 譯碼顯示實驗圖 圖2.4共陰極數碼管lc5011-11管腳排列圖2.編碼器（1）將10-4線（十

6、進制-bcd碼）編碼器74ls147插入實驗系統(tǒng)ic空插座中，按照圖2.5接線，其中輸入端接9位邏輯0-1開關，輸出qd、qc、qb、qa接4個led發(fā)光二極管。接通電源，按表2.3輸入各邏輯電平，觀察輸出結果并填入表2.3中。（2）用8421bcd編碼器（74ls147）取代圖2.3中的撥碼開關，組成一個1位十進制09數碼顯示電路，接線并驗證其邏輯功能。（3）將8-3線優(yōu)先編碼器按上述同樣方法進行實驗論證。其接線圖如圖2.6所示。功能表見表2.4。 表2.3 十進制/bcd碼編碼器功能表輸入輸出1 2 3 4 5 6 7 8 9qd qc qb qa1 1 1 1 1 1 1 1 1

7、5; × × × × × × × 0× × × × × × × 0 1× × × × × × 0 1 1× × × × × 0 1 1 1× × × × 0 1 1 1 1× × × 0 1 1 1 1 1× × 0 1 1 1 1 1 1× 0 1

8、 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1圖2.5 10-4線編碼器實驗接線圖 ×：狀態(tài)隨意 表2.4 8/3線編碼器功能表輸入輸出e10 1 2 3 4 5 6 7qc qb qags eo1000000000× × × × × × × ×1 1 1 1 1 1 1 1× × × × × × × 0× × × × × × 0 1× &

9、#215; × × × 0 1 1× × × × 0 1 1 1× × × 0 1 1 1 1× × 0 1 1 1 1 1× 0 1 1 1 1 1 10 1 1 1 1 1 1 11 1 11 1圖2.6 8-3線編碼器實驗接線圖 五、預習要求1.復習譯碼器、編碼器的工作原理和擴展方法。2.熟悉實驗中所用譯碼器、編碼器集成電路的管腳排列和邏輯功能。3.畫好實驗用邏輯狀態(tài)表。六、實驗報告要求1.根據實驗內容整理實驗線路圖和實驗數據、表格。2.總結用集成電路完成擴展

10、電路功能的方法。3.總結譯碼器和編碼器的異同點。實驗三 組合邏輯電路的設計及測試一、實驗目的1、掌握組合邏輯電路的設計方法2、掌握半加器、全加器的工作原理。3、進一步熟悉組合邏輯電路用不同形式表示的方法。二、實驗原理和電路1、組合邏輯電路的設計使用中、小規(guī)模集成電路來設計組合邏輯電路是最常見的方法。設計組合邏輯電路的一般步驟和方法，如圖3.1所示。圖3.1 組合邏輯電路設計流程圖 其方法是：（1）根據設計任務的要求建立輸入、輸出變量，并列出真值表。（2）用邏輯代數或卡諾圖化簡法求出簡化的邏輯表達式。并按實際選用邏輯門的類型修改邏輯表達式。 （3）根據簡化后的邏輯表達式，畫出邏輯圖，用標準器件構

11、成邏輯電路。（4）用實驗來驗證設計的正確性。2、組合邏輯電路設計舉例 用“與非”門設計一個表決電路。其要求是當四個輸入端中有三個或四個為“1”時，輸出端才為“1”。設計步驟：根據題意列出真值表如表3.1所示，再填入卡諾圖表3.2中。 表3.1 d0000000011111111a0000111100001111b0011001100110011c0101010101010101z0000000100010111表3.2 dabc000111100001111111101 由卡諾圖得出邏輯表達式，并演化成“與非”的形式 zabcbcdacdabd根據邏輯表達式畫出用“與非門”構成的邏輯電路如圖3

12、.2所示。圖3.2 表決電路邏輯圖用實驗驗證邏輯功能在實驗裝置適當位置選定三個14p插座，按照集成塊定位標記插好集成塊74ls20。按圖3.2接線，輸入端a、b、c、d接至邏輯開關輸出插口，輸出端z接邏輯電平顯示輸入插口，按真值表（自擬）要求，逐次改變輸入變量，測量相應的輸出值，驗證邏輯功能，與表3.1進行比較，驗證所設計的邏輯電路是否符合要求。三、實驗器材1. 數字電路實驗裝置 1臺2.集成電路：74ls00 74ls32 74ls20 各 2片 74ls08、74ls86、 各1片 四、實驗內容及步驟1、測試用與非門和異或門（74ls86）設計半加器邏輯功能試用異或門邏輯電路圖接線驗證并將

13、結果填入表3.3中。要求按上述例題所述的設計步驟進行，直到測試電路邏輯功能符合設計要求為止。表3.3輸入端a0101b待添加的隱藏文字內容10011輸出端yz2、用異或門、與門、或門集成塊設計全加器的邏輯電路，接線驗證并將結果填入表3.4中。設計要求按組合邏輯電路設計流程圖所述的設計步驟進行，直到測試電路邏輯功能符合設計要求為止。表3.4ci-1biaisici0000010100111001011101113. 任意組合邏輯電路的設計某足球評委會由一位教練和三位球迷組成，對裁判員的判罰進行表決。當滿足以下條件時表示同意：有三人或者三人以上同意，或者有兩人同意，但其中一人教練。試用集成門電路設

14、計該表決電路。設計要求按組合邏輯電路設計流程圖所述的設計步驟進行，直到測試電路邏輯功能符合設計要求為止。五、預習要求1. 根據實驗任務要求設計組合電路，并根據所給的標準器件畫出邏輯圖。2. 復習半加器、全加器工作原理和特點。3. 了解本實驗中所用集成電路的邏輯功能和使用方法。六、實驗報告要求1.列寫實驗任務的設計過程，畫出設計的電路圖。2.對所設計的電路進行實驗測試，記錄測試結果。3.組合邏輯電路設計方法總結。實驗四 數據選擇器、分配器及其應用一、實驗目的1.掌握中規(guī)模集成數據選擇器和分配器的邏輯功能及使用方法 2.熟悉常用數據選擇器和分配器管腳功能和構成組合邏輯電路的測試方法 3. 掌握中規(guī)

15、模集成數據選擇器和分配器的典型應用二、實驗原理和電路數據選擇器又叫“多路開關”。數據選擇器在地址碼（或叫選擇控制）電位的控制下，從幾個數據輸入中選擇一個并將其送到一個公共的輸出端。數據選擇器的功能類似一個多擲開關，如圖4.1所示，圖中有四路數據d0d3，通過選擇控制信號 a1、a0（地址碼）從四路數據中選中某一路數據送至輸出端q。 圖4.1 4選1數據選擇器示意圖 圖 4.2 74ls151引腳排列數據選擇器為目前邏輯設計中應用十分廣泛的邏輯部件，它有2選1、4選1、8選1、16選1等類別。數據選擇器電路結構一般由與或門陣列組成，也有用傳輸門開關和門電路混合而成的。 以八選一數據選擇器74ls

16、151為例 74ls151為互補輸出的8選1數據選擇器，引腳排列如圖4.2，功能表4.1所示。 表4.1 輸 入輸 出a2a1a0q1×××010000d00001d10010d20011d30100d40101d50110d60111d71）使能端1時，不論a2a0狀態(tài)如何，均無輸出（q0，1），多路開關被禁止。2）使能端0時，多路開關正常工作，根據地址碼a2、a1、a0的狀態(tài)選擇d0d7中某一個通道的數據輸送到輸出端q。所以為使能端，低電平有效。 選擇控制端（地址端）為a2a0，按二進制編碼分別為000 001 010 111，從8個輸入數據d0d7中，選擇一

17、個對應的數據送到輸出端q。如：a2a1a0000，則選擇d0數據到輸出端，即qd0。 如：a2a1a0001，則選擇d1數據到輸出端,即qd1，其余類推。 數據選擇器的用途很多，例如多通道傳輸，數碼比較，并行碼變串行碼，以及實現邏輯函數等。 1、數據選擇器的應用實現邏輯函數 例1： 采用8選1數據選擇器74ls151實現任意三輸入變量的組合邏輯函數。 功能表如表4.2所示，將函數f功能表與8選1數據選擇器的功能表相比較，可知（1）將輸入變量c、b、a作為8選1數據選擇器的地址碼a2、a1、a0。（2）使8選1數據選擇器的各數據輸入d0d7分別與函數f的輸出值一一相對應。即：a2a1a0cba，

18、 d0d70 d1d2d3d4d5d61 根據功能表將8選1數據選擇器的輸出f化簡，便實現函數 接線圖如圖4.3所示。顯然，采用具有n個地址端的數據選擇實現n變量的邏輯函數時, 應將函數的輸入變量加到數據選擇器的地址端(a),選擇器的數據輸入端（d）按次序以函數f輸出值來賦值。 表4.2 輸 入輸 出cbaf00000011010101111001101111011110 圖4.3 用8選1數據選擇器實現 例2：用8選1數據選擇器74ls151實現函數 （1）列出函數f的功能表如表5.4所示。（2）將a、b加到地址端a0、a1，而a2接地，由表4.3可見，將d1、d2接“1”及d0、d3接地，

19、其余數據輸入端d4d7都接地,則8選1數據選擇器的輸出f，便實現了函數 接線圖如圖4.4所示。表4.3baf000011101110 圖4.4 8選1數據選擇器實現 的接線圖顯然，當函數輸入變量數小于數據選擇器的地址端（a）時，應將不用的地址端及不用的數據輸入端（d）都接地。2.數據分配器數據分配器，實際上其邏輯功能與數據選擇器相反。4選1數據分配器如圖4.5所示。圖4.5 4選1數據分配器示意圖它的功能是在地址碼的控制下，使數據由1個輸入端向多個輸出端中的某個通道進行傳送，它的電路結構類似于譯碼器。所以，我們可用譯碼器集成塊充當數據分配器。例如，用2-4線譯碼器充當四路數據分配器，3-8線譯

20、碼器充當八路數據分配器。也就是將譯碼器的譯碼輸出充當數據分配器輸出，而將譯碼器的使能輸入充當數據分配器的數據輸入。數據選擇器和分配器組合起來，可實現多路分配，即在一條信號線上傳送多路信號。這種分時地傳送多路數字信息的方法在數字技術中經常被采用。三、實驗器材1數字電路實驗裝置 1臺2、集成電路：74ls138 74ls151 74ls20 各 1片四、實驗內容及步驟1.數據選擇器和分配器功能驗證(1) 數據選擇器：將實驗用74ls151“八選一”數據選擇器插入實驗系統(tǒng)中，按圖4.6接線。其中c、b、a為三位地址碼，s為低電平選通輸入端，d0d7為數據輸入端，輸出y為原碼輸出端，w為反碼輸出端。置

21、選通端s為0電平，數據選擇器被選中，撥動邏輯開關k3k1分別為000，001，111（假設置數輸入端d0d7分別為10101010或11110000），觀察輸出端y和w的輸出結果，并將測試結果記入表4.4中。實驗結果表明，圖4.4實現了并行碼變串行碼的轉換。圖4.6八選一數據實驗接線圖表4.4 表4.5輸 入輸 出sd/dcbay/yw/w000001010011100101110111輸 入輸 出d/dcbay/yd / d 1/0000001101000111100010111100111（）數據分配器譯碼器常?？山映蓴祿峙淦鳎诙嗦窋祿峙淦髦?，即用3-8線74ls138譯碼器接成數據

22、分配器形式，從而完成多路信號的傳輸，具體實驗接線見圖5.7。按圖4.7接線。d0d7分別接數據開關或邏輯開關，d0d7接8個發(fā)光二極管led顯示，數據選擇器和數據分配器的地址碼一一對應相連，并接三位邏輯電平開關（也可用8421碼撥碼開關的4、2、1三位或三位二進制計數器的輸出端qc、qb、qa）。圖4.7 多路信號的傳輸（多路分配器）把數據選擇器74ls151原碼輸出端y與74ls138的g2a和g2b輸入端相連，二個芯片的選通分別接規(guī)定的電平。這樣即完成了多路分配器的功能。假設置d0d7為11110000和10101010兩種狀態(tài)，再分別兩次置地址碼a3a1為07(即000111)，觀察輸出

23、發(fā)光二極管led狀態(tài)，并將測試結果記入表4.5中。2.數據選擇器、分配器的典型應用（1）用譯碼器74ls138實現組合邏輯函數 1）寫出設計過程 2）畫出接線圖 3）驗證邏輯功能（2）用74ls138構成時序脈沖分配器參照圖2.2實驗原理說明，若時鐘脈沖cp頻率約為10khz，要求分配器輸出端的信號與cp輸入信號同相。畫出分配器的實驗電路，用指示燈觀察和記錄在地址端a2、a1、a0分別取000111 八種不同狀態(tài)時端的輸出波形，注意輸出波形與cp輸入波形之間的相位關系。五、預習要求1、數據選擇器、數據分配器的工作原理和特點。2、了解本實驗中所用集成電路的邏輯功能和使用方法。3、畫出實驗內容中的

24、所有電路圖。六、實驗報告要求1、根據實驗內容整理實驗數據和實驗線路圖。2、分析數據選擇器、數據分配器的區(qū)別和聯系。實驗五 觸發(fā)器及其應用一、實驗目的1. 掌握基本rs、jk、d和t觸發(fā)器結構和邏輯功能。2. 掌握集成觸發(fā)器的邏輯功能及使用方法。3. 了解觸發(fā)器的觸發(fā)方式(脈沖電平觸發(fā)和脈沖邊沿觸發(fā))及觸發(fā)特點。4. 拿握觸發(fā)器之間的相互轉換方法。二、實驗原理觸發(fā)器具有兩個穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定輸入信號作用下，可以從一個穩(wěn)定狀態(tài)翻轉到另一個穩(wěn)定狀態(tài)，輸入信號消失后，狀態(tài)保持不變。因此它是一個具有記憶功能的二進制信息存貯器件，是構成各種時序電路最基本的邏輯單元。 1、基本

25、rs觸發(fā)器圖5.1為由兩個與非門交叉耦合構成的基本rs觸發(fā)器，它是無時鐘控制低電平直接觸發(fā)的觸發(fā)器?；緍s觸發(fā)器具有置“0”、置“1”和“保持”三種功能。通常稱為置“1”端，因為0（1）時觸發(fā)器被置“1”；為置“0”端，因為0（1）時觸發(fā)器被置“0”，當1時狀態(tài)保持；0時，觸發(fā)器狀態(tài)不定，應避免此種情況發(fā)生，表5.1為基本rs觸發(fā)器的功能表。基本rs觸發(fā)器。也可以用兩個“或非門”組成，此時為高電平觸發(fā)有效。 表5.1輸 入輸 出qn+1n+10110100111qnn00 2、邊沿jk觸發(fā)器 在輸入信號為雙端的情況下，jk觸發(fā)器是功能完善、使用靈活和通用性較強的一種觸發(fā)器。本實驗采用74ls

26、112雙jk觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯符號如圖5.2所示。 jk觸發(fā)器的狀態(tài)方程為：qn+1 jnqn j和k是數據輸入端，是觸發(fā)器狀態(tài)更新的依據，若j、k有兩個或兩個以上輸入端時，組成“與”的關系。q與為兩個互補輸出端。通常把q0、1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把q1，0定為“1”狀態(tài)。圖5.2 74ls112雙jk觸發(fā)器引腳排列及邏輯符號下降沿觸發(fā)jk觸發(fā)器的功能如表5.2 表5.2輸 入輸 出ddcpjkqn+1n+101×××1010×××0100×××1100qnn11

27、10101101011111nqn11××qnn注：× 任意態(tài) 高到低電平跳變 低到高電平跳變qn（n ） 現態(tài) qn+1（n+1 ） 次態(tài) 不定態(tài) jk觸發(fā)器常被用作緩沖存儲器，移位寄存器和計數器。 3、d觸發(fā)器 在輸入信號為單端的情況下，d觸發(fā)器用起來最為方便，其狀態(tài)方程為qn+1d，其輸出狀態(tài)的更新發(fā)生在cp脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時鐘到來前d端的狀態(tài)，d觸發(fā)器的應用很廣，可用作數字信號的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號可供各種用途的需要而選用。如雙d 74ls74、四d 74ls175、六d 74ls

28、174等。圖5.3 為雙d 74ls74的引腳排列及邏輯符號。功能如表5.3。圖5.3 74ls74引腳排列及邏輯符號表5.3 表5.4 輸 入輸 出ddcpdqn1n101××1010××0100××111101100111×qnn輸 入輸出ddcptqn101××110××0110qn111n4、觸發(fā)器之間的相互轉換在集成觸發(fā)器的產品中，每一種觸發(fā)器都有自己固定的邏輯功能。但可以利用轉換的方法獲得具有其它功能的觸發(fā)器。例如將jk觸發(fā)器的j、k兩端連在一起，并認它為t端，就得到所需的

29、t觸發(fā)器。如圖5.4(a所示，其狀態(tài)方程為： qn1 tn qn其功能如表5.4所示。 (a) t觸發(fā)器 (b) t'觸發(fā)器圖5.4 jk觸發(fā)器轉換為t、t'觸發(fā)器 由功能表可知，當t0時，時鐘脈沖作用后，其狀態(tài)保持不變；當t1時，時鐘脈沖作用后，觸發(fā)器狀態(tài)翻轉。所以，若將t觸發(fā)器的t端置“1”，如圖5.4(b)所示，即得t'觸發(fā)器。在t'觸發(fā)器的cp端每來一個cp脈沖信號，觸發(fā)器的狀態(tài)就翻轉一次，故稱之為反轉觸發(fā)器，廣泛用于計數電路中。同樣，若將d觸發(fā)器 端與d端相連，也轉換成t'觸發(fā)器。如圖5.5所示。jk觸發(fā)器也可轉換為d觸發(fā)器，如圖5.6。 圖5.5 d轉成t' 圖5.6 jk轉成d三、實驗設備與器件 1、數字電路實驗裝置2、雙蹤示波器 3、74ls112（或cc4027） 74ls00（或cc4011） 74ls74（或cc4013）四、實驗內容1、測試基本rs觸發(fā)器的邏輯功能按圖5.1所示，用兩個與非門組成基本rs觸發(fā)器，輸入端、接邏輯開關的輸出插口，輸出端 q、 接邏輯電平顯示輸入插口，按表5.7要求測試并記錄。rs觸發(fā)器邏輯功能：_  特性方程  =_&