數(shù)字邏輯時鐘設計

1、-作者xxxx-日期xxxx數(shù)字邏輯時鐘設計【精品文檔】武漢工程大學 計算機科學與工程學院綜合設計報告設計名稱： 硬件基礎(chǔ)綜合設計 設計題目： 數(shù)字電子鐘設計 學生學號： 專業(yè)班級： 學生姓名： 學生成績： 指導教師（職稱）： 課題工作時間： 2012年12月10 至2012年12月22日 說明：1、報告中的第一、二、三項由指導教師在綜合設計開始前填寫并發(fā)給每個學生；四、五兩項（中英文摘要）由學生在完成綜合設計后填寫。2、學生成績由指導教師根據(jù)學生的設計情況給出各項分值及總評成績。3、指導教師評語一欄由指導教師就學生在整個設計期間的平時表現(xiàn)、設計完成情況、報告的質(zhì)量及答辯情況，給出客觀、全面的

2、評價。4、所有學生必須參加綜合設計的答辯環(huán)節(jié)，凡不參加答辯者，其成績一律按不及格處理。答辯小組成員應由2人及以上教師組成。5、報告正文字數(shù)一般應不少于5000字，也可由指導教師根據(jù)本門綜合設計的情況另行規(guī)定。6、平時表現(xiàn)成績低于6分的學生，其綜合設計成績按不及格處理。7、此表格式為武漢工程大學計算機科學與工程學院提供的基本格式（適用于學院各類綜合設計），各教研室可根據(jù)本門綜合設計的特點及內(nèi)容做適當?shù)恼{(diào)整，并上報學院批準。成績評定表學生姓名： 高帥 學號： 1105030206 班級： 智能科學與技術(shù)02班 類別合計分值各項分值評分標準實際得分合計得分備注平時表現(xiàn)1010按時參加綜合設計，無曠課

3、、遲到、早退、違反實驗室紀律等情況。完成情況3020按設計任務書的要求完成了全部任務，能完整演示其設計內(nèi)容，符合要求。10能對其設計內(nèi)容進行詳細、完整的介紹，并能就指導教師提出的問題進行正確的回答。報告質(zhì)量3510報告文字通順，內(nèi)容翔實，論述充分、完整，立論正確，結(jié)構(gòu)嚴謹合理；報告字數(shù)符合相關(guān)要求，工整規(guī)范，整齊劃一。5課題背景介紹清楚，綜述分析充分。5設計方案合理、可行，論證嚴謹，邏輯性強，具有說服力。5符號統(tǒng)一；圖表完備、符合規(guī)范要求。5能對整個設計過程進行全面的總結(jié)，得出有價值的結(jié)論或結(jié)果。5參考文獻數(shù)量在3篇以上，格式符合要求，在正文中正確引用。答辯情況2510在規(guī)定時間內(nèi)能就所設計的

4、內(nèi)容進行闡述，言簡意明，重點突出，論點正確，條理清晰。15在規(guī)定時間內(nèi)能準確、完整、流利地回答教師所提出的問題?？傇u成績： 分 補充說明： 指導教師： （簽字）日 期： 年 月 日答辯記錄表學生姓名： 學號： 班級： 答辯地點： 答辯內(nèi)容記錄：問題：回答：答辯成績合計分值各項分值評分標準實際得分合計得分備注2510在規(guī)定時間內(nèi)能就所設計的內(nèi)容進行闡述，言簡意明，重點突出，論點正確，條理清晰。15在規(guī)定時間內(nèi)能準確、完整、流利地回答教師所提出的問題。答辯小組成員（簽字）： 年 月 日指導教師評語指導教師： （簽字）日 期： 年 月 日一、 綜合設計目的、條件、任務和內(nèi)容要求：數(shù)字邏輯是計算機的硬

5、件基礎(chǔ)，計算機專業(yè)的重要基礎(chǔ)課。 其中組合邏輯電路與時序邏輯電路是這門課程的重點內(nèi)容。本課題就是對邏輯電路的綜合應用。隨著電子與計算機技術(shù)的迅速發(fā)展，電子電路的分析與設計方法發(fā)生了重大的變化。電子設計自動化技術(shù)已成為設計現(xiàn)代電子系統(tǒng)必不可少的工具和手段。在電子技術(shù)領(lǐng)域里，為了便于儲存，分析和傳輸，常將模擬信號編碼，即把它轉(zhuǎn)換為數(shù)字信號，利用數(shù)字邏輯這一強有力的工具來分析和設計復雜的數(shù)字電路或數(shù)字系統(tǒng)，為信號的儲存，分析和傳輸創(chuàng)造了硬件環(huán)境。本課程設計的任務就是設計一個電子鐘系統(tǒng)。鼓勵學生在熟悉基本原理的前提下，與實際應用相聯(lián)系，提出自己的方案，完善設計。綜合設計條件需要數(shù)字邏輯10進制，2進制

6、及邏輯門元器件每人一套。邏輯信號線每個人配200根線，剝線鉗，鑷子等工具。綜合設計任務 1熟悉電子鐘的工作原理； 2寫出電子鐘的設計方案；3用硬件加以實現(xiàn)；4寫課程設計報告。綜合設計內(nèi)容及要求設計一個電子鐘要求：1 秒、分60進制分別用7段數(shù)碼管顯示出來；2 小時24進制用7段數(shù)碼管顯示出來。 指導教師簽字： 劉昌輝 2012 年 12 月 12 日二、進度安排：二、進度安排：第2天：查找資料，熟悉電子鐘的設計原理，給出設計總體方案；第34天：電子鐘各模塊的詳細設計；第59天：硬件連線，調(diào)試；第910天：寫課程設計報告。三、應收集資料及主要參考文獻：1謝自美. 電子線路設計-實驗-測試M .武

7、漢:華中科技大學出版社, 2000 2.湯繼華. 常用集成芯片使用M.北京:北京理工大學出版社,19953.康華光. 電子技術(shù)基礎(chǔ) M.北京:高等教育出版社,19994.范愛平.電子電路實驗與虛擬技術(shù)M.山東:山東科技技術(shù)出版社，2001四、綜合設計（課程設計）摘要（中文）： 數(shù)字時鐘設計實驗的設立將理論與實際相結(jié)合，體現(xiàn)了學以致用的思想。實驗中在參考課程教材以及相關(guān)實驗指導書的前提下，首先確立實驗思想與方法，然后通過模擬電路設計分析，最后在實驗箱上實際實現(xiàn)數(shù)字時鐘。在實驗之前對于各種方法進行各種論證，最后確立先分后總的總體設計思路，并且原理圖也是在保持電路穩(wěn)定性的的前提下盡量簡化。實驗設計過

8、程中并不是一帆風順，有時候也是需要相當?shù)哪土Φ?。實際電路連接驗證過程中問題不斷，最后雖然實現(xiàn)了電路功能，但是實驗過程更為重要。實驗加深了同學們對74LS160和CD4511應用的認識，并且使實驗設計過程不僅僅是對知識能力的一種考察更是對同學們總和素質(zhì)的一種考察與提高。實驗難度并不是很大，但它卻起著一種引導作用，提高對數(shù)字邏輯設計的興趣和對軟硬件結(jié)合的總和處理能力。五、綜合設計（課程設計）Abstract（英文）： Digital clock design experiments will be the establishment of integrating theory with pract

9、ice, which deepened the students on 74 ls160 and CD4511 application of understanding, and make the design process for knowledge is not only the ability of a survey of students is a kind of total quality investigation and improve.【精品文檔】目 錄（以下章節(jié)名稱為參考）摘 要 . IIAbstract . II第一章 課題背景（或緒論、概述）. 11.1 實驗設計概述.

10、11.2 實驗設計目的意義.1第二章設計簡介及設計方案論述 . 22.1 設計構(gòu)想 .2 2.2 設計思想 .2 2.3 最終設計思路 .5第三章詳細設計. 73.1 設計圖紙.7 3.2 設計詳解.8 第四章設計結(jié)果及分析. 104.1 模擬電路設計分析 .10 4.2 面包板電路設計分析.10 4.3 綜合設計分析.10 總 結(jié) .11 致 謝 .12 參考文獻 .13 摘 要數(shù)字時鐘設計實驗的設立將理論與實際相結(jié)合，體現(xiàn)了學以致用的思想。實驗中在參考課程教材以及相關(guān)實驗指導書的前提下，首先確立實驗思想與方法，然后通過模擬電路設計分析，最后在實驗箱上實際實現(xiàn)數(shù)字時鐘。在實驗之前對于各種方法

11、進行各種論證，最后確立先分后總的總體設計思路，并且原理圖也是在保持電路穩(wěn)定性的的前提下盡量簡化。實驗設計過程中并不是一帆風順，有時候也是需要相當?shù)哪土Φ摹嶋H電路連接驗證過程中問題不斷，最后雖然實現(xiàn)了電路功能，但是實驗過程更為重要。實驗加深了同學們對74LS160和CD4511應用的認識，并且使實驗設計過程不僅僅是對知識能力的一種考察更是對同學們總和素質(zhì)的一種考察與提高。實驗難度并不是很大，但它卻起著一種引導作用，提高對數(shù)字邏輯設計的興趣和對軟硬件結(jié)合的總和處理能力。關(guān)鍵詞：74LS160；CD4511；進位；級聯(lián)；清零Abstract deepened the students on 74

12、ls160 and CD4511 application of understanding, and make the design process for knowledge is not only the ability of a survey of students is a kind of total quality investigation and improve.Keywords：74LS160;CD4511;carry;clear;cascade第一章 課題背景（或緒論、概述）1.1 實驗設計概述在學習了數(shù)字邏輯，已經(jīng)大致掌握了實驗設計思路以及實現(xiàn)方法后，就可以自己設計實驗了。

13、在這里我們選擇設計一個數(shù)字時鐘，做為檢驗學習程度的一個實驗。數(shù)字時鐘主要實現(xiàn)秒、分、時的計時功能，所需元器件自選。本實驗具有一定的開放性，但是就本實驗室器材限制，大家所選器材還是比較集中。在設計時鐘時都用的七段數(shù)碼管，而且設計中同學們大多集中選定的74LS161、74LS160以及CD4511等設計組成。在老師的指導下，同學們先做好大致構(gòu)思，然后由指導老師指導點評后再在電路模擬軟件上進行模擬設計（這里我們選用EWB軟件）。模擬軟件設計只是對于設計思路的基本檢驗，因為如果模擬電路無法實現(xiàn)時鐘功能，在實際電路中就更不能實現(xiàn)了。設計電路確定后根據(jù)各自元器件的需求，同學們就開始各自電路的實現(xiàn)了。在實現(xiàn)

14、電路功能，并經(jīng)調(diào)試無誤后，由指導老師提出問題供實驗操作同學答疑。1.2 實驗設計目的意義20世紀末，電子技術(shù)獲得了飛速發(fā)展，在其推動下，現(xiàn)代電子產(chǎn)品幾乎滲透了社會的各個領(lǐng)域，有力的推動了社會生產(chǎn)力的發(fā)展和社會信息化程度的提高，同時也使現(xiàn)代電子產(chǎn)品性能進一步提高，產(chǎn)品更新?lián)Q代的節(jié)奏也越來越快。時間對于人們來說總是那么寶貴，工作的忙碌性和繁雜性容易使人忘記時間忘記了做一些事。但是一旦重要的事情，意識的耽誤就可能釀成大禍。此種數(shù)字鐘與機械時鐘相比具有更高的準確性和直觀性。本時鐘的理論依據(jù)只是課本上關(guān)于各種芯片的介紹，真正的線路原理理論是同學們自己設計出來的。所以說設計時鐘不僅鍛煉了同學們的邏輯推理及

15、設計能力，而且還鍛煉了同學們的動手操作與排除故障的能力。想出來也許并不難，但是實際做出來也許并不是那么容易。在實際設計中使同學們體會到實際電路的一些不確定性并學習故障排除方法。設計數(shù)字鐘是同學們真正體會到了知識的力量，以及如何把只是真正運用到實際運用到生活中去。提高同學們學習本門課程的興趣，增加學習動力，并且為以后學習跟深層次的東西打下基礎(chǔ)。在硬件方面學會查找與排除問題，這不僅在試驗中解決問題而且在學習其他科目以及其他試驗中也大有幫助，真正提高了同學們的動手能力。第二章 設計簡介及設計方案論述2.1 設計構(gòu)想 設計時鐘基本構(gòu)想就是按照脈沖計時實現(xiàn)計數(shù)和進位功能，并通過譯碼器譯碼在數(shù)碼管上得以顯

16、示。首先分析時鐘組成，分析時鐘可分為時、分、秒三部分，且分別為二十四、六十、六十進制；其次分析各部分組成，為簡單起見因為分與秒都是六十進制所以可以把它們看作是簡單的重復羅列，設計思想一致，時單獨實現(xiàn)二十四進制；最后將各部分設計連接，各部分設計按各自的接口設計規(guī)則分別連接，完成總體連接設計最后進行調(diào)試測試。（如圖2-1所示）74LS16074LS16074LS16074LS16074LS16074LS160輸入脈沖圖 2-1CD4511譯碼顯示CD4511譯碼顯示CD4511譯碼顯示CD4511譯碼顯示CD4511譯碼顯示CD4511譯碼顯示 完成原理線路設計后，在面包板上首先按各模塊分別連接線

17、路并分別測試功能，最后實現(xiàn)給部分級聯(lián)實現(xiàn)時鐘功能。2.2 元器件分析 實驗用到74LS160計數(shù)器6個，CD4511譯碼芯片6個，74LS00與非門芯片一個，74LS08與門芯片一個，以及共陰極數(shù)碼管6個,導線若干等。 圖 2-22.2.1 74LS16074LS1601功能簡介CLK是脈沖輸入端；RCO是進位信號輸出端；ENP和ENT是計數(shù)器工作狀態(tài)端；CLR是異步清零端；LOAD是置數(shù)端；VCC接正電源；GND接地；A、D是數(shù)據(jù)輸入端；QA、QD是計數(shù)器狀態(tài)輸出端。電源電壓5V輸入電壓5V。其狀態(tài)表下所示 輸 入輸 出注CLRLDENTENPCLKABCDQAn+1QBn+1QCn+1QD

18、n+1CO01111x0111xx10xxx1x0xxxxaxxxxbxxxxcxxxxdxxx0 0 0 0a b c d計 數(shù)保 持保 持00清零置數(shù)表 2-12.2.2 CD4511圖2-3BCD七段顯示器譯碼器。 CD4511是一組用來作為BCD對共陰極LED七段顯示器譯碼的包裝。其引腳圖， 如圖2-3所示，其各引腳功能如下： LT：做燈泡測試用，當LT=0，則不論其它輸入狀態(tài)為何，其輸出0A、0B、OC、OD、OE、OF、OG全部為1， 使七段顯示器全亮，即顯示8，以便觀測七段顯示器是否正常。當LT=1，則正常解碼。 BI：空白輸入控制，當BI=0 (LT為1時)，則不論DCBA 之

19、輸入為何，其輸出0A、0B、OC、OD、OE、OF、OG皆為0，即七段顯示器完全不亮，此腳可供使用者控制僅對有效數(shù)據(jù)譯碼，避免在無意義的數(shù)據(jù)輸入時顯示出來造成字型的雜亂。 EL：數(shù)據(jù)栓鎖致能控制；在CD4511 中，不但具譯碼功能，更具有數(shù)據(jù)栓鎖的記憶功 能。當EL=0 時(LT=1 且 BI=1)，DCBA 數(shù)據(jù)會被送入IC 的緩存器中保存，以供譯碼器碼；當EL=1 時，則IC中的暫存器會關(guān)閉，僅保存原來在EL=0時的DCBA數(shù)據(jù)供譯碼器譯碼。換句話說當EL=1時，不論DCBA 的輸入數(shù)據(jù)為何，皆不影響其輸出，其輸出0A、0B、OC、OD、OE、OF、OG仍保留原來在EL由0轉(zhuǎn)為1以前的資料

20、。CD4511與共陰極七段數(shù)碼管相連接邏輯圖如圖2-4所示，其中DCBA分別為由高位到低位的二進制輸入信號。圖2-42.2.3 74LS00 74LS08 共陰極數(shù)碼管 74LS00為四組二輸入與非門芯片；其中A、B為輸入端，Y為輸出端，VCC接電源，GND接地。滿足（如圖2-5）。74LS08為四組二輸入與門芯片；其中A、B為輸入端，Y為輸出端，VCC接電源，GND接地。滿足Y=AB（如圖2-6）。七段共陰極數(shù)碼管須將共陰極引腳都接地，然后abcdef分別與輸入二進制信號由低位到高位連接（如圖2-7）。圖2-5圖2-7圖2-62.3 最終設計思路 圖2-8向下級聯(lián)脈沖輸出向上級聯(lián)脈沖輸入設計

21、中為使設計簡潔易于操作處理，所有74LS160芯片都以清零法處理。其中60進制設計如圖（2-8）（模擬電路中采用四輸入數(shù)碼管代替七段數(shù)碼管）。當需要進位時通過與門實現(xiàn)，當需要清零時通過與非門實現(xiàn)。考慮到74LS00與74LS08相對比較簡單，所以為了簡化電路圖這里就用邏輯門符號代替芯片符號了。這樣分秒就設計完成了，其中線路最后的輸出為級聯(lián)脈沖輸出，可以方便的級聯(lián)到下一級。 最后設計時位。時屬于24進制，也就是說當計數(shù)達到24時芯片清零，開始重新計數(shù)。時的邏輯原理圖如圖（2-9）所示。譯碼環(huán)節(jié)按照時的脈沖輸入圖2-9個位十位其中時鐘秒的個位就接時鐘輸入，分位的時鐘輸入接秒位的時鐘輸出，分的脈沖輸

22、出接時的脈沖輸入。然后讓所有芯片共用一個接地和正極，各個74LS160芯片的輸出DCBA分別接到CD4511的DCBA端。這樣電路完成，數(shù)字鐘就實現(xiàn)了。第三章 詳細設計圖3-13.1 設計圖紙圖2-4圖3-2 線路原理如上圖（3-1）（3-2）所示，其中為便于設計分兩個圖顯示。3.1 設計詳解 脈沖DCBAQCC計數(shù)0000000100010120010023001103401000450101056011006701110781000089100119表3-1其中秒、分、時的個位當處于十進制時遵循74LS160的計數(shù)規(guī)則（表3-1）。秒、分的十位計數(shù)方式如表3-2所示。當計數(shù)到5時信號經(jīng)過7

23、4LS00產(chǎn)生低點位時計數(shù)器清零；同時信號經(jīng)過74LS08產(chǎn)生一個脈沖信號，傳到下一級的脈沖輸入，實現(xiàn)進位。時的個位十位由表3-3所示。其中個位為十進制，當兩位計數(shù)總和達到24時實現(xiàn)個位與十位的同時清零。CD4511實現(xiàn)譯碼轉(zhuǎn)換過程只是將二進制數(shù)轉(zhuǎn)換成七段共陰極數(shù)碼管的信號以輸出，可參照2.2.2中CD4511的詳細介紹以及圖2-3、2-4的腳碼線路連接圖。脈沖DCBAQCC計數(shù)經(jīng)74LS08相與輸出經(jīng)74LS00相與非輸出000000001100010101200100201300110301401000401501010510表3-2十位個位脈沖DCBA計數(shù)DCBA計數(shù)經(jīng)74LS00相與非

24、輸出計數(shù)000000000001010001100011112000110010212300011001131340001101004145000110101515210010200011121220010200102122230010200113023表3-3第四章 設計結(jié)果及分析4.1 模擬電路設計分析 在EWB上進行模擬仿真設計。模擬電路設計分析相對來說比較簡單，而且初期電路的與門以及與非門芯片可以先用邏輯門代替。設計過程中各部分首先分別測試然后再將各部分連接在一起綜合測試，這樣可有效避免各分部分的線路連接問題。因為設計測試過程中由于不受線路連接問題以及脈沖不穩(wěn)定等的影響，測試結(jié)果比較理

25、想。數(shù)字時鐘運行良好。4.2 面包板電路設計分析面包板電路設計相對模擬設計較復雜，而且試驗中還需要剪、剝導線，所以對動手能力要求較高。為避免不必要的錯誤，實際設計我們依然按照先部分再總體的思想進行設計。當然這一思路在實際操作中更能體現(xiàn)出它的高效性。電路設計中要嚴格遵守數(shù)字邏輯實驗設計規(guī)范以及章程，尤其注意在改變電路時要斷開電源，在檢查確認無誤后再打開電源進行測試。因為芯片在錯誤電路情況下很容易燒掉，這樣也是為了避免不必要的損失。設計中將各分部分分別連接好后測試無誤分別可實現(xiàn)計數(shù)以及進位清零。然后將分秒兩部分電路級聯(lián)，秒位當及時達到60秒時，可實現(xiàn)進位，使分位記1。這樣再將這部分與時的部分級聯(lián)，

26、因為分秒部分功能已實現(xiàn)，所以此時改用高頻率脈沖快速測試電路功能。實驗中因電路中導線連接不理想導致部分數(shù)碼管不能正常顯示，但這并不影響電路的正常測試。而且由于實驗箱脈沖輸出不太穩(wěn)定，所以測試過程可謂困難重重，此時就更體現(xiàn)了先分再總的測試方法的重要性。再完成電路測試后，檢查各部分線路問題，以及脈沖輸入部分。最后電路完成后等待指導老師驗收，以及最后答辯環(huán)節(jié)。4.3 綜合設計分析 通過本次試驗設計使我基本掌握了電路設計的一般方法，以及一些故障的排除方法。實驗過程中出現(xiàn)一些問題是在所難免的，所以在已經(jīng)確定的電路原理以及設計思想的指導下還是要演保持一顆平常心，細心面對一切?？?結(jié)課程實驗設計已經(jīng)完成但是我們的學習仍然