姜書艷數(shù)字邏輯設(shè)計及應(yīng)用23

1、1 1chapter 7 sequential logic design chapter 7 sequential logic design principlesprinciples( ( 時序邏輯設(shè)計原理時序邏輯設(shè)計原理 ) ) latches and flip-flops (鎖存器和觸發(fā)器鎖存器和觸發(fā)器 ) clocked synchronous state-machine analysis (同步時序分析同步時序分析) clocked synchronous state-machine design (同步時序設(shè)計同步時序設(shè)計)digital logic design and appli

2、cation ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )2 2basic conceptions (basic conceptions (基本概念基本概念) )combinational logic circuit（組合邏輯電路組合邏輯電路）sequential logic circuit（時序邏輯電路時序邏輯電路）state, finite state machine （狀態(tài)狀態(tài) 、fsm有限狀態(tài)機有限狀態(tài)機）feedback sequential circuit（反饋時序電路反饋時序電路）clocked synchronous state machine （時鐘同步狀態(tài)機時鐘同步狀態(tài)

3、機）mealy型型 和和 moore型型digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )3 3latches and flip-flopslatches and flip-flops( (鎖存器和觸發(fā)器鎖存器和觸發(fā)器) )several concepts (幾個概念幾個概念)：clock, clock period, clock frequency （時鐘、時鐘周期、時鐘頻率）（時鐘、時鐘周期、時鐘頻率）a clock signal is active high (時鐘信號高電平有效時鐘信號高電平有效)clock tic

4、k, duty cycle （觸發(fā)沿、占空比）（觸發(fā)沿、占空比）digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )4 4latches and flip-flopslatches and flip-flops( (鎖存器和觸發(fā)器鎖存器和觸發(fā)器) )bistable elements, metastable characteristic (雙穩(wěn)態(tài)元件、亞穩(wěn)態(tài)特性雙穩(wěn)態(tài)元件、亞穩(wěn)態(tài)特性)latcheslatches（鎖存器）（鎖存器）flip-flopsflip-flops（ f/f, f/f, 觸發(fā)器）觸發(fā)器）s-r lat

5、ches、d latches主從式觸發(fā)、邊沿觸發(fā)主從式觸發(fā)、邊沿觸發(fā)d觸發(fā)器、觸發(fā)器、t觸發(fā)器、觸發(fā)器、j-k觸發(fā)器、觸發(fā)器、s-r觸發(fā)器觸發(fā)器digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )5 5clocked synchronous state-machine clocked synchronous state-machine structure (structure (時鐘同步狀態(tài)機結(jié)構(gòu)時鐘同步狀態(tài)機結(jié)構(gòu)) )下一下一 狀狀態(tài)邏輯態(tài)邏輯 f 狀態(tài)狀態(tài) 存儲器存儲器 時鐘時鐘 輸出輸出 邏輯邏輯 g 輸入輸入輸出輸出

6、 時鐘時鐘信號信號 激勵激勵 當(dāng)前狀態(tài)當(dāng)前狀態(tài)激勵方程激勵方程驅(qū)動方程驅(qū)動方程狀態(tài)方程狀態(tài)方程轉(zhuǎn)移方程轉(zhuǎn)移方程輸出方程輸出方程digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )6 6clocked synchronous state machine clocked synchronous state machine analysis (analysis (時鐘同步狀態(tài)機分析時鐘同步狀態(tài)機分析) )由電路圖確定由電路圖確定激勵方程激勵方程和和輸出方程輸出方程（組合電路）（組合電路）將激勵方程代入觸發(fā)器特征方程得下一狀態(tài)將激勵

7、方程代入觸發(fā)器特征方程得下一狀態(tài)q* 狀態(tài)方程（狀態(tài)方程（轉(zhuǎn)移方程轉(zhuǎn)移方程），時序的），時序的利用狀態(tài)轉(zhuǎn)移方程、輸出方程構(gòu)造利用狀態(tài)轉(zhuǎn)移方程、輸出方程構(gòu)造狀態(tài)狀態(tài)/輸出表輸出表畫出狀態(tài)圖、波形圖（可選）畫出狀態(tài)圖、波形圖（可選）檢查電路是否可以自啟動檢查電路是否可以自啟動描述電路功能描述電路功能digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )7 7clocked synchronous state machine design clocked synchronous state machine design ( (時鐘同

8、步狀態(tài)機設(shè)計時鐘同步狀態(tài)機設(shè)計) )根據(jù)命題構(gòu)造狀態(tài)根據(jù)命題構(gòu)造狀態(tài)/輸出表輸出表狀態(tài)化簡（狀態(tài)最小化）狀態(tài)化簡（狀態(tài)最小化）狀態(tài)編碼（狀態(tài)賦值）狀態(tài)編碼（狀態(tài)賦值）建立轉(zhuǎn)移建立轉(zhuǎn)移/輸出表（考慮未用狀態(tài)的處理）輸出表（考慮未用狀態(tài)的處理）選擇觸發(fā)器作為狀態(tài)存儲器選擇觸發(fā)器作為狀態(tài)存儲器得到激勵方程和輸出方程得到激勵方程和輸出方程畫邏輯電路圖畫邏輯電路圖digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )8 8設(shè)計入門：設(shè)計入門：兩個簡單的例子兩個簡單的例子設(shè)計一個設(shè)計一個3 3位二進制模位二進制模8 8計數(shù)器計數(shù)器 設(shè)計一

9、個設(shè)計一個110110序列檢測器序列檢測器 狀態(tài)表設(shè)計舉例狀態(tài)表設(shè)計舉例例一例一（7.4.17.4.1）；例二例二（7.4.67.4.6）；例三例三（7.4.67.4.6）狀態(tài)圖設(shè)計（雷鳥車尾燈狀態(tài)圖設(shè)計（雷鳥車尾燈 ）猜謎游戲猜謎游戲 7.4 clocked synchronous state-machine design 7.4 clocked synchronous state-machine design example(example(時鐘同步狀態(tài)機設(shè)計舉例時鐘同步狀態(tài)機設(shè)計舉例) )digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)

10、字邏輯設(shè)計及應(yīng)用) )9 9chapter 8 sequential logic design chapter 8 sequential logic design practices practices ( ( 時序邏輯設(shè)計實踐時序邏輯設(shè)計實踐) )ssi latches and flip-flopsssi latches and flip-flops (ssi (ssi型鎖存器和觸發(fā)器型鎖存器和觸發(fā)器) )msi device: counters, shift registersmsi device: counters, shift registers (msi (msi器件：計數(shù)器、移位寄

11、存器器件：計數(shù)器、移位寄存器) )others: documents, iterative, failure and others: documents, iterative, failure and metastabilitymetastability ( (其它：文檔、迭代、故障和亞穩(wěn)定性其它：文檔、迭代、故障和亞穩(wěn)定性) )digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )10108.1 sequential-circuit documentation 8.1 sequential-circuit documenta

12、tion standards (standards (時序電路文檔標(biāo)準(zhǔn)時序電路文檔標(biāo)準(zhǔn)) )8.1.1 general requirements (一般要求一般要求)8.1.2 logic symbols (邏輯符號邏輯符號)：edge-triggered, master/slave output ( 邊沿觸發(fā)、主從輸出邊沿觸發(fā)、主從輸出 )asynchronous preset (at the top) and clear (at the bottom) ( 異步預(yù)置（頂端）、異步清零（底端）異步預(yù)置（頂端）、異步清零（底端） )digital logic design and applic

13、ation ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )11 118.1 sequential-circuit documentation 8.1 sequential-circuit documentation standards (standards (時序電路文檔標(biāo)準(zhǔn)時序電路文檔標(biāo)準(zhǔn)) )8.1.3 state-machine description (狀態(tài)機描述狀態(tài)機描述)word descriptions, state tables, state diagrams, transition lists (文字、狀態(tài)表、狀態(tài)圖、狀態(tài)轉(zhuǎn)移列表文字、狀態(tài)表、狀態(tài)圖、狀態(tài)轉(zhuǎn)移列表)8.1.

14、4timing diagrams and specifications ( 時序圖及其規(guī)范時序圖及其規(guī)范)digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )1212clockhtltclkt觸發(fā)器輸出觸發(fā)器輸出ffpdtcombt組合電路輸出組合電路輸出觸發(fā)器輸入觸發(fā)器輸入holdtsetupt建立時間容限建立時間容限setupcomb(max)(max)ffpdclktttt保持時間容限保持時間容限holdcomb(min)min(ffpdttt13138.2 latches and flip-flops8.2 latc

15、hes and flip-flops( ( 鎖存器和觸發(fā)器鎖存器和觸發(fā)器) )8.2.1 ssi 8.2.1 ssi latches and flip-flops1q 1q2q2q3q3q4q4q1,2c1d2d3,4c3d4d74x375d latchesprd q clk qclr74x74prj q clk k qclr74x109prj q clk k qclr74x112figure 8-3figure 8-3引腳引腳digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )14148.2.2 switch deboun

16、cing (8.2.2 switch debouncing (開關(guān)消抖開關(guān)消抖) )+5vsw_ldswpush(開關(guān)閉合開關(guān)閉合)sw_ldswpush(開關(guān)閉合開關(guān)閉合)first contact(閉合第閉合第1次接觸次接觸) contactbounce(觸點觸點抖動抖動)sw_ldswideal case (理想情況理想情況)digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )1515sw_lsw0011sw_lsw0011push(開關(guān)閉合開關(guān)閉合)0011sw_lsw0011sw_lsw1100digital lo

17、gic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )單刀雙擲單刀雙擲(spdt,single-pole, double-throw)優(yōu)點優(yōu)點: 1、使用芯片數(shù)少、使用芯片數(shù)少; 2、 不需要上拉電阻不需要上拉電阻; 3、可以產(chǎn)生兩種極性的輸入信號、可以產(chǎn)生兩種極性的輸入信號. 1616sw_lswdswpush(開關(guān)閉合開關(guān)閉合)figure 8-5問題：問題：q 為什么不應(yīng)該同高速為什么不應(yīng)該同高速cmoscmos器件一起使用？器件一起使用？qqls qr q+5vdigital logic design and application (

18、(數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )避免門輸出發(fā)生瞬時短路避免門輸出發(fā)生瞬時短路17178.2.4 bus holder circuit8.2.4 bus holder circuit( (總線保持電路總線保持電路) )三態(tài)總線：任何時刻，最多只有一個輸出可以驅(qū)動總線三態(tài)總線：任何時刻，最多只有一個輸出可以驅(qū)動總線digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )沒有沒有輸出去驅(qū)動總線，總線輸出去驅(qū)動總線，總線“懸空懸空”，會如何？，會如何？造成流入器件輸出端的電流過大造成流入器件輸出端的電流過大解決辦法：接上拉電

19、阻到高電平解決辦法：接上拉電阻到高電平問題：上拉電阻阻值的選??？問題：上拉電阻阻值的選取？過大，過大，rc時間常數(shù)大，轉(zhuǎn)換時間慢時間常數(shù)大，轉(zhuǎn)換時間慢過小，消耗的電流太多過小，消耗的電流太多18188.2.4 bus holder circuit 8.2.4 bus holder circuit ( (總線保持電路總線保持電路) )abcg1g2ag2by0y1y2y3y4y5y6y774x138en1en2_len3_lsrc0src1src2p0p1p7sdatadigital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )線路由

20、高線路由高/低變?yōu)榈妥優(yōu)閼铱諘r，懸空時，總線保持原態(tài)總線保持原態(tài)線路在高線路在高/低間低間轉(zhuǎn)換時，轉(zhuǎn)換時，總線通過電阻總線通過電阻r提供小電流提供小電流1919d qc qd qc qd qc qd qc qdin3:0 wrdout3:0rd8.2.5 multibit registers and latches8.2.5 multibit registers and latches( (多位鎖存器和寄存器多位鎖存器和寄存器) )回顧：回顧：鎖存器的應(yīng)用鎖存器的應(yīng)用 多位鎖存器多位鎖存器寄存器（寄存器（register）共用同一時鐘的多個共用同一時鐘的多個d 觸發(fā)器組合在一起觸發(fā)器組合在一起

21、通常用來存儲一組通常用來存儲一組相關(guān)的二進制數(shù)。相關(guān)的二進制數(shù)。20204-bit register4-bit register(4(4位寄存器位寄存器74x175)74x175)6 6位寄存器位寄存器74x17474x174figure 8-9figure 8-91d2d3d4dclkclr_ldigital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )21218-bit register8-bit register74x37474x374（三態(tài)輸出）（三態(tài)輸出）figure 8-10figure 8-10oe輸出使能輸出使能22

22、2274x37774x377（時鐘使能）（時鐘使能）74x27374x273（異步清零）（異步清零）clk74x37474x374（輸出使能）（輸出使能）232374x37774x377（clock enable, clock enable, 時鐘使能）時鐘使能）enen二選一多路復(fù)用結(jié)構(gòu)二選一多路復(fù)用結(jié)構(gòu)digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )2424寄存器（寄存器（registerregister）和鎖存器（）和鎖存器（latchlatch）有什么區(qū)別？）有什么區(qū)別？ 寄存器：邊沿觸發(fā)特性寄存器：邊沿觸發(fā)特性

23、 鎖存器：鎖存器：c c有效期間輸出跟隨輸入變化有效期間輸出跟隨輸入變化74x374輸出使能輸出使能8位寄存器位寄存器74x373輸出使能輸出使能8位鎖存器位鎖存器digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )25258.4 counter (8.4 counter (計數(shù)器計數(shù)器) )modulus: the number of states in the cycle （模：循環(huán)中的狀態(tài)個數(shù)）（模：循環(huán)中的狀態(tài)個數(shù)）a modulo-m counter, or sometimes, a divide-by-m cou

24、nter ( 模模m計數(shù)器計數(shù)器, 又稱又稱 m分頻計數(shù)器）分頻計數(shù)器）any clock sequential circuit whose state diagramcontain a single cycle.(狀態(tài)圖中包含有一個循環(huán)的任何時鐘時序電路狀態(tài)圖中包含有一個循環(huán)的任何時鐘時序電路)digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )26268.4 counter (8.4 counter (計數(shù)器計數(shù)器) )an n-bit binary counter (n位二進制計數(shù)器位二進制計數(shù)器)s1s2s3sms5

25、s4enenenenenenenenenenenenendigital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )2727計數(shù)器的分類計數(shù)器的分類按時鐘：同步、異步按時鐘：同步、異步按計數(shù)方式：加法、減法、可逆按計數(shù)方式：加法、減法、可逆按編碼方式：二進制、十進制按編碼方式：二進制、十進制bcd碼、循環(huán)碼碼、循環(huán)碼計數(shù)器的功能計數(shù)器的功能計數(shù)、分頻、定時、產(chǎn)生脈沖序列、數(shù)字運算計數(shù)、分頻、定時、產(chǎn)生脈沖序列、數(shù)字運算本節(jié)內(nèi)容本節(jié)內(nèi)容行波計數(shù)器、同步計數(shù)器行波計數(shù)器、同步計數(shù)器msi型計數(shù)器及其應(yīng)用型計數(shù)器及其應(yīng)用二進制計數(shù)器狀態(tài)的

26、譯碼二進制計數(shù)器狀態(tài)的譯碼digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )28288.4.1 ripple counters8.4.1 ripple counters（行波計數(shù)器）（行波計數(shù)器）q 利用利用 t t 觸發(fā)器實現(xiàn)：觸發(fā)器實現(xiàn)：q* = qqqt考慮二進制計數(shù)順序：考慮二進制計數(shù)順序：只有當(dāng)?shù)谥挥挟?dāng)?shù)?i-1 i-1 位由位由1 10 0時，時，第第 i i 位才翻轉(zhuǎn)。位才翻轉(zhuǎn)。clkqqtqqtqqtqqtq0q1q2q3digital logic design and application ( (數(shù)字邏

27、輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )2929clkq0q1q2clkqqtqqtqqtqqtq0q1q2q3速度慢，速度慢，最壞情況，第最壞情況，第n位要經(jīng)過位要經(jīng)過 nttq 的延遲時間的延遲時間 異步時序異步時序digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )3030synchronous binary up counterssynchronous binary up counters( (同步二進制加法計數(shù)器同步二進制加法計數(shù)器) )1 0 1 1 0 1 1+ 11 0 1 1 1 0 0在多位二進制數(shù)的末位加在

28、多位二進制數(shù)的末位加 1，僅當(dāng)?shù)趦H當(dāng)?shù)?i 位以下的各位都為位以下的各位都為 1 時，時，第第 i 位的狀態(tài)才會改變。位的狀態(tài)才會改變。最低位的狀態(tài)每次加最低位的狀態(tài)每次加1都要改變。都要改變。en qt qq 利用有使能端的利用有使能端的 t t 觸發(fā)器實現(xiàn)：觸發(fā)器實現(xiàn)：q* = enq + enq = en q通過通過en端進行控制，端進行控制，需要翻轉(zhuǎn)時，使需要翻轉(zhuǎn)時，使 en = 1 eni = qi-1 qi-2 q1 q0en0 = ? 1digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )31318.4.2 s

29、ynchronous counter 8.4.2 synchronous counter ( (同步計數(shù)器同步計數(shù)器) )1clkq0q1q2c如何加入使能端？如何加入使能端？digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )3232synchronous counters with enable inputsynchronous counters with enable input( (有使能端的同步計數(shù)器有使能端的同步計數(shù)器) )cnten低位低位 lsb高位高位 msb串行使能串行使能digital logic de

30、sign and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )3333cnten并行使能并行使能高位高位 msb低位低位 lsbdigital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )synchronous counters with enable inputsynchronous counters with enable input( (有使能端的同步計數(shù)器有使能端的同步計數(shù)器) )3434synchronous binary up counterssynchronous binary up cou

31、nters( (同步二進制加法計數(shù)器同步二進制加法計數(shù)器) )1 0 1 1 0 1 1+ 11 0 1 1 1 0 0在多位二進制數(shù)的末位加在多位二進制數(shù)的末位加 1，僅當(dāng)?shù)趦H當(dāng)?shù)?i 位以下的各位都為位以下的各位都為 1 時，時，第第 i 位的狀態(tài)才會改變。位的狀態(tài)才會改變。最低位的狀態(tài)每次加最低位的狀態(tài)每次加1都要改變。都要改變。對于對于d觸發(fā)器：觸發(fā)器：q* = ddi = (qi-1 q1 q0) qd q clk q= en q考慮考慮 t 觸發(fā)器：觸發(fā)器：q* = en qq 利用利用 d d 觸發(fā)器實現(xiàn)：觸發(fā)器實現(xiàn)：d0 = 1 q = qdigital logic desig

32、n and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )3535clken同步清零和預(yù)置數(shù)同步清零和預(yù)置數(shù)q0q1q2q3d0d1d2d33636ld_lclr_la計數(shù)功能的電路計數(shù)功能的電路qi* = (qi-1 q1 q0) qqasynchronous clear and load(同步清零和預(yù)置數(shù)功能同步清零和預(yù)置數(shù)功能)figure 8-28digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )37378.4.3 a 4-bit binary counter 74x163 8.4.3 a

33、 4-bit binary counter 74x163 (4(4位二進制計數(shù)器位二進制計數(shù)器) )clr同步清零同步清零ld同步預(yù)置數(shù)同步預(yù)置數(shù)rco進位輸出進位輸出enpent使能端使能端進位輸出清零進位輸出清零digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )38388.4.3 a 4-bit binary counter 74x163 8.4.3 a 4-bit binary counter 74x163 (4(4位二進制計數(shù)器位二進制計數(shù)器) )74x163的功能表的功能表01111clk工作狀態(tài)工作狀態(tài)同步清零

34、同步清零同步置數(shù)同步置數(shù)保持保持保持保持, ,rco=0計數(shù)計數(shù)clr_l ld_l enp ent0111 0 1 0 1 174x161異步清零異步清零digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )393974x16374x163工作于自由運行模式時的接線方法工作于自由運行模式時的接線方法digital logic design and application ( (數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用) )4040自由運行的自由運行的163163可以用作可以用作2 2、4 4、8 8和和1616分頻計數(shù)器分頻計數(shù)器012345678910 11 12 13 14 150digital logi