微機(jī)原理第三章：8086微處理器結(jié)構(gòu)綜述

1、 主要內(nèi)容包括 8086 CPU的內(nèi)部結(jié)構(gòu)及體系結(jié)構(gòu)；8086微處理器的引腳和功能；8086/8088 系統(tǒng)中的存儲(chǔ)器結(jié)構(gòu)和系統(tǒng)總線的形成；最小、最大模式下系統(tǒng)時(shí)序的分析等。 8086 微處理器的內(nèi)部結(jié)構(gòu)及EU、BIU 部件的作用； 了解8086 微處理器的外部引腳特性； 8086 微處理器內(nèi)部寄存器的分類、名稱及功能； 8086 微處理器系統(tǒng)存儲(chǔ)器的結(jié)構(gòu)及堆棧的功能； 8086 系統(tǒng)總線的形成及兩種模式下的總線周期； 了解 80X86 系列微處理器的基本結(jié)構(gòu)和功能。1 18086/8088 CPU CPU是是1616位的第三代微處理器位的第三代微處理器2 28086 其內(nèi)部數(shù)據(jù)總線和外部數(shù)據(jù)

2、總線均其內(nèi)部數(shù)據(jù)總線和外部數(shù)據(jù)總線均1616位位 8088 卻具有卻具有16 位的內(nèi)部總線和位的內(nèi)部總線和8 8位的外部數(shù)據(jù)總線；位的外部數(shù)據(jù)總線； （因而稱為準(zhǔn)（因而稱為準(zhǔn)16 位機(jī)）位機(jī)） 3 3均具有均具有20 位地址總線，可尋址的內(nèi)存地址空間達(dá)位地址總線，可尋址的內(nèi)存地址空間達(dá)1M字節(jié)，字節(jié)， 可尋址的可尋址的I/O 地址空間為地址空間為64 K K字節(jié)，字節(jié)， 4 48086 和和8088 二者的指令系統(tǒng)完全兼容二者的指令系統(tǒng)完全兼容（1 1）有）有24 種尋址方式，具有乘、除法指令等。種尋址方式，具有乘、除法指令等。（2 2）取指令和執(zhí)行指令的操作并行運(yùn)行，運(yùn)行速度大大提高。）取指

3、令和執(zhí)行指令的操作并行運(yùn)行，運(yùn)行速度大大提高。（3 3）具有最小模式和最大模式，應(yīng)用領(lǐng)域?qū)拸V，適應(yīng)性強(qiáng)。）具有最小模式和最大模式，應(yīng)用領(lǐng)域?qū)拸V，適應(yīng)性強(qiáng)。（4 4）可方便地和數(shù)據(jù)處理器）可方便地和數(shù)據(jù)處理器8087、I/O 處理器處理器8089 或其它處理器或其它處理器 組成多處理機(jī)系統(tǒng)，提高數(shù)據(jù)處理能力和輸人輸出能力。組成多處理機(jī)系統(tǒng)，提高數(shù)據(jù)處理能力和輸人輸出能力。 有兩個(gè)獨(dú)立的有兩個(gè)獨(dú)立的功能部件構(gòu)成功能部件構(gòu)成1 1指令執(zhí)行部件指令執(zhí)行部件2 2總線接口部件總線接口部件 由于由于8086/8088 CPU 可直接尋址的存儲(chǔ)器空間是可直接尋址的存儲(chǔ)器空間是1 1M字節(jié)，直接尋址需要字節(jié)，

4、直接尋址需要2020位地址碼，而所有的內(nèi)部寄存器都是位地址碼，而所有的內(nèi)部寄存器都是1616位的，用這些寄存器只能尋址位的，用這些寄存器只能尋址64K64K字節(jié)，為此需要采取分段技術(shù)來(lái)解決這個(gè)問(wèn)題。字節(jié)，為此需要采取分段技術(shù)來(lái)解決這個(gè)問(wèn)題。 一、存儲(chǔ)器的組成一、存儲(chǔ)器的組成 8086/8088 CPU 具有具有20 位地址線，可尋址位地址線，可尋址 1M 字節(jié)字節(jié) 的存儲(chǔ)單元。的存儲(chǔ)單元。 在此存儲(chǔ)空間中是以在此存儲(chǔ)空間中是以 8 位為一個(gè)字節(jié)順序排列存放，位為一個(gè)字節(jié)順序排列存放， 每一字節(jié)都有一個(gè)唯一的每一字節(jié)都有一個(gè)唯一的 20 位物理地址。位物理地址。 訪問(wèn)其中任何一個(gè)字節(jié)，應(yīng)給出其物

5、理地址。訪問(wèn)其中任何一個(gè)字節(jié)，應(yīng)給出其物理地址。 一、存儲(chǔ)器的組成一、存儲(chǔ)器的組成1 18086 系統(tǒng)中存儲(chǔ)器的編址方式系統(tǒng)中存儲(chǔ)器的編址方式當(dāng)當(dāng)BHE有效時(shí)，選定奇體，體內(nèi)地址由：有效時(shí)，選定奇體，體內(nèi)地址由：A19 A1 確定。確定。 當(dāng)當(dāng) A0 0 時(shí)，選定偶體，體內(nèi)地址由：時(shí)，選定偶體，體內(nèi)地址由：A19 A1 確定。確定。1 1從偶地址存儲(chǔ)體或從奇地址存儲(chǔ)體讀寫(xiě)一個(gè)字節(jié)。從偶地址存儲(chǔ)體或從奇地址存儲(chǔ)體讀寫(xiě)一個(gè)字節(jié)。2 2讀寫(xiě)一個(gè)字：規(guī)則字、非規(guī)則字讀寫(xiě)一個(gè)字：規(guī)則字、非規(guī)則字。 在在8086/8088 系統(tǒng)中，可尋址的存儲(chǔ)系統(tǒng)中，可尋址的存儲(chǔ)器空間為器空間為1M 字節(jié)，每個(gè)存儲(chǔ)單元對(duì)

6、應(yīng)一字節(jié)，每個(gè)存儲(chǔ)單元對(duì)應(yīng)一個(gè)唯一的個(gè)唯一的20 位的物理地址；對(duì)整個(gè)存儲(chǔ)位的物理地址；對(duì)整個(gè)存儲(chǔ)空間尋址需空間尋址需20 位地址，但位地址，但 CPU 可以提供可以提供地址的寄存器地址的寄存器 BX、IP、SP、BP、SI 和和DI 及運(yùn)算單元都是及運(yùn)算單元都是1616 位位，可以尋址的空，可以尋址的空間范圍僅為間范圍僅為64K 字節(jié)字節(jié) 。將整個(gè)存儲(chǔ)空間分成若干個(gè)邏輯段，將整個(gè)存儲(chǔ)空間分成若干個(gè)邏輯段，每個(gè)邏輯段的容量不能超過(guò)每個(gè)邏輯段的容量不能超過(guò) 64K 字節(jié)字節(jié)，各個(gè)邏輯段之間可以緊密相連，也可以相各個(gè)邏輯段之間可以緊密相連，也可以相互重疊（完全或部分重疊）如圖所示：互重疊（完全或部

7、分重疊）如圖所示： 由于一個(gè)段中最多可以包括一個(gè)由于一個(gè)段中最多可以包括一個(gè) 64K 字節(jié)字節(jié)的存儲(chǔ)空間，故段內(nèi)的存儲(chǔ)空間，故段內(nèi) 任一存儲(chǔ)單元的地址可以用相對(duì)于段基址的任一存儲(chǔ)單元的地址可以用相對(duì)于段基址的1616位偏移量位偏移量來(lái)表示；來(lái)表示； 該偏移量稱為當(dāng)前段內(nèi)的該偏移量稱為當(dāng)前段內(nèi)的“偏移地址偏移地址”，可用，可用CPU 中的中的16 位通位通用用 寄存器來(lái)存放。寄存器來(lái)存放。B0008000A0006000代碼段代碼段附加段附加段堆棧段堆棧段數(shù)據(jù)段數(shù)據(jù)段 ：段段 基基 址址偏偏 移移 地地 址址物物 理理 地地 址址地地 址址 加加 法法 器器段段 基基 址址偏偏 移移 地地 址址

8、地地 址址 加加 法法 器器物物 理理 地地 址址存目標(biāo)串存目標(biāo)串指指 令令 指指 針針 IPCS代碼段寄存器代碼段寄存器地址加法器地址加法器左移四位左移四位存儲(chǔ)器存儲(chǔ)器代碼段代碼段2020位當(dāng)前指令物理地址位當(dāng)前指令物理地址程序計(jì)數(shù)器程序計(jì)數(shù)器 PCPC堆棧指針堆棧指針 SP地址加法器地址加法器左移四位左移四位SS代碼段寄存器代碼段寄存器2020位當(dāng)前指令物理地址位當(dāng)前指令物理地址存儲(chǔ)器存儲(chǔ)器堆棧段堆棧段存儲(chǔ)器存儲(chǔ)器地址加法器地址加法器DS 數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器數(shù)據(jù)段數(shù)據(jù)段有效地址有效地址 EA存儲(chǔ)器存儲(chǔ)器ESES擴(kuò)展段寄存器擴(kuò)展段寄存器DSDS數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器DI DI 數(shù)據(jù)段

9、寄存器數(shù)據(jù)段寄存器SI SI 數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器數(shù)據(jù)段數(shù)據(jù)段擴(kuò)展段擴(kuò)展段左移四位左移四位左移四位左移四位地址加法器地址加法器操操作作數(shù)數(shù)地地址址DSDS段段ESES段段 堆棧是在存儲(chǔ)器中定義的一個(gè)堆棧段（特殊存儲(chǔ)區(qū)域）堆棧是在存儲(chǔ)器中定義的一個(gè)堆棧段（特殊存儲(chǔ)區(qū)域） 同其它邏輯段一樣，容量達(dá)同其它邏輯段一樣，容量達(dá) 64KB（在在 1MB 存儲(chǔ)空間中）存儲(chǔ)空間中） 8086 CPU 的內(nèi)部各功能部件之間的相互連接圖的內(nèi)部各功能部件之間的相互連接圖一、兩種工作模式一、兩種工作模式二、引腳二、引腳1212NMI：不可屏蔽中斷請(qǐng)求信號(hào)；：不可屏蔽中斷請(qǐng)求信號(hào)； 由外部輸入，邊沿觸發(fā)，正跳沿有效

10、，不受由外部輸入，邊沿觸發(fā)，正跳沿有效，不受 IF 標(biāo)志標(biāo)志的限制。的限制。 當(dāng)當(dāng) NMI 引腳出現(xiàn)由低到高的電平變化時(shí)，引腳出現(xiàn)由低到高的電平變化時(shí)，CPU 就會(huì)在結(jié)束當(dāng)就會(huì)在結(jié)束當(dāng) 前指令后，轉(zhuǎn)向執(zhí)行類型的中斷服務(wù)程序。前指令后，轉(zhuǎn)向執(zhí)行類型的中斷服務(wù)程序。 一、最小模式的總線形成：一、最小模式的總線形成：是是最小模式系統(tǒng)的原理圖最小模式系統(tǒng)的原理圖1 18282/8283 地址鎖存器：地址鎖存器： 8086CPU 的第的第 25 管腳管腳 ALE 接到接到 8282/8283 的的 STB 端，端， 當(dāng)當(dāng)?shù)刂锋i存信號(hào)地址鎖存信號(hào) ALE 有效時(shí)，地址被鎖存到鎖存器中。有效時(shí)，地址被鎖存到

11、鎖存器中。 最小模式系統(tǒng)的原理圖最小模式系統(tǒng)的原理圖是為數(shù)據(jù)總線接口設(shè)計(jì)的三態(tài)輸出是為數(shù)據(jù)總線接口設(shè)計(jì)的三態(tài)輸出 8 位雙向數(shù)據(jù)緩沖器位雙向數(shù)據(jù)緩沖器 在在 CPU 的的 AD0-AD15 和和數(shù)據(jù)總線數(shù)據(jù)總線之間須接人雙向總線緩沖器，之間須接人雙向總線緩沖器， 提高數(shù)據(jù)總線的驅(qū)動(dòng)能力提高數(shù)據(jù)總線的驅(qū)動(dòng)能力8286 的封裝外型圖的封裝外型圖8286 的內(nèi)部結(jié)構(gòu)圖的內(nèi)部結(jié)構(gòu)圖8287 的封裝外型圖的封裝外型圖8287 的內(nèi)部結(jié)構(gòu)圖的內(nèi)部結(jié)構(gòu)圖最小模式系統(tǒng)的原理圖最小模式系統(tǒng)的原理圖最小模式系統(tǒng)的原理圖最小模式系統(tǒng)的原理圖 0二、最大模式的總線形成二、最大模式的總線形成最最大大模模式式的的總總線線形形成成 總總 線線 周周 期期緩沖緩沖數(shù) 據(jù) 輸 入數(shù) 據(jù) 輸 入地址地址/ /數(shù)據(jù)總線數(shù)據(jù)總線地址地址/ /數(shù)據(jù)總線數(shù)據(jù)總線數(shù) 據(jù) 輸 出數(shù) 據(jù) 輸 出地 址 輸 出地 址 輸 出地 址 輸 出地 址 輸 出典典 型型 的的 總總 線線 周周 期期等待存儲(chǔ)器或等待存儲(chǔ)器或 I/O 接口響應(yīng)接口響應(yīng)而插入的等待周期而插入的等待周期總線周期的總線周期的空閑狀態(tài)空閑狀態(tài)有 空 閑 狀 態(tài) 的 總 線 周 期 時(shí) 序有 空 閑 狀 態(tài) 的 總 線 周 期 時(shí) 序T T1 1T T2 2T T3 3T T4 4T T2 2T