江西理工大學(xué)計算機(jī)組成原理期末復(fù)習(xí)題+答案

1、一 選擇題1. 我國在_A_ 年研制成功了第一臺電子數(shù)字計算機(jī)，第一臺晶體管數(shù)字計算機(jī)于_ 年完成。 A1946 1958 B1950 1968 C1958 1961 D1959 19652. 32位微型計算機(jī)中乘除法部件位于_A_ 中。 ACPU B接口 C控制器 D專用芯片3. 沒有外存儲器的計算機(jī)監(jiān)控程序可以放在_B_ 。 ARAM BROM CRAM和ROM DCPU4. 下列數(shù)中最小的數(shù)是_A_ 。 A（101001）2 B（52）8 C（2B）16 D（44）105. 在機(jī)器數(shù)_B_ 中，零的表示形式是唯一的。 A原碼 B補(bǔ)碼 C移碼 D反碼6. 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般

2、通過_D_ 來實(shí)現(xiàn)。A原碼運(yùn)算的二進(jìn)制減法器 B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D補(bǔ)碼運(yùn)算的二進(jìn)制加法器7. 下列有關(guān)運(yùn)算器的描述中_C_ 是正確的。 A只作算術(shù)運(yùn)算，不作邏輯運(yùn)算 B只作加法C能暫時存放運(yùn)算結(jié)果 D以上答案都不對8. 某DRAM芯片，其存儲容量為512K8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_D_ 。 A8，512 B512，8 C18，8 D。19，89. 相聯(lián)存儲器是按_C_ 進(jìn)行尋址的存儲器。 A地址指定方式 B堆棧存取方式 C內(nèi)容指定方式 D。地址指定與堆棧存取方式結(jié)合10. 指令系統(tǒng)中采用不同尋址方式的目的主要是_B_ 。 A實(shí)現(xiàn)存儲程序和程序控制 B縮

3、短指令長度，擴(kuò)大尋址空間，提高編程靈活性C可以直接訪問外存 D提供擴(kuò)展操作碼的可能并降低指令譯碼難度11. 堆棧尋址方式中，設(shè)A為累加寄存器，SP為堆棧指示器，Msp為SP指示器的棧頂單元，如果操作的動作是：（A）Msp，（SP）1SP，那么出棧操作的動作為： BA（Msp）A，（SP）+1SP B.（SP）+1SP，（Msp）AC（SP）1SP，（Msp）A D.（Msp）A，（SP）1SP12. 在CPU中跟蹤指令后繼地址的寄存器是_B_ 。 A主存地址寄存器 B程序計數(shù)器 C指令寄存器 D狀態(tài)條件寄存器13. 描述多媒體CPU基本概念中正確表述的句子是_A_ 。A. 多媒體CPU是帶有M

4、MX技術(shù)的處理器 B多媒體CPU是非流水線結(jié)構(gòu)CMMX指令集是一種MIMD（多指令流多數(shù)據(jù)流）的并行處理指令D多媒體CPU一定是 CISC機(jī)器14. 描述Futurebus+總線中基本概念正確的表述是_C_ 。A. Futurebus+總線是一個高性能的同步總線標(biāo)準(zhǔn)B. 基本上是一個同步數(shù)據(jù)定時協(xié)議C. 它是一個與結(jié)構(gòu)、處理器技術(shù)有關(guān)的開發(fā)標(biāo)準(zhǔn)D. 數(shù)據(jù)線的規(guī)模不能動態(tài)可變15. 在_A_ 的微型計算機(jī)系統(tǒng)中，外設(shè)可以和主存儲器單元統(tǒng)一編址，因此可以不用I/O接口。 A單總線 B雙總線 C三總線 D以上三種總線16. 用于筆記本電腦的外存儲器是_C_ 。 A軟磁盤 B硬磁盤 C固態(tài)盤 D光盤1

5、7. 具有自同步能力的記錄方式_C_ 。 ANRZ0 BNRZ1 CPM DMFM18. _A_不是發(fā)生中斷請求的條件。 A一條指令執(zhí)行結(jié)束 B一次I/O操作結(jié)束C機(jī)器內(nèi)部發(fā)生故障 D一次DMA操作結(jié)束19. 采用DMA 方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要用一個_C_ 。 A指令周期 B數(shù)據(jù)周期 C存儲周期 D總線周期20. 并行I/O標(biāo)準(zhǔn)接口SCSI中，一塊主適配器可以連接_B_ 臺具有SCSI接口的設(shè)備。A6 B7 C8 D1021.計算機(jī)科技文獻(xiàn)中，英文縮寫CAI代表_B_。A. 計算機(jī)輔助制造 B. 計算機(jī)輔助教學(xué) C. 計算機(jī)輔助設(shè)計 D. 計算機(jī)輔助管理22.某機(jī)字長32位。其中1

6、位符號位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為_B_。A. +（1-2-32） B. +（1-2-31） C. +（1-2-30） D.2-31-123.某機(jī)字長32位，采用IEEE格式，則階碼采用_C_表示。A補(bǔ)碼 B原碼 C移碼 D反碼24.運(yùn)算器的核心部分是_C_。A. 數(shù)據(jù)總線 B. 多路開關(guān) C. 算術(shù)邏輯運(yùn)算單元 D. 累加寄存器25.某計算機(jī)字長為32位，其存儲器容量為16MB，若按字編址，它的尋址范圍是_B_。A. 08MB B. 04M C. 04MB D. 08M26.存儲周期是指_C_。A 存儲器的讀出時間B 存儲器的寫入時間C 存儲器進(jìn)行連續(xù)讀和寫操作所允許

7、的最短時間間隔D 存儲器進(jìn)行連續(xù)寫操作所允許的最短時間間隔27.在虛擬存儲器中，當(dāng)程序正在執(zhí)行時，由_D_完成地址映射。A. 程序員 B. 編譯器 C. 裝入程序 D. 操作系統(tǒng)28.零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，因此它的操作數(shù)可以來自_B_。A 立即數(shù)和棧頂 B. 棧頂和次棧頂 C. 暫存器和棧頂 D. 寄存器和內(nèi)存單元29.寄存器間接尋址方式中，操作數(shù)處在_B_。A. 通用寄存器 . 主存單元. 程序計數(shù)器. 堆棧30.和具有m個并行部件的處理器相比，一個m段流水線處理器_A_。A. 具備同等水平的吞吐能力 B. 不具備同等水平的吞吐能力C. 吞吐能力大于前者的吞吐能力 D.

8、 吞吐能力小于前者的吞吐能力31._D_用于保存當(dāng)前正在執(zhí)行的一條指令。 A. 緩沖寄存器 B. 地址寄存器 C. 程序計數(shù)器 D. 指令寄存器32.水平型微指令與垂直型微指令相比，_B_。A. 前者一次只能完成一個操作 B. 后者一次只能完成一個操作C. 兩者都是一次只能完成一個操作D. 兩者都能一次完成多個操作33.集中式總線仲裁中，_C_響應(yīng)時間最快。 A. 菊花鏈方式 B. 計數(shù)器定時查詢方式 C. 獨(dú)立請求方式 34.描述當(dāng)代流行總線結(jié)構(gòu)中，基本概念表述正確的句子是_B_。 A. 當(dāng)代流行總線結(jié)構(gòu)不是標(biāo)準(zhǔn)總線 B. 當(dāng)代總線結(jié)構(gòu)中，CPU和它私有的cache一起作為一個模塊與總線相連

9、 C. 系統(tǒng)中只允許有一個這樣的CPU模塊 D. 以上均正確35.CPU將一個字節(jié)型變量送到CRT顯示，CRT總線接口中設(shè)有8位數(shù)據(jù)寄存器，則CPU將該字節(jié)型變量的二進(jìn)制碼以_D_方式送到接口，再由接口發(fā)送到CRT。 A. 并行 B. 串行 C. 分時 D. 并串行36.當(dāng)采用_A_輸入操作情況下，除非計算機(jī)等待數(shù)據(jù)，否則無法傳送數(shù)據(jù)給計算機(jī) A. 程序查詢方式 B. 中斷方式 C. DMA方式 D. 獨(dú)立請求方式37.微型機(jī)系統(tǒng)中，外圍設(shè)備通過適配器與主板的系統(tǒng)總線相連接，其功能是_D_。 A. 數(shù)據(jù)緩沖和數(shù)據(jù)格式轉(zhuǎn)換 B. 監(jiān)測外圍設(shè)備的狀態(tài) C. 控制外圍設(shè)備的操作 D. 前三種功能的綜

10、合作用38.中斷向量地址是_C_。 A. 子程序入口地址 B. 中斷服務(wù)例行程序入口地址 C. 中斷服務(wù)例行程序入口地址的地址 D. 中斷返回地址39.CPU讀/寫控制信號的作用是_D_。 A. 決定數(shù)據(jù)總線上的數(shù)據(jù)流方向 B. 控制存儲器操作（R/W）的類型 C. 控制流入、流出存儲器信息的方向 D. 以上任一作用40.某存儲器芯片的存儲容量為8K8位，則它的地址線和數(shù)據(jù)線引腳相加的和為 _A_。 A. 21 B. 20 C. 18 D. 1641.2000年我國研制的神威號計算機(jī)的浮點(diǎn)運(yùn)算速度達(dá)到每秒_C_億次。 A. 10000 B. 4080 C. 3840 D. 284042.目前大

11、多數(shù)集成電路生產(chǎn)中，所采用的基本材料為_B_。 A. 非晶硅 B. 單晶硅 C. 多晶硅 D. 硫化鎘43.某機(jī)字長32位，其中數(shù)符1位，則定點(diǎn)整數(shù)表示的最小負(fù)數(shù)值為_A_。 A. -（231-1） B. -（232-1） C. -231 D. -23244.在機(jī)器數(shù)_D_中，零的表示形式是唯一的。 A. 原碼和補(bǔ)碼 B. 反碼 C. 移碼 D. 補(bǔ)碼45.多路開關(guān)是一種用來從n個數(shù)據(jù)源中選擇_B_數(shù)據(jù)送到一公共目的地的器件，其功能實(shí)現(xiàn)還可用_來代替。 A. 一個以上，與非門 B. 一個，三態(tài)緩沖器 C. n個，三態(tài)緩沖器 D. n個以上，或非門46.浮點(diǎn)運(yùn)算器的描述中，正確的句子是_B_。A

12、. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算B. 階碼部件只進(jìn)行階碼相加、相減和比較操作C. 階碼部件只進(jìn)行階碼相加、相減操作D. 尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算47.模4交叉存儲器有4個存儲模塊，它們有各自的_C_。A. 地址寄存器B. 地址寄存器和指令寄存器C. 地址寄存器和數(shù)據(jù)緩沖寄存器D. 地址寄存器、數(shù)據(jù)緩沖寄存器和指令寄存器48.某機(jī)字長64位，存儲器容量是32MB。若按半字編址，那么它的尋址范圍是_D_。 A. 064M B. 032M C. 016M D. 08M49.雙端口存儲器之所以能高速進(jìn)行讀/寫，是因為采用_C_。 A. 新型器件 B. 流水技術(shù) C. 兩套相互獨(dú)立的讀寫電路

13、 D. 高速芯片50.寄存器直接尋址方式中，寄存器中所存的是_B_。 A. 操作數(shù) B. 存放操作數(shù)的主存單元的地址 C. 存放操作數(shù)的寄存器的編號 D. 存放操作數(shù)的主存單元地址的地址51.指令的尋址方式采用跳躍尋址方式時，可實(shí)現(xiàn)_D_。A. 堆棧尋址 B. 程序的條件轉(zhuǎn)移C. 程序的無條件轉(zhuǎn)移 D. 程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移52.下面描述RISC指令系統(tǒng)中基本概念不正確的句子是_C_。A. 選取使用頻率高的一些簡單指令，指令條數(shù)少B. 指令長度固定C. 指令格式種類多，尋址方式種類多D. 只有取數(shù)/存數(shù)指令訪問存儲器53.同步控制是_A_。A. 由統(tǒng)一時序信號控制的方式 B. 所有指令執(zhí)

14、行時間都相同的方式C. 只適用于CPU控制的方式 D. 只適用于外圍設(shè)備控制的方式54.Pentium CPU是_B_。A. 16位微處理器 B. 準(zhǔn)16位微處理器 C. 32位微處理器 D. 64位微處理器55.在CPU中，暫存指令的寄存器是_D_。 A. 數(shù)據(jù)寄存器 B. 程序計數(shù)器 C. 狀態(tài)條件寄存器 D. 指令寄存器56.描述PCI總線基本概念中正確的句子是_A_。A. PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送B. PCI總線是一個與處理器有關(guān)的高速外圍總線C. PCI設(shè)備一定是主設(shè)備D. 系統(tǒng)中允許只有一條PCI總線57.CPU的控制總線提供_D_。A. 數(shù)據(jù)信號流 B. 所有存儲器和

15、I/O設(shè)備的時序信號及控制信號C. 來自I/O設(shè)備和存儲器的響應(yīng)信號 D. B和C兩項58.軟磁盤、硬磁盤、磁帶機(jī)、光盤、固態(tài)盤屬于_B_設(shè)備。 A. 遠(yuǎn)程通信 B. 外存儲器 C. 內(nèi)存儲器 D. 人機(jī)界面的I/O59.在中斷發(fā)生時，由硬件保護(hù)并更新程序計數(shù)器PC，而不由軟件完成，主要是為 _A_。 A. 能進(jìn)入中斷處理程序并能正確返回原程序 B. 節(jié)省內(nèi)存 C. 使中斷處理程序易于編制，不易出錯 D. 提高處理機(jī)速度60.字母與字符的編碼，目前普遍采用的是_D_碼。 A. 16進(jìn)制 B. 8進(jìn)制 C. BCD D. ASCII二 填空題1. 在計算機(jī)術(shù)語中，將A._ 運(yùn)算器_ 和B._ 控

16、制器_ 和在一起稱為CPU，而將CPU和C._ 存儲器_ 合在一起稱為主機(jī)。2. 計算機(jī)軟件一般分為兩大類：一類叫A._ 系統(tǒng)程序_ ，另一類叫B._ 應(yīng)用程序_ 。操作系統(tǒng)屬于C._ 系統(tǒng)程序_ 類。3. 主存儲器容量通常以MB表示，其中M = A._ 1000000_ ,B._ 8位(1個字節(jié))_；硬盤容量通常以GB表示，其中G =B. _1000_ M。4. CPU能直接訪問A._ cache _ 和B._ 主存_ ，但不能直接訪問磁盤和光盤。5. 指令字長度分為A._ 單字長_ 、B._ 半字長_ 、C._ 雙字長_ 三種形式。6. 計算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方

17、式可采用A._ 并行_ 傳送、B._ 串行_ 傳送、C._ 復(fù)用_ 傳送。7. 通道是一個特殊功能的A._ 處理器_ ，它有自己的B._ 指令和程序_ 專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。8. 并行I/O接口A._ SCSI _ 和串行I/O接口B._ IEEE1394_ 是目前兩個最具有權(quán)威性的標(biāo)準(zhǔn)接口技術(shù)。9.計算機(jī)硬件包括A._ 運(yùn)算器_、B._ 存儲器_、C._ 控制器_、D._ 適配器_、輸入輸出設(shè)備。10.為了計算機(jī)能直接處理十進(jìn)制形式的數(shù)據(jù)，采用以下兩種表示形式：A._ 字符串_和 B._ 壓縮的十進(jìn)制數(shù)串_形式。前者主要用在C._ 非數(shù)值_計算的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的

18、算術(shù)運(yùn)算。11.cache是一種A._ 高速緩沖_存儲器，是為了解決CPU和主存之間B._ 速度_不匹配而采用的一項重要的硬件技術(shù)，現(xiàn)發(fā)展為C._ 多級cache _體系，D._ 指令cache與數(shù)據(jù)cache _分設(shè)體系。12.指令系統(tǒng)是表征一臺計算機(jī)性能的重要因素，它的A._ 格式_和B._ 功能_不僅直接影響到機(jī)器硬件結(jié)構(gòu)，而且也影響到C._ 系統(tǒng)軟件_。13.并行處理技術(shù)概括起來主要有三種形式：A._ 時間_并行、B._ 空間_并行、C._ 時間并行加空間_ 并行。14.Futurebus+總線能支持A._ 64_位地址空間，B._ 64位、128位、256_位數(shù)據(jù)傳輸，為下一代C._

19、 多處理機(jī)_系統(tǒng)提供了一個穩(wěn)定的平臺，適合于高成本較大規(guī)模的計算機(jī)系統(tǒng)。15.一個定點(diǎn)數(shù)由A._ 符號位_和B._ 數(shù)值域_兩部分組成。根據(jù)小數(shù)點(diǎn)的位置不同，定點(diǎn)數(shù)有C._ 純小數(shù)_和D._ 純整數(shù)(順序可變)_兩種表示方法。16.存儲器的技術(shù)指標(biāo)有A._ 存儲容量_、B._ 存取時間_、C._ 存儲周期_。速度指標(biāo)還可以用D._ 存儲器帶寬_來表示。17.形成指令地址的方法，稱為指令尋址，指令尋址有A._ 順序_尋址和B._ 跳躍_尋址兩種，通過使用C._ 程序計數(shù)器_來跟蹤指令地址。18.流水CPU是以A._ 時間并行性_為原理構(gòu)造的處理器，是一種非常B._ 經(jīng)濟(jì)而實(shí)用_的并行技術(shù)。目前的

20、C._ 高性能_微處理器幾乎無一例外地使用了流水技術(shù)。19.當(dāng)代流行的標(biāo)準(zhǔn)總線追求與A._ 結(jié)構(gòu)_、B._ CPU _、C._ 技術(shù)_無關(guān)的開發(fā)技術(shù)標(biāo)準(zhǔn)。20.在計算機(jī)系統(tǒng)中，CPU對外圍設(shè)備的管理，除了程序查詢方式、程序中斷方式外，還有A._ DMA _方式、B._ 通道_方式和C._ 外圍處理機(jī)_方式。三 簡答題1. 一個較完善的指令系統(tǒng)應(yīng)包括哪幾類？包括：數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入輸出指令、堆棧指令、字符串指令、特權(quán)指令等。2. 什么是閃速存儲器？它有哪些特點(diǎn)？閃速存儲器是高密度、非易失性的讀/寫半導(dǎo)體存儲器。從原理上看，它屬于ROM型存儲器，但是它又可

21、隨機(jī)改寫信息；從功能上看，它又相當(dāng)于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲器技術(shù)。閃速存儲器的特點(diǎn)：（1）固有的非易失性 （2）廉價的高密度 （3）可直接執(zhí)行 （4）固態(tài)性能3. 比較水平微指令與垂直微指令的優(yōu)缺點(diǎn)。（1）水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令則較差。（2）水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長。（3）由水平型微指令解釋指令的微程序，具有微指令字比較長，但微程序短的特點(diǎn)，而垂直型微指令正好相反。（4）水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說比較容易掌握4. CPU響應(yīng)中斷應(yīng)具備哪

22、些條件？解：（1） 在CPU內(nèi)部設(shè)置的中斷允許觸發(fā)器必須是開放的。（2） 外設(shè)有中斷請求時，中斷請求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請求信號。（3） 外設(shè)（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設(shè)中斷請求送至CPU。（4） 當(dāng)上述三個條件具備時，CPU在現(xiàn)行指令結(jié)束的最后一個狀態(tài)周期響應(yīng)中斷。5. 主存儲器的性能指標(biāo)有哪些？含義是什么？解：主存儲器的性能指標(biāo)主要是存儲容量、存取時間、存儲周期、存儲器帶寬。 存儲容量：一個存儲器中可以容納的存儲單元總數(shù)。 存取時間：又稱存儲器訪問時間，是指從啟動一次存儲器操作到完成該操作 所經(jīng)歷的時間。 存儲周期：是指連續(xù)啟動兩次獨(dú)立的存儲操作（如連續(xù)

23、兩次讀操作）所需間 隔的最小時間。 存儲器帶寬：在單位時間中主存?zhèn)鬏敂?shù)據(jù)的速率。6. RISC機(jī)器有哪些特點(diǎn)？解：RISC機(jī)具有以下特點(diǎn)：（1） 選取使用頻率最高的一些簡單指令，以及很有用但不復(fù)雜的指令。（2） 指令長度固定，指令格式種類少，尋址方式種類少。（3） 只有取數(shù)/存數(shù)指令訪問存儲器，其余指令的操作都在寄存器之間進(jìn)行。（4） CPU中通用寄存器數(shù)量相當(dāng)多。（5） 大部分指令在一個機(jī)器周期內(nèi)完成。其意是指在采用流水線組織時每個機(jī)器周期內(nèi)能完成一條指令功能，而并不是說一條指令從取指到完成指定功能只要一個機(jī)器周期。（6） 以硬布線控制為主，不用或少用微指令碼控制。（7） 一般用高級語言編程

24、，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時間。7. 指令和數(shù)據(jù)都以二進(jìn)制代碼存放在內(nèi)存中，CPU如何區(qū)分它們是指令還是數(shù)據(jù)？解：從時間上講，取指令事件發(fā)生在“取指周期”；取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出的指令流流向控制器（指令寄存器）；從內(nèi)存讀出數(shù)據(jù)流流向運(yùn)算器（通用寄存器）。8. 請說明指令周期、機(jī)器周期、時鐘周期之間的關(guān)系。解：指令周期是指取出并執(zhí)行一條指令的時間，指令周期常常用若干個CPU周期數(shù)來表示，CPU周期也稱為機(jī)器周期，而一個CPU周期又包含若干個時鐘周期（也稱為節(jié)拍脈沖或T周期）。9. CPU中有哪些主要寄存器？解：CPU中的主要寄存器有：指令寄存器（IR）、

25、程序計數(shù)器（PC）、地址寄存器（AR）、緩沖寄存器（DR）、通用寄存器（AC）、狀態(tài)條件寄存器。10. 中斷接口中有哪些標(biāo)志觸發(fā)器？功能是什么？ 解：中斷接口中有四個標(biāo)志觸發(fā)器：（1） 準(zhǔn)備就緒的標(biāo)志（RD）：一旦設(shè)備做好一次數(shù)據(jù)的接受或發(fā)送，便發(fā)出一個設(shè)備動作完畢信號，使RD標(biāo)志置“1”。在中斷方式中，該標(biāo)志用作為中斷源觸發(fā)器，簡稱中斷觸發(fā)器。（2） 允許中斷觸發(fā)器（EI）：可以用程序指令來置位。EI為“1”時，某設(shè)備可以向CPU發(fā)出中斷請求；EI為“0”時，不能向CPU發(fā)出中斷請求，這意味著某中斷源的中斷請求被禁止。設(shè)置EI標(biāo)志的目的，就是通過軟件來控制是否允許某設(shè)備發(fā)出中斷請求。（3）

26、中斷請求觸發(fā)器（IR）：它暫存中斷請求線上由設(shè)備發(fā)出的中斷請求信號。當(dāng)IR標(biāo)志為“1”時，表示設(shè)備發(fā)出了中斷請求。中斷屏蔽觸發(fā)器（IM）：是CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。IM標(biāo)志為“0”時，CPU可以受理外界的中斷請求，反之，IM標(biāo)志為“1”時，CPU不受理外界的中斷。四 計算題1 用補(bǔ)碼運(yùn)算方法求x+y=？，x-y=?，指出結(jié)果是否溢出。（1）x=0.1001 y=0.1100 (2)x=-0.0100 y=0.1001解：（1） x補(bǔ)= 00.1001 x補(bǔ)= 00.1001 + y補(bǔ)=00.1100 + -y補(bǔ)=11.0100 x+y補(bǔ)=01.0101 x-y補(bǔ)=11.1101 因

27、為雙符號位相異，結(jié)果發(fā)生溢出。 所以 x-y=-0.0011。（2） x補(bǔ)=11.1100 x補(bǔ) =11.1100 + y補(bǔ)=00.1001 + -y補(bǔ)=11.0111 x+y補(bǔ)=00.0101 x-y補(bǔ)=11.0011 x+y=+0.0101 x-y=-0.11012 某雙面磁盤，每面有220道，內(nèi)層磁道周長為70cm，內(nèi)層位密度400位/cm，轉(zhuǎn)速3000轉(zhuǎn)/分，問：（1）磁盤存儲容量是多少？ （2）數(shù)據(jù)傳輸率是多少？解：（1）每道信息量=400位/cm70cm=28000位=3500B 每面信息量=3500B220=770000B 磁盤總?cè)萘?770000B2=1540000B （2）磁

28、盤數(shù)據(jù)傳輸率，也即磁盤的帶寬Dr=rN N為每條磁道容量，N=3500B r為磁盤轉(zhuǎn)速r=3000轉(zhuǎn)/60S=50轉(zhuǎn)/S 所以，Dr=rN=50/S3500B=175000B/S3 設(shè)x=+12，y=-12，輸入數(shù)據(jù)用原碼表示，用帶求補(bǔ)器的陣列乘法器求出xy=?解：輸入數(shù)據(jù)為 x原=01100 y原=11100 因符號位單獨(dú)考慮，算前求補(bǔ)輸出后：x=1100，y=1100 1100 1100 0000 0000 1100 + 1100 10010000 乘積符號位運(yùn)算結(jié)果為：x0y0=01=1 算后求補(bǔ)及輸出為10010000，加上乘積符號位1，得原碼乘積值xy原=110010000，換算成二

29、進(jìn)制數(shù)真值 xy=（-10010000）2=（-144）104 某雙面磁盤，每面有220道，已知磁盤轉(zhuǎn)速r=3000轉(zhuǎn)/分，數(shù)據(jù)傳輸率為175000B/S，求磁盤總?cè)萘?。解：因?Dr=rN r=3000轉(zhuǎn)/60s=50轉(zhuǎn)/s所以 一條磁道信息量N=Dr/r=1750000B/s (s/50)=3500B 磁盤總?cè)萘?3500B220=1540000B5 已知：X=0.1011,Y=0.0101,求X/2補(bǔ),X/4補(bǔ)X補(bǔ)及Y/2補(bǔ),Y/4補(bǔ)Y補(bǔ)。解：X補(bǔ) = 0.1011 X/2補(bǔ) = 0.01011 X/4補(bǔ) = 0.001011 X補(bǔ) = 1.0101Y 補(bǔ) = 1.1011 Y/2補(bǔ) =

30、 1.11011 Y/4補(bǔ) = 1.111011 Y補(bǔ) = 0.01016 設(shè)機(jī)器字長為16位，定點(diǎn)表示時，尾數(shù)15位，階符1位。(1)定點(diǎn)原碼整數(shù)表示時，最大正數(shù)為多少？最小負(fù)數(shù)為多少？(2)定點(diǎn)原碼小數(shù)表示時，最大正數(shù)為多少？最小負(fù)數(shù)為多少？解：（1）定點(diǎn)原碼整數(shù)表示時 最大正數(shù)：（215-1）10 = （32767）10 最小負(fù)數(shù)：-（215-1）10=（-32767）10（2）定點(diǎn)原碼小數(shù)表示時 最大正數(shù)：（1-2-15）10 最小負(fù)數(shù)：-（1-2-15）10五 應(yīng)用題1. 有一個16K16的存儲器，由1K4位的DRAM芯片構(gòu)成問:（1）總共需要多少DRAM芯片?（2）畫出存儲體的組成

31、框圖。2. CPU結(jié)構(gòu)如圖所示，其中一個累加寄存器AC，一個狀態(tài)條件寄存器和其它四個寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(1) 標(biāo)明圖中四個寄存器的名稱。(2) 簡述指令從主存取到控制器的數(shù)據(jù)通路。(3) 簡述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問的數(shù)據(jù)通路。圖C8.13. CDROM光盤的外緣有5mm的范圍因記錄數(shù)據(jù)困難，一般不使用，故標(biāo)準(zhǔn)的播放時間為60分鐘。請計算模式1情況下光盤存儲容量是多少？4. 如圖，假設(shè)有磁盤、磁帶、打印機(jī)三個設(shè)備同時工作。磁盤以30s的間隔向控制器發(fā)DMA請求，磁帶以45s的間隔發(fā)DMA請求，打印機(jī)以150s間隔發(fā)DMA請求。根據(jù)傳輸速率，

32、磁盤優(yōu)先權(quán)最高，磁帶次之，打印機(jī)最低，假設(shè)DMA控制器每完成一次DMA傳送所需的時間是5s。若采用多路型DMA控制器，請畫出DMA控制器服務(wù)三個設(shè)備的工作時間圖。 圖C13.15. 微程序共有60條微指令，18個微命令（直接控制），6個微程序分支，請畫出微程序控制器組成框圖，簡述各部分的功能。6. 存儲器容量為32字，字長64位，模塊數(shù)m=8，用交叉方式進(jìn)行組織。存儲周期T=200ns,數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。問該存儲器的帶寬是多少？答案僅供參考一 選擇題1. A 2. A 3. B 4. A 5. B 6. D 7. C 8. D 9. C 10. B 11. B 12

33、. B 13. A 14. C 15. A 16. C 17. C 18. A 19. C 20. B 21. B 22. B 23. C 24. C 25. B 26. C 27. D 28. B 29. B 30. A 31. D 32. B 33. C 34. B 35. D 36. A 37. D 38. C 39. D 40. A41. C 42. B 43. A 44. D 45. B 46. B 47. C 48. D 49. C 50. B 51. D 52. C 53. A 54. B 55. D 56. A 57. D 58. B 59. A 60. D二 填空題1. A.

34、運(yùn)算器 B.控制器 C.存儲器2. A.系統(tǒng)程序 B.應(yīng)用程序 C.系統(tǒng)程序3. A.1000000 B.8位(1個字節(jié)) C.10004. A.cache B.主存5. A.單字長 B.半字長 C.雙字長6. A.并行 B.串行 C.復(fù)用 7. A.處理器 B.指令和程序8. A.SCSI B.IEEE13949.A. 運(yùn)算器 B. 存儲器 C. 控制器 D. 適配器10.A. 字符串 B. 壓縮的十進(jìn)制數(shù)串 C. 非數(shù)值11.A. 高速緩沖 B. 速度 C. 多級cache D. 指令cache與數(shù)據(jù)cache12.A. 格式 B. 功能 C. 系統(tǒng)軟件13.A. 時間 B. 空間 C.

35、時間并行加空間14.A. 64 B. 64位、128位、256 C. 多處理機(jī)15.A. 符號位 B. 數(shù)值域 C. 純小數(shù) D. 純整數(shù)(順序可變)16.A. 存儲容量 B. 存取時間 C. 存儲周期 D. 存儲器帶寬17.A. 順序 B. 跳躍 C. 程序計數(shù)器18.A. 時間并行性 B. 經(jīng)濟(jì)而實(shí)用 C. 高性能19.A. 結(jié)構(gòu) B. CPU C. 技術(shù)20.A. DMA B. 通道 C. 外圍處理機(jī)三 簡答題1. 包括：數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入輸出指令、堆棧指令、字符串指令、特權(quán)指令等。2. 閃速存儲器是高密度、非易失性的讀/寫半導(dǎo)體存儲器。從原理上

36、看，它屬于ROM型存儲器，但是它又可隨機(jī)改寫信息；從功能上看，它又相當(dāng)于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲器技術(shù)。閃速存儲器的特點(diǎn)：（1）固有的非易失性 （2）廉價的高密度 （3）可直接執(zhí)行 （4）固態(tài)性能3.（1）水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令則較差。（2）水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長。（3）由水平型微指令解釋指令的微程序，具有微指令字比較長，但微程序短的特點(diǎn)，而垂直型微指令正好相反。（4）水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說比較容易掌握 4. 解：（5） 在CPU內(nèi)

37、部設(shè)置的中斷允許觸發(fā)器必須是開放的。（6） 外設(shè)有中斷請求時，中斷請求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請求信號。（7） 外設(shè)（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設(shè)中斷請求送至CPU。（8） 當(dāng)上述三個條件具備時，CPU在現(xiàn)行指令結(jié)束的最后一個狀態(tài)周期響應(yīng)中斷。5.解：主存儲器的性能指標(biāo)主要是存儲容量、存取時間、存儲周期、存儲器帶寬。 存儲容量：一個存儲器中可以容納的存儲單元總數(shù)。 存取時間：又稱存儲器訪問時間，是指從啟動一次存儲器操作到完成該操作 所經(jīng)歷的時間。 存儲周期：是指連續(xù)啟動兩次獨(dú)立的存儲操作（如連續(xù)兩次讀操作）所需間 隔的最小時間。 存儲器帶寬：在單位時間中主存?zhèn)鬏敂?shù)

38、據(jù)的速率。6.解：RISC機(jī)具有以下特點(diǎn)：（8） 選取使用頻率最高的一些簡單指令，以及很有用但不復(fù)雜的指令。（9） 指令長度固定，指令格式種類少，尋址方式種類少。（10） 只有取數(shù)/存數(shù)指令訪問存儲器，其余指令的操作都在寄存器之間進(jìn)行。（11） CPU中通用寄存器數(shù)量相當(dāng)多。（12） 大部分指令在一個機(jī)器周期內(nèi)完成。其意是指在采用流水線組織時每個機(jī)器周期內(nèi)能完成一條指令功能，而并不是說一條指令從取指到完成指定功能只要一個機(jī)器周期。（13） 以硬布線控制為主，不用或少用微指令碼控制。（14） 一般用高級語言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時間。 7.解：從時間上講，取指令事件發(fā)生在“取

39、指周期”；取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出的指令流流向控制器（指令寄存器）；從內(nèi)存讀出數(shù)據(jù)流流向運(yùn)算器（通用寄存器）。8.解：指令周期是指取出并執(zhí)行一條指令的時間，指令周期常常用若干個CPU周期數(shù)來表示，CPU周期也稱為機(jī)器周期，而一個CPU周期又包含若干個時鐘周期（也稱為節(jié)拍脈沖或T周期）。9.解：CPU中的主要寄存器有：指令寄存器（IR）、程序計數(shù)器（PC）、地址寄存器（AR）、緩沖寄存器（DR）、通用寄存器（AC）、狀態(tài)條件寄存器。10.解：中斷接口中有四個標(biāo)志觸發(fā)器：（4） 準(zhǔn)備就緒的標(biāo)志（RD）：一旦設(shè)備做好一次數(shù)據(jù)的接受或發(fā)送，便發(fā)出一個設(shè)備動作完畢信號，使RD

40、標(biāo)志置“1”。在中斷方式中，該標(biāo)志用作為中斷源觸發(fā)器，簡稱中斷觸發(fā)器。（5） 允許中斷觸發(fā)器（EI）：可以用程序指令來置位。EI為“1”時，某設(shè)備可以向CPU發(fā)出中斷請求；EI為“0”時，不能向CPU發(fā)出中斷請求，這意味著某中斷源的中斷請求被禁止。設(shè)置EI標(biāo)志的目的，就是通過軟件來控制是否允許某設(shè)備發(fā)出中斷請求。（6） 中斷請求觸發(fā)器（IR）：它暫存中斷請求線上由設(shè)備發(fā)出的中斷請求信號。當(dāng)IR標(biāo)志為“1”時，表示設(shè)備發(fā)出了中斷請求。（7） 中斷屏蔽觸發(fā)器（IM）：是CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。IM標(biāo)志為“0”時，CPU可以受理外界的中斷請求，反之，IM標(biāo)志為“1”時，CPU不受理外界的

41、中斷。四 計算題1. 解：（1） x補(bǔ)= 00.1001 x補(bǔ)= 00.1001 + y補(bǔ)=00.1100 + -y補(bǔ)=11.0100 x+y補(bǔ)=01.0101 x-y補(bǔ)=11.1101 因為雙符號位相異，結(jié)果發(fā)生溢出。 所以 x-y=-0.0011。（3） x補(bǔ)=11.1100 x補(bǔ) =11.1100 + y補(bǔ)=00.1001 + -y補(bǔ)=11.0111 x+y補(bǔ)=00.0101 x-y補(bǔ)=11.0011 x+y=+0.0101 x-y=-0.1101 2. 解：（1）每道信息量=400位/cm70cm=28000位=3500B 每面信息量=3500B220=770000B 磁盤總?cè)萘?770000B2=1540000B （2）磁盤數(shù)據(jù)傳輸率，也即磁盤的帶寬Dr=rN N為每條磁道容量，N=3