LCD_驅(qū)動原理

1、BOE Copyright 2009A bit of progress every day！LCD 驅(qū)動原理驅(qū)動原理QA-QE 李絢李絢5 5G GBOE Copyright 2009A bit of progress every day！uTFT-LCD驅(qū)動電路信號uTFT-LCD驅(qū)動電路模塊BOE Copyright 2009A bit of progress every day！第一部分 TFT-LCD驅(qū)動電路信號BOE Copyright 2009A bit of progress every day！圖象表示規(guī)格名稱解像度長寬比Color Graphics AdapterCGA320

2、2008:5Enhanced Graphics AdapterEGA64035064:35Video Graphics ArrayVGA6404804:3Super VGASVGA8006004:3eXtended Graphics ArrayXGA10247684:3Engineering Work StationSPARC115290032:25Super XGASXGA128010245:4Ultra XGAUXGA160012004:3High Definition TVHDTV1920108016:9Quadrable XGAQXGA204815364:316SVGA32002400

3、4:3液晶顯示器的圖象表示規(guī)格BOE Copyright 2009A bit of progress every day！TFT-LCD 模塊電路驅(qū)動方框圖DC/DC converter Timing ControllerSource driver ICGate driverIC Interface connectordataTTL / LVDSTTL / RSDS/ Mini-LVDSVddGammaLCCsVcomdataVcomstv,cpv sth,cph,load,mpolBOE Copyright 2009A bit of progress every day！VESA了解視頻電子

4、標(biāo)準(zhǔn)協(xié)會（Video Electronics Standards Association, VESA）是由代表來自世界各地的、享有投票權(quán)利的140多家成員公司的董事會領(lǐng)導(dǎo)的非盈利國際組織，總部設(shè)立于加利福尼亞州的Milpitas，自1989年創(chuàng)立以來，一直致力于制訂并推廣顯示相關(guān)標(biāo)準(zhǔn)。主頁：/VESA總線(Vedio Electronic Standard Association)是一個32位標(biāo)準(zhǔn)的計算機局部總線，是針對多媒體PC要求高速傳送活動圖象的大量數(shù)據(jù)應(yīng)運而生的。它的數(shù)據(jù)傳輸率最高可達132Mbytes/s。它的許多引線引自CPU，因而負載能力相對較

5、差。隨著Pentium級計算機的不斷普及，PCI總線產(chǎn)品所占的市場份額日漸提高，VESA總線產(chǎn)品將面臨被淘汰的趨勢。 BOE Copyright 2009A bit of progress every day！VESA標(biāo)準(zhǔn)下TFT-LCD時序構(gòu)成 Active pixelsT/L BorderB/R Border數(shù)據(jù)信號同步信號后沿前沿解析度XGA 60HzXGA 75HzSXGA60HzSXGA75Hz行信號有效像素1024 pixels1024 pixels1280 pixels1280 pixels無效像素320 pixels288 pixels408 pixels408 pixels行

6、右邊緣0 pixels0 pixels0 pixel0 pixel行前沿24 pixels16 pixels48 pixels16 pixelsSync寬度136 pixels96 pixels112 pixels144 pixels行后沿160 pixels166 pixels248 pixels248 pixels行左邊緣0 pixels0 pixels0 pixel0 pixel場信號有效行768 lines768 lines1024 lines1024 lines無效行38 lines32 lines42 lines42 lines場上邊緣0 line0 line0 line0 lin

7、e場前沿 3 lines1 lines1 line1 line場Sync寬度6 lines3 lines3 lines3 lines場后沿29 lines28 lines38 lines38 lines場下邊緣0 line0 line0 line0 line像素時鐘頻率65 MHz(15.4nS)78.5 MHz(12.7nS)108 MHz (9.3nS)135 MHz(7.4nS)BOE Copyright 2009A bit of progress every day！TFT-LCD Block Input Signal TFT-LCD模塊輸入信號類型有： 1）CMOS/TTL 輸入信號

8、 2）低壓差分(LVDS) 輸入信號信號分類：數(shù)據(jù)信號，控制信號，時鐘信號。其中數(shù)據(jù)信號即數(shù)字視頻信號，轉(zhuǎn)移到顯示單元上即8Bit灰度數(shù)據(jù)。BOE Copyright 2009A bit of progress every day！CMOS/TTL輸入的數(shù)據(jù)信號線和T/CON Pin是 1:1連接，控制信號和時鐘信號需要 另外的通道輸入；信號線上3.3V代表數(shù)據(jù)“1”, 0V代表數(shù)據(jù)“ 0”。3.3V0V3.3V0VClockData 0 1CMOS/TTL信號BOE Copyright 2009A bit of progress every day！CMOS/TTL信號通信pin腳連接示意圖

9、(單通道模式)Timing ControllerR0R1.R6R7。B0B1.B6B7。G0G1.G6G7R通道G通道B通道BOE Copyright 2009A bit of progress every day！CMOS/TTL輸入數(shù)據(jù)結(jié)構(gòu)兩種模式對比 DE 信 號 時 鐘 CLK R0： 7 G0： 7 B0： 7 1 2 3 4 1022 1023 1024 1 2 3 4 1022 1023 1024 1 2 3 4 1022 1023 1024 1 2 3 4 1022 1023 1024 無 效 無 效 無 效 無 效 數(shù) 據(jù) 無 效 數(shù) 據(jù) 無 效 數(shù) 據(jù) CMOS/TTL單通

10、道數(shù)據(jù)結(jié)構(gòu) DE 信 號 時 鐘 CLK GE0： 7 BE0： 7 0 1 510 511 無 效 無 效 無 效 數(shù) 據(jù) 無 效 數(shù) 據(jù) RE0： 7 無 效 無 效 數(shù) 據(jù) R00： 7 R20： 7 R10220:7 R10200:7 G00： 7 G20： 7 G10220:7 G10200:7 B00： 7 B20： 7 B10220:7 B10200:7 RO0： 7 無 效 無 效 數(shù) 據(jù) R10： 7 R30： 7 R10230:7 R10210:7 GO0： 7 無 效 無 效 數(shù) 據(jù) G10： 7 G30： 7 G10230:7 G10210:7 BO0： 7 無 效 無

11、 效 數(shù) 據(jù) B10： 7 B30： 7 B10230:7 B10210:7 CMOS/TTL雙通道數(shù)據(jù)結(jié)構(gòu)BOE Copyright 2009A bit of progress every day！Single-port mode & Dual-port mode在單通道模式時，一個時鐘周期內(nèi)，R、G、B三個獨立通道分別為R&G&B三個Dot傳遞一個灰度數(shù)據(jù)，即一個完整的Pixel灰度。在雙通道模式時，R、G、B三個獨立通道又被分別分為兩個奇偶通道，奇數(shù)通道為奇數(shù)像素傳遞數(shù)據(jù)，偶數(shù)通道則為偶數(shù)像素傳遞數(shù)據(jù)，一個時鐘周期內(nèi)，同樣也是傳遞一個完整的Pixel灰度。雙通道增加了T/Con芯片的連接

12、Pin數(shù)，但是同樣也提高了數(shù)據(jù)傳輸速度。BOE Copyright 2009A bit of progress every day！Timing ControllerTiming ControllerPair 1 +Pair 1 -Pair 2 +Pair 2 -Pair 3 +Pair 3 -Pair 4 +Pair 4 Clock0V1.2V0V1.2VData200mV200mV-+- 0 1對8bit灰度數(shù)據(jù)來說，在四對線上傳輸CMOS/TTL信號，包括數(shù)據(jù)信號，控制信號和時鐘信號：R0R7，B0B7，G0G7，Hsyc，Vsyc， DE；利用+Pair和-Pair之間的電壓差表示數(shù)據(jù)

13、“1”，相反就是數(shù)據(jù)“0”。LVDS信號BOE Copyright 2009A bit of progress every day！LVDS 信號特征在一個時鐘周期內(nèi)每個通道連續(xù)傳送7Bit（R&G&B）。與TTL相比，信號線的引線數(shù)變少，TCON的尺寸大小就可以變小。與TTL信號相比，信號的振幅變小，減少EMI。LVDS Signal的認識Differential Signal= (+ Pair)-(- Pair)BOE Copyright 2009A bit of progress every day！LVDS信號傳輸示意圖傳輸8bit灰度數(shù)據(jù)需要四個差分通道，與CMOS/TTL信號傳輸?shù)?/p>

14、區(qū)別就是RGB沒有獨立通道，通道03均可以傳輸RGB灰度數(shù)據(jù)，且在一個周期內(nèi)傳輸一個完整的Pixel灰度數(shù)據(jù)。BOE Copyright 2009A bit of progress every day！LVDS接口的數(shù)據(jù)格式 LV D S 的 邏 輯 連 接 圖 圖 象 控 制 器 LVDS 發(fā)送器 LVDS 接受器 時 序 控 制 器 數(shù) 據(jù) 通 道0 數(shù) 據(jù) 通 道1 數(shù) 據(jù) 通 道2 時 鐘 通 道 2 4 /3 6 位 圖 像 數(shù) 據(jù) 2 4 /3 6 位 圖 像 數(shù) 據(jù) D E C lo ck 8 位控制信號：Hsync, Vsync, CTL03 D E C lo ck 8 位控制

15、信號：Hsync, Vsync, CTL03 數(shù)數(shù)數(shù) 據(jù)據(jù)據(jù) 通通通 道道道33 3 0 通 道0 通 道1 通 道2 通通 道道3 3 1 個 周期 時 鐘 通 道 前1 個 周期 后1 個 周期 R 0 R 1 R 2 R 3 R 4 R 5 G 0 R 0 G 1 B 1 B 0 G 5 G 4 G 3 G 2 G 1 B 2 B 3 B 4 B 5 行 同 步 幀 同 步 使 能 G 0 R 5 B 1 B 0 使 能 幀 同 步 G 2 R 1 B 2 B 3 R 6 R 7 G 6 G 7 B 6 B 7 R 7 R 6 T /7 B 7 BOE Copyright 2009A b

16、it of progress every day！ CMOS/TTL信號傳輸采用并口方式，即8位灰度數(shù)據(jù)同時通過并行線進行傳送，這樣數(shù)據(jù)傳送速度大大提高，但并行傳送的線路長度受到限制，因為長度增加，干擾就會增加，數(shù)據(jù)也就容易出錯。 LVDS信號傳輸采用多通道串口方式。串口是每條通道順序傳輸8位灰度數(shù)據(jù)。但是并口并不比串口傳輸速度快，由于8位通道之間的互相干擾，傳輸時速度就受到了限制。而且當(dāng)傳輸出錯時，要同時重新傳8個位的數(shù)據(jù)。串口沒有干擾，傳輸出錯后重發(fā)一位就可以了。所以要比并口快。再加上LVDS信號有四條通道傳輸8位數(shù)據(jù)，這樣比CMOS/TTL傳輸通道要快許多。BOE Copyright 2

17、009A bit of progress every day！接口類型 DVI接口 LDI接口 TTL接口 輸入信號類型 差分電壓 差分電壓 TTL電平 驅(qū)動信號類型 單端電流驅(qū)動 回路電流驅(qū)動 電壓 最大頻率 165MHz 162MHz 65MHz 電源電壓 3.3V 3.3V 5V 功耗 小 小 大 門檻電壓 150mV 100mV 2.4V 時鐘線 1對兩根 1對兩根 1或2根 連接線類型 帶屏蔽的雙絞線 雙絞線 6bit XGA 數(shù)據(jù)連接線 3對6根 3對6根 18根單線 8bit XGA 數(shù)據(jù)連接線 3對6根 4對8根 24根單線 8bit QXGA 數(shù)據(jù)連接線 3對雙口12根 6對

18、雙口24根 四口96根 連接器（對QXGA） 24/29針 36針 101針 TFT-LCD 模塊接口的比較BOE Copyright 2009A bit of progress every day！T/CON的定義T/CON : Timing Controller的簡寫，信號控制器。將從外部供給的數(shù)據(jù)信號、控制信號以及時鐘信號分別轉(zhuǎn)換成適合于驅(qū)動IC的數(shù)據(jù)信號、控制信號、時鐘信號。它的功能是色度控制和時序控制。Control SignalControl Signal 的種類的種類 lFor Source Driver ICFor Source Driver IClSTH (Start Hor

19、izontal):行數(shù)據(jù)的開始信號lCPH (Clock Pulse Horizontal):源驅(qū)動器的時鐘信號（數(shù)據(jù)的同步信號）lTP or Load (Data Output from Driver IC to Panel):數(shù)據(jù)從源驅(qū)動器到 顯示器的輸出信號lMPOL (Data Polarity Inversion):為了防止液晶老化，在液晶上的電壓要求極性反轉(zhuǎn)lFor Gate Driver IClSTV (Start Vertical):Gate開始lCPV (Clock Pulse Vertical):Gate的同期信號lOE1 (Output Enable):Gate Outp

20、ut ControllOE2 (Multi Level Gate):多灰度等級用的信號BOE Copyright 2009A bit of progress every day！驅(qū) 動 原 理驅(qū) 動 原 理1.輸入到T/CON的信號：（1）TTL（ Transistor Transistor Logic）u輸入 Data與 T/CON Pin以 1:1 Connectingu并行方式傳輸，在一個Clock內(nèi)同時傳輸6Bit數(shù)據(jù)3.3V0V3.3V0VClockData 0 1BOE Copyright 2009A bit of progress every day?。?）LVDS（Low Vo

21、ltage Differential Signal)Clock0V1.2V0V1.2VData200mV200mV-+- 0 1u在Clock 1 Period內(nèi)，有7個Bit成Serial傳送。u+Pair在Pair之上時取 1的值, 相反取0的值。u與TTL相比，信號的線數(shù)減少，因此T/CON的Size小。u與TTL相比，Signal的振幅要小，因此對 EMI有利.驅(qū) 動 原 理驅(qū) 動 原 理BOE Copyright 2009A bit of progress every day！驅(qū) 動 原 理驅(qū) 動 原 理TTLMini-LVDSRSDSClkROGOBOREGE BE6666661D

22、ot 線數(shù) : 6line Clock = 67.5Mhz R G BR0G0B0R1G1B1R2G2B2R3G3B3R4G4B4R5G5B51Dot 線數(shù) : 1pair(2line) Clock = 67.5*3=202.5Mhz R R1G, B1Dot 線數(shù) : 3pair(6line) Clock = 67.5MhzR0 R3R2 R5R4同樣 3Pair1Dot1Pixel Rising Falling2.從T/Con輸出的信號BOE Copyright 2009A bit of progress every day！ParameterParameterTTLTTLMini-LVD

23、SMini-LVDSRSDSRSDSSignalTTLdifferential signal differential signalPowerhighlowlowTransfer lines6 lines1pair(2 lines)3pair(6 lines)Clock67.5MHz202.5MHz67.5MHzNoiseweakstrongstrongEMIbadgoodGoodTransfer methodparallelserialParallel & serialRemarke.g. SXGA, 6bit, 75Hz驅(qū) 動 原 理驅(qū) 動 原 理BOE Copyright 2009A b

24、it of progress every day！Resolution分辨率有效像素區(qū)域Total Screen全屏H-sync60Hz一行掃描時間 System ClockFrequency系統(tǒng)時鐘頻率Dot ClockDual PortNo. of SourceNo. of Gate480645256SVGA800*6001056*62826.54 s40MHz20 MHz543XGA1024*7681344*80620.68 s65MHz32.5 MHz753SXGA1280*10241696*106615.64 s108MHz54 MHz864SXGA+1400*10501890*10

25、9615.21 s124MHz62 MHz975QVGA1280*9601728*100016.67 s104MHz52 MHz864UXGA1600*12002112*125013.34s158MHz79 MHz1085QXGA2048*1536-13106每一幀的時間為 1/60=16.67ms一行掃描時間=1/60/1066=15.64us系統(tǒng)時鐘頻率=(15.64us/1696)-1=108MHzBOE Copyright 2009A bit of progress every day！驅(qū) 動 原 理同 期 信 號6 6個同期控制信號解釋個同期控制信號解釋1.STV (Start ve

26、rtical)1.STV (Start vertical)：一列的開始信號，同樣也是一幀的開始信號。2.CPV (Clock pulse vertical)2.CPV (Clock pulse vertical): : 列的時鐘脈沖信號。每個CPV脈沖過來時，打開一行TFT開關(guān)。3.STH (Start Horizontal)3.STH (Start Horizontal): : 水平數(shù)據(jù)的開始信號，代表了一行的開始。所以兩個脈沖間隔時間即為掃描一行的時間，頻率與CPV相同。4.4.CPH CPH (Clock pulse horizontal)(Clock pulse horizontal)

27、: : 水平的時鐘脈沖信號。每個CPH脈沖過來時為一個Dot像素電極充電，實現(xiàn)該像素的顯示。5.5.LoadLoad (Data output from Driver IC to panel) (Data output from Driver IC to panel) : : Data輸出控制信號。下降沿到來時，行數(shù)據(jù)從DriverIC傳送到Panel上。所以兩個脈沖間隔時間為掃描一行的時間，與CPV，SPH頻率相同6.MPOL (Data Polarity Inversion):6.MPOL (Data Polarity Inversion): 極性反轉(zhuǎn)控制信號。當(dāng)Load下降沿到達時，Da

28、ta的極性根據(jù)MPOL極性進行反轉(zhuǎn)。BOE Copyright 2009A bit of progress every day！DE(Data Enable)STHCPHTP orLoadMPOLActive AreaHorizontal Blanking AreaDataOutput各控制和數(shù)據(jù)信號時序圖各控制和數(shù)據(jù)信號時序圖u For Source Driver ICFor Source Driver IC BOE Copyright 2009A bit of progress every day！STVCPVOE1OE2Gate 1Gate 2u For Gate Driver ICBO

29、E Copyright 2009A bit of progress every day！CPVGate 1Gate 2TPDataDatau Data Output & Gate Output BOE Copyright 2009A bit of progress every day！CPVCPVSTVSTHTPPanel1st2ndPanel3rdu Control Signal控制像素顯示示意圖 BOE Copyright 2009A bit of progress every day！STV STV is the Vertical Starting Signal, every STV p

30、ulse will start one frame. So its frequency is the same as Frame freq.60HZ驅(qū) 動 原 理驅(qū) 動 原 理BOE Copyright 2009A bit of progress every day！CPV CPV is the Vertical Pulse Signal,every Cpv pulse will open one line of all TFT channels.64KHZ驅(qū) 動 原 理同 期 信 號BOE Copyright 2009A bit of progress every day！CPH CPH i

31、s the Horizontal Pulse Signal, every CPH pulse will start one pixel data storage.驅(qū) 動 原 理同 期 信 號BOE Copyright 2009A bit of progress every day！LOAD LOAD is the Data Output Signal. When the falling edge is coming out, the data will be sent from Driver-IC to panel.64KHZ驅(qū) 動 原 理同 期 信 號BOE Copyright 2009A

32、bit of progress every day！MPOL Mpol is the polarity control Signal which judged the output voltage polarity to the panel.16KHZ驅(qū) 動 原 理同 期 信 號BOE Copyright 2009A bit of progress every day！信號比較信號比較1.STV VS CPV：SXGA 60HZSTV60HZCPV64KHZBOE Copyright 2009A bit of progress every day！驅(qū) 動 原 理同 期 信 號2.LOAD VS

33、 MPOL：SXGA 60HZLOAD64KHZ16KHZMPOL結(jié)論：結(jié)論：采用采用1+2dot或或2dot翻轉(zhuǎn)方式翻轉(zhuǎn)方式。BOE Copyright 2009A bit of progress every day！同期信號頻率計算同期信號頻率計算我們采用SXGA,6BIT,60HZ, 以TTL信號點翻轉(zhuǎn)方式為例，來介紹幾個同期信號頻率的計算。1.CPH：1688*1066*60=108MHZ2. STH：1066*60=64KHZ3. STV：60HZ4.CPV：1066*60=64KHZ5.LOAD：1066*60=64KHZ6.MPOL：1066*60/2=32KHZSXGA：128

34、0*1024 VESA：1688*1066 One FrameCph16881066STHCPVLOADSTVBOE Copyright 2009A bit of progress every day！第二部分 TFT-LCD驅(qū)動電路模塊BOE Copyright 2009A bit of progress every day！n LVDS connector 給PCBA提供視頻信號和工作電壓VDD，VDD typical value為5V。 如果VDD不正常，會直接導(dǎo)致電路驅(qū)動不良。LCD Panel功耗計算：VDD*IDD在不影響畫面質(zhì)量的前提下，當(dāng)然是功耗越低越好。一、DC/DC Blo

35、ckBOE Copyright 2009A bit of progress every day！ 電源(VDD)輸入電路部分電源的輸入部分是指從模塊連接器輸入，用來產(chǎn)生模擬電源（AVDD）和數(shù)字電源（DVDD）1)Poly Switch 作用：防止電源負載過電流2)3端濾波器 作用：分離噪聲 3)旁路電容 作用：減少噪聲，減小AC RippleBOE Copyright 2009A bit of progress every day！n VDD/DVDD LDO電路 DVDD：DC/DC模塊輸入電壓，由VDD生成的數(shù)字電源。用于各IC和Driver-IC工作電壓。標(biāo)稱值為3.3V。該電路主要模

36、塊為IC4（RT9164） BOE Copyright 2009A bit of progress every day！LDO是一個降壓型的DC/DC 轉(zhuǎn)換器。LDO 的工作原理是通過負反饋調(diào)整輸出電流使輸出電壓保持不變。 Basic Adjustable Regulator & CircuitBOE Copyright 2009A bit of progress every day！n DC/DC BlockVON： DC/DC模塊輸出電壓, 提供給Gate-Driver-IC用于打開TFT開關(guān)標(biāo)稱值為25v。VOFF： DC/DC模塊輸出電壓, 提供給Gate-Driver-IC用于關(guān)閉T

37、FT開關(guān). 標(biāo)稱值為-8V.VON1： DC/DC模塊輸出電壓，為MLG模塊提供電源.AVDD: DC/DC模塊輸出電壓, 用作模擬電源. 標(biāo)稱值為12v.AVDD主要用在源驅(qū) 動器，Gamma校正電源，Vcom數(shù)字調(diào)節(jié)電路電源（IC7）。DC/DC BlockPCB pictureBOE Copyright 2009A bit of progress every day！電路中主要芯片有IC2（EL7516），IC3（Sl431B）。VOFFVONAVDDVDDDVDDIC2BOE Copyright 2009A bit of progress every day！IC2： PWM（脈沖寬度

38、調(diào)制）ICPin描述：其中VIN（Input port）為VDD，VOUT（Output port）為AVDD。1）VC：Compensation pin. 內(nèi)部誤差放大器補償引腳輸出. COMP和地之間連接一個串聯(lián)的RC。2）FB：電壓反饋引腳，F(xiàn)B調(diào)整電壓（參考電壓）的標(biāo)稱值為1.294V。在升壓調(diào)節(jié)器輸出(VOUT)和AGND之間連接外部電阻分壓器，中心抽頭連接至FB。分壓器須靠近IC放置，并減小引線面積，以降低噪聲耦合。3）SHDN*：關(guān)斷控制輸入引腳。驅(qū)動SHDN*至低電平可關(guān)閉IC。4）GND：AGND & PGND pin. 模擬地和功率地。5）SW：Power switch p

39、in. 連接至IC內(nèi)部MOSFET的漏極。將電感/整流二極管連接點接至SW，并盡可能減小引線面積，以降低EMI。6）VIN：模擬電源輸入引腳。通過一個電阻接入VDD，并采用最小1uF的陶瓷電容直接旁路至GND。7）LB1：FSEL（Frequency select）pin. 該引腳為低電平時，振蕩器頻率設(shè)置為640KHz；為高電平時，頻率為1.2MHz。該輸入具有6uA的下拉電流。BOE Copyright 2009A bit of progress every day！8)LB0：Soft-start control pin.軟啟動控制引腳。在該引腳連接一個軟啟動電容（CSS），如果不需要軟

40、啟動可將該引腳開路。軟啟動電容以4uA固定電流充電，經(jīng)過限流時間t=2.4*105CSS后，SS引腳電壓充至1.5V，達到滿電流限。當(dāng)SHDN*為低電平時，軟啟動電容被放電到地電位。當(dāng)SHDN*變?yōu)楦唠娖綍r，軟啟動電容首先充至0.4V，然后開始軟啟動過程。PCB原理圖中VDD/AVDD Block電路整理如下圖，比較直觀便于分析。BOE Copyright 2009A bit of progress every day！+ +- -PWMPWMVINVINL LD DCoutCoutRloadRload+ +- -VIVIN NL LCoutCoutRloadRloadX XL LD DVIV

41、IN N+ +- -CoutCout + +VoutVout- -+ +VoutVout- -DVinVout1D : Duty Cycle of The SwitchD : Duty Cycle of The Switch脈沖調(diào)制集成電路PWM IC輸出電壓BOE Copyright 2009A bit of progress every day！VbVc Va + Vb VaVc正電壓的電荷泵電路正電荷泵： 跨接電容A端通過二極管接Va，另一端B端接振幅Vb的PWM方波。當(dāng)B點電位為0時，A點電位為Va，即VAB=Va；當(dāng)B點電位上升至Vb時，因為電容兩端電壓不能突變，兩端的電壓差維持在V

42、AB=Va，此時A點電位上升為Vb+Va。所以，A點的電壓就是一個PWM方波，最大值是Vb+Va，最小值是Va。（假設(shè)二極管為理想二極管）BOE Copyright 2009A bit of progress every day！負電壓的電荷泵電路負電荷泵： 跨接電容A端通過二極管接Va，另一端B端接振幅Vb的PWM方波。當(dāng)B點電位為Vb時，A點電位為Va，即VAB= Va-Vb；當(dāng)B點電位下降至0時，因為電容兩端電壓不能突變，兩端的電壓差維持在VAB=Va-Vb，此時A點電位為Va-Vb。所以，A點的電壓就是一個PWM方波，最大值是Va，最小值是Va-Vb。（假設(shè)二極管為理想二極管）VbVa

43、Vc Va - Vb VcBOE Copyright 2009A bit of progress every day！先了解MLG電路的作用，應(yīng)先知道Flicker現(xiàn)象的原理。極性變換：液晶分子不能夠一直固定在某一個電壓不變，不然時間久了，即使將電壓取消掉，液晶分子會因為特性的破壞，而無法再因應(yīng)電場的變化來轉(zhuǎn)動，以形成不同的階。液晶顯示器內(nèi)的顯示電壓就分成了兩種極性，一個是正極性，而另一個是負極性。當(dāng)顯示電極的電壓高于公用電極電壓時，就稱之為正極性。而當(dāng)顯示電極的電壓低于公用電極的電壓時，就稱之為負極性。不管是正極性或是負極性, 都會有一組相同亮度的灰階。 First Frame (+)Sec

44、ond Frame (-)+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-Name+-Frame InversionLine InversionColumn InversionDot Inversion二、MLG BlockBOE Copyright 2009A bit of progress every day！所謂Flicker的現(xiàn)象，就是當(dāng)你看液晶顯示器的畫面上時，畫面會有閃爍的感覺。正負極性的同一灰階電壓有差別（差別原因開態(tài)電流，正負極性變換時，充電效率并不同），當(dāng)然灰階的感覺也就不一樣。在不停切換畫面的情況下，由于正負極性畫面交

45、替出現(xiàn)，就會感覺到Flicker的存在。 Flicker現(xiàn)象最容易發(fā)生在使用幀反轉(zhuǎn)的極性變換方式，因為幀反轉(zhuǎn)整個畫面都是同一極性，當(dāng)這次畫面是正極性時，下次整個畫面就都變成了是負極性。假若你是使用common電壓固定的方式來驅(qū)動，而common電壓又有了一點誤差，這時候正負極性的同一灰階電壓便會有差別，整個一幀畫面的像素顯示也都有差別。 BOE Copyright 2009A bit of progress every day！而其它面板的極性變換方式，雖然也會有此flicker的現(xiàn)象，但由于它不像幀反轉(zhuǎn)是同時整個畫面一齊變換極性，只有一行或是一列，甚至于是一個點變化極性而已。因為反轉(zhuǎn)頻率很高

46、（微秒計），以人眼的感覺來說，就會比較不明顯。至于crosstalk的現(xiàn)象，它指的就是相鄰的點之間，要顯示的資料會影響到對方，以致于顯示的畫面會有不正確的狀況。雖然crosstalk的現(xiàn)象成因有很多種，只要相鄰點的極性不一樣，便可以減低此一現(xiàn)象的發(fā)生。綜合這些特性，點反轉(zhuǎn)的優(yōu)勢就很明顯了。OT目前采用的反轉(zhuǎn)方式是以前知道調(diào)節(jié)Vcom是為了減弱Flicker現(xiàn)象，其實這樣理解是誤區(qū)，F(xiàn)licker現(xiàn)象是Panel工藝上的問題，調(diào)節(jié)Vcom只是為了讓屏幕中心位置Flicker現(xiàn)象變?nèi)酰淖冎行牟课坏漠嬞|(zhì)就可以適應(yīng)人們的視覺效果了。+-+-+-+BOE Copyright 2009A bit of

47、progress every day！驅(qū)動電壓波形示意圖 Vkb=Vd-Vp。由于寄生電容的存在，Pixel上的電壓與Vd充電電壓存在一定的偏差，因為在充電結(jié)束后，寄生電容會分流一部分電荷，這便使得Vp小于Vd。差值變?yōu)閂p。 BOE Copyright 2009A bit of progress every day！OE2-+- 通過op-amp的反轉(zhuǎn)增大，可將OE2 signal變化成與Out相同的波型。- 將Out波型和DC電壓相結(jié)合，提高Out波型的電壓Level。- 將Level up的波型輸入到Gate Driver IC。OutMLG構(gòu)成電路BOE Copyright 2009A bit of progress every day！OE2MLGMLGGate output波形BOE Copyright 2009A bit of progress every day！MLG電路MLG是 Multi level gate的簡寫，Gate開啟電壓由2個level的VGH構(gòu)成。 由于在H_L 時,TFT還沒有關(guān)斷. 這時在t3區(qū)間發(fā)生 Recharging，可得到Vp減小的效果Vgh2V