精品課程IC原理2章集成電路中的晶體管及其寄生效應(yīng)ppt課件

1、12.1 集成電路中的雙極晶體管模型 2.2 集成雙極晶體管的有源寄生效應(yīng)2.3 集成雙極晶體管的無源寄生效應(yīng) 2.4 集成電路中的pnp管 2.5 集成二極管 2.6 肖特基勢壘二極管(sbd)和肖特基箝位晶體管(sct) 2.7 mos集成電路中的有源寄生效應(yīng)2.8 集成電路中的mos晶體管模型 22.1 bjt的模型的模型器件模型把器件的物理參數(shù)與器件的端特性相聯(lián)系數(shù)學(xué)描述器件模型把器件的物理參數(shù)與器件的端特性相聯(lián)系數(shù)學(xué)描述設(shè)計器件設(shè)計器件設(shè)計電路設(shè)計電路bjt模型分類模型分類模型的精度和復(fù)雜度模型的精度和復(fù)雜度直流模型（大信號）直流模型（大信號） 交流模型（小信號）交流模型（小信號）

2、瞬態(tài)模型（突變信號）瞬態(tài)模型（突變信號） em模型模型 （ebers-moll model) gp模型模型 （cummelpoon model） 電荷控制模型電荷控制模型3 p-n結(jié)二極管的分析和模擬是雙極結(jié)型晶體管（bjt）原理和模擬的基礎(chǔ)。bjt是由兩個背靠背的p-n結(jié)，并由一個半導(dǎo)體簿區(qū)串聯(lián)而成的。雖然分立的二極管沒有放大作用，但是當(dāng)它們由一個純的單晶，結(jié)構(gòu)完整的半導(dǎo)體簿區(qū)耦合起來時，這種器件就變成了有源器件，并具有好的功率增益。在發(fā)射結(jié)處于正向偏壓（低阻抗），而集電極處于反向偏壓（高阻抗）下，由發(fā)射結(jié)注入的少子電流幾乎全部輸運(yùn)到集電結(jié)，使器件具有放大作用。當(dāng)器件狀態(tài)處于有源區(qū)時，就有功

3、率增益。 npn雙極型晶體管示意圖4 npn bjt是兩個半導(dǎo)體晶體的n型區(qū)由中間的p型區(qū)耦合起來的；而pnp bjt是兩個p型區(qū)由中間的n型區(qū)耦合起來的。實際上，所有三個區(qū)域都是半導(dǎo)體單晶的一部分。在這種器件中，電流的描述涉及空穴和電子的運(yùn)動，所以稱作為雙極型晶體管。 5ebers and moll 晶體管方程晶體管方程 為了更容易地分析含有bjt的電子電路，通常將bjt模擬為二端電路元件。用二個電流和二個電壓足以能分析bjt的工作原理，這里將bjt模擬為黑匣子（black box）。npn晶體管的共基極連接如圖所示，圖中表示輸入電流ie和電壓vbe，以及輸出電流ic和電壓vbc。bjt可以

4、看作二個耦合的二極管，其電流-電壓方程與二極管的電流-電壓方程相類似。事實上，這些方程可為： npn晶體管的共基極連接，晶體管的共基極連接，晶體管表示黑匣子晶體管表示黑匣子11/12/11ktqvktqvebcbeeaeai11/22/21ktqvktqvcbcbeeaeai式中aij為晶體管內(nèi)部設(shè)計系數(shù)（耦合系數(shù)）。這里輸入電流ie和輸出電流ic用輸入電壓vbe和輸出電壓vbc表征。6 加上kirchoff定律規(guī)定的二個方程： 構(gòu)成四個方程。假如aij確定的話，四個方程中還有6個未知的電流和電壓參數(shù)。如果給出二個電流或電壓值，其它四個電流與電壓值就可確定。這四個公式對于晶體管模擬是非常有用的

5、，尤其是在計算機(jī)輔助電路分析中，而且并不僅僅限制在低水平注入條件。這些方程通常稱為ebers-moll方程。 0cbeiii0cebcebvvv7 em模型模型 （ebers and moll，1954）最簡單的模型最簡單的模型1、基本模型、基本模型由兩個背靠背的二極管和兩個電流源組成由兩個背靠背的二極管和兩個電流源組成假設(shè)正反向電流相互獨(dú)立，在大注入時不適用假設(shè)正反向電流相互獨(dú)立，在大注入時不適用模型參數(shù)：模型參數(shù)：ifo，irorf,1expthbefofvvii1expthbcrorvviifrreiiirffciiirrffbiii)1 ()1 (rorfofii四個參數(shù)中只有三個四個

6、參數(shù)中只有三個是獨(dú)立變量是獨(dú)立變量82、改進(jìn)的、改進(jìn)的em模型模型計入了串聯(lián)電阻、耗盡電容、并用電流源描述計入了串聯(lián)電阻、耗盡電容、并用電流源描述early效應(yīng)效應(yīng)910112.2 集成雙極晶體管的有源寄生效應(yīng)集成雙極晶體管的有源寄生效應(yīng) 雙極型邏輯雙極型邏輯ic中，廣泛使用的有源器件中，廣泛使用的有源器件是是npn管，二極管可利用不同的晶體管或單管，二極管可利用不同的晶體管或單獨(dú)的獨(dú)的pn結(jié)制得，設(shè)計時要考慮：結(jié)制得，設(shè)計時要考慮：芯片利用率芯片利用率和寄生效應(yīng)。和寄生效應(yīng)。 有源寄生效應(yīng)影響集成電路的直流特性有源寄生效應(yīng)影響集成電路的直流特性和瞬態(tài)特性，是極其有害的；而無源寄生僅和瞬態(tài)特性

7、，是極其有害的；而無源寄生僅影響電路的瞬態(tài)特性。影響電路的瞬態(tài)特性。12分離雙極型分離雙極型npn晶體管（晶體管（bjt）的結(jié)構(gòu)）的結(jié)構(gòu)低阻襯底低阻襯底n+外延層外延層(集電區(qū))ebbc基基區(qū)區(qū)發(fā)發(fā)射射區(qū)區(qū)cpn+nepi雙極晶體管包括雙極晶體管包括npn管和管和pnp管，而集成雙極晶體管是以管，而集成雙極晶體管是以npn管為主。管為主。13 集成電路中的元件都做在同一襯底上，集成電路中的元件都做在同一襯底上，因此，其結(jié)構(gòu)與分離器件有很大的不同。因此，其結(jié)構(gòu)與分離器件有很大的不同。所謂所謂理想本征集成理想本征集成雙極型雙極型晶體管晶體管，是指在，是指在對其進(jìn)行分析時，對其進(jìn)行分析時，不考慮寄生

8、效應(yīng)不考慮寄生效應(yīng)。 實際實際ic中的晶體管結(jié)構(gòu)，具有系列多維中的晶體管結(jié)構(gòu)，具有系列多維效應(yīng)。但在近似分析其直流特性時，可簡化效應(yīng)。但在近似分析其直流特性時，可簡化為一維結(jié)構(gòu)。為一維結(jié)構(gòu)。14集成集成npn的結(jié)構(gòu)與寄生效應(yīng)的結(jié)構(gòu)與寄生效應(yīng) 為了在一個基片上制造出多個器件，為了在一個基片上制造出多個器件，必須采用隔離措施，必須采用隔離措施，pn結(jié)隔離是一種常結(jié)隔離是一種常用的工藝。在用的工藝。在pn結(jié)隔離工藝中，典型結(jié)隔離工藝中，典型npn集成晶體管的結(jié)構(gòu)是四層三結(jié)構(gòu)，集成晶體管的結(jié)構(gòu)是四層三結(jié)構(gòu)，即即npn管的高濃度管的高濃度n型擴(kuò)散發(fā)射區(qū)型擴(kuò)散發(fā)射區(qū)-npn管的管的p型擴(kuò)散基區(qū)型擴(kuò)散基區(qū)-

9、n型外延層（型外延層（npn管的管的集電區(qū)）集電區(qū)）-p型襯底四層，以及四層之間型襯底四層，以及四層之間的三個的三個pn結(jié)這樣的工藝結(jié)構(gòu)。結(jié)這樣的工藝結(jié)構(gòu)。15 圖圖2.1 npn晶體管的結(jié)構(gòu)示意圖晶體管的結(jié)構(gòu)示意圖ieibici1i2i3is16 由于存在寄生由于存在寄生pnp晶體管，因此與分立晶體晶體管，因此與分立晶體管有很大的差別。實際的集成電路中，管有很大的差別。實際的集成電路中，襯底始終襯底始終結(jié)最負(fù)電位結(jié)最負(fù)電位，以保證各隔離島之間的電絕緣，所，以保證各隔離島之間的電絕緣，所以寄生以寄生pnp不會嚴(yán)重影響集成電路的正常工作。不會嚴(yán)重影響集成電路的正常工作。 模擬模擬ic中，中，np

10、n: 截止區(qū)和正向工作區(qū)截止區(qū)和正向工作區(qū)寄寄生生pnp發(fā)射結(jié)是反偏的；發(fā)射結(jié)是反偏的； 數(shù)字?jǐn)?shù)字ic中，中，npn: 飽和或反向工作狀態(tài)飽和或反向工作狀態(tài)寄生寄生pnp處于正向工作區(qū)。所以處于正向工作區(qū)。所以對數(shù)字集成電路來說，對數(shù)字集成電路來說，減小寄生減小寄生pnp管的影響顯得特別重要管的影響顯得特別重要。17 集成集成npn管的寄生效應(yīng)管的寄生效應(yīng)ccsrcs寄生寄生pnp管管bc結(jié)結(jié)rcsccs寄生寄生pnp管管eb結(jié)結(jié)18 pn結(jié)隔離結(jié)隔離 pn結(jié)隔離是利用反向pn結(jié)的大電阻特性實現(xiàn)集成電路中各元器件間電性隔離方法。常規(guī)pn結(jié)隔離在工藝上是通過隔離擴(kuò)散擴(kuò)穿外延層而與p襯底連通上實現(xiàn)

11、的，（或稱各隔離墻均有效）；應(yīng)該強(qiáng)調(diào)的是，采用常規(guī)pn結(jié)隔離工藝制造的集成電路在使用時必須在電性能給予保證，即p襯底連接電路最低電位（保證隔離pn結(jié)二極管處于反向偏置）。19集成集成npn管的管的有源寄生效應(yīng)有源寄生效應(yīng) 四層三結(jié)結(jié)構(gòu)四層三結(jié)結(jié)構(gòu) ：典型集成晶體管的四層三結(jié)結(jié)構(gòu)：典型集成晶體管的四層三結(jié)結(jié)構(gòu)-指指npn管的高濃度管的高濃度n型擴(kuò)散發(fā)射區(qū)型擴(kuò)散發(fā)射區(qū)n+-npn管的管的p型擴(kuò)型擴(kuò)散基區(qū)散基區(qū)-n型外延層（型外延層（npn管的集電區(qū)）管的集電區(qū)）nepi （ epitaxial 外延的）外延的）-p型襯底四層型襯底四層p-si ，以及四層之間的三個，以及四層之間的三個pn結(jié)這樣的工

12、藝結(jié)構(gòu)結(jié)這樣的工藝結(jié)構(gòu)eb（ emitterbase ）結(jié)）結(jié) 、bc（ base-collector ）結(jié)、）結(jié)、 cs結(jié)（結(jié)（ collector-substrate ） 。 寄生寄生pnp管處于放大區(qū)的三個條件：管處于放大區(qū)的三個條件： (1) eb結(jié)正偏（即結(jié)正偏（即npn管的管的bc 結(jié)正偏）結(jié)正偏） (2) bc結(jié)反偏（即結(jié)反偏（即npn管的管的cs 結(jié)反偏）結(jié)反偏） (3) 具有一定的電流放大能力（一般具有一定的電流放大能力（一般 pnp=13） 其中，條件其中，條件(2)永遠(yuǎn)成立，因為永遠(yuǎn)成立，因為pn結(jié)隔離就是要求襯底結(jié)隔離就是要求襯底p+隔離環(huán)接到最低電位。條件隔離環(huán)接到最

13、低電位。條件(3)一般也很容易達(dá)到。一般也很容易達(dá)到。條件條件(1)能否滿足則取決于能否滿足則取決于npn管的工作狀態(tài)。管的工作狀態(tài)。20npn管工作于截止區(qū)管工作于截止區(qū)vbc(npn)0 veb(pnp)0vbe(npn)0 vbc(pnp)0寄生pnp 管截止npn管工作于放大區(qū)管工作于放大區(qū)vbe(npn)0vbc(npn)0 veb(pnp)0 vbc(pnp)0寄生pnp管截止21npn管工作于飽和區(qū)管工作于飽和區(qū)vbe(npn)0vbc(npn)0 veb(pnp)0vcs (npn)0 vbc(pnp)0寄生寄生pnp管處于管處于 放大區(qū)放大區(qū)npn管工作于反向工作區(qū)管工作于反

14、向工作區(qū)vbe(npn)0 veb(pnp)0vcs (npn)0 vbc(pnp)0寄生寄生pnp管處管處于放大區(qū)于放大區(qū)22 抑制有源寄生效應(yīng)的措施：抑制有源寄生效應(yīng)的措施：（1）在）在npn集電區(qū)下加設(shè)集電區(qū)下加設(shè)n+埋層埋層，埋層的作用有埋層的作用有兩個，兩個，其一，其一，埋層的下反擴(kuò)散導(dǎo)致埋層的下反擴(kuò)散導(dǎo)致增加寄生增加寄生pnp管管的基區(qū)寬度，使的基區(qū)寬度，使非平衡少數(shù)載流子非平衡少數(shù)載流子在基區(qū)的復(fù)合電在基區(qū)的復(fù)合電流增加，降低基區(qū)電流放大系數(shù)流增加，降低基區(qū)電流放大系數(shù) pnp ；其二其二，埋層，埋層的的n+上反擴(kuò)散導(dǎo)致上反擴(kuò)散導(dǎo)致寄生寄生 pnp管基區(qū)摻雜濃度增大，管基區(qū)摻雜濃

15、度增大，基區(qū)方塊電阻減小，由晶體管原理可知，這將導(dǎo)致基區(qū)方塊電阻減小，由晶體管原理可知，這將導(dǎo)致發(fā)射效率下降從而使發(fā)射效率下降從而使寄生寄生 pnp管電流放大系數(shù)降低，管電流放大系數(shù)降低，還可降低還可降低rcs。綜上所述，各作用的結(jié)果使寄生。綜上所述，各作用的結(jié)果使寄生pnp管的電流放大系數(shù)降至管的電流放大系數(shù)降至0.01以下，則有源寄生轉(zhuǎn)變以下，則有源寄生轉(zhuǎn)變?yōu)闊o源寄生，僅體現(xiàn)為勢壘電容的性質(zhì)。為無源寄生，僅體現(xiàn)為勢壘電容的性質(zhì)。23 （2）可采用外延層）可采用外延層摻金工藝摻金工藝，引入深能級，引入深能級雜質(zhì)，降低少子壽命，從而降低雜質(zhì)，降低少子壽命，從而降低 。摻金工藝摻金工藝是在是在n

16、pn管集電區(qū)摻金（相當(dāng)于管集電區(qū)摻金（相當(dāng)于在在pnp管基區(qū)摻金）。摻金的作用，使管基區(qū)摻金）。摻金的作用，使pnp管基區(qū)中高復(fù)合中心數(shù)增加，少數(shù)載管基區(qū)中高復(fù)合中心數(shù)增加，少數(shù)載流子在基區(qū)復(fù)合加劇，由于非平衡少數(shù)載流子在基區(qū)復(fù)合加劇，由于非平衡少數(shù)載流子不可能到達(dá)集電區(qū)從而使寄生流子不可能到達(dá)集電區(qū)從而使寄生pnp管管電流放大系數(shù)大大降低。電流放大系數(shù)大大降低。 （3）還應(yīng)注意，）還應(yīng)注意，npn管基區(qū)側(cè)壁到管基區(qū)側(cè)壁到p+隔離隔離環(huán)之間也會形成環(huán)之間也會形成橫向橫向pnp管管，必須使，必須使npn管基區(qū)外側(cè)和隔離框保持足夠距離。管基區(qū)外側(cè)和隔離框保持足夠距離。24由圖由圖2-3可歸納出集成

17、可歸納出集成npn管的無源寄生效應(yīng)包括管的無源寄生效應(yīng)包括寄生電阻寄生電阻 res（13），），rcs （加埋層，磷穿透工藝），（加埋層，磷穿透工藝），rb和寄生電容：和寄生電容： cd 擴(kuò)散電容，擴(kuò)散電容， cj 勢壘電容（勢壘電容（cbe，cbc，ccs），）， cpad 焊盤電容焊盤電容 2.3 集成雙極晶體管的無源寄生效應(yīng)集成雙極晶體管的無源寄生效應(yīng)ccs2ccs1ccs2cbe2-325集成雙極晶體管的無源寄生效應(yīng)集成雙極晶體管的無源寄生效應(yīng)jcdc電荷存儲效應(yīng)電荷存儲效應(yīng)無源寄生效應(yīng)無源寄生效應(yīng) 歐姆體電阻歐姆體電阻c cjcjcc cjcjc26 集成電路中的無源寄生將影響集成電

18、路的瞬態(tài)特性，而無源寄生元件主要是寄生結(jié)電容。pn結(jié)電容的大小與結(jié)的結(jié)構(gòu)和所處的狀態(tài)有關(guān)，即與pn結(jié)上所加的偏壓有關(guān)；與pn結(jié)的面積有關(guān)，在pn結(jié)的面積計算時，注意其側(cè)面積為四分之一圓柱面積，這是由于擴(kuò)散形成電性區(qū)時存在橫向擴(kuò)散所致；且與pn結(jié)面是側(cè)面還是底面有關(guān)。因此，在考慮計算寄生結(jié)電容時，必須和pn 結(jié)的實際結(jié)構(gòu)結(jié)合起來，還必須和pn 結(jié)在某個瞬態(tài)過程中實際電性狀態(tài)變化結(jié)合起來。27 雜質(zhì)橫向擴(kuò)散示意圖雜質(zhì)橫向擴(kuò)散示意圖柱面柱面平面平面球面球面xjxjscsc橫向擴(kuò)展寬度橫向擴(kuò)展寬度=0.8xj立體圖立體圖剖面圖剖面圖28采用磷穿透工藝可進(jìn)一步降低采用磷穿透工藝可進(jìn)一步降低 rcs2-6

19、29 介質(zhì)隔離介質(zhì)隔離-使用絕緣介質(zhì)取代反向使用絕緣介質(zhì)取代反向pn結(jié)，實結(jié)，實現(xiàn)集成電路中各元器件間電性隔離方法。現(xiàn)集成電路中各元器件間電性隔離方法。 等平面隔離工藝是一種混合隔離工藝，在等平面隔離工藝是一種混合隔離工藝，在實現(xiàn)集成電路中各元器件間電性隔離時，既使實現(xiàn)集成電路中各元器件間電性隔離時，既使用了反向用了反向pn結(jié)的大電阻特性，又使用了絕緣介結(jié)的大電阻特性，又使用了絕緣介質(zhì)電性絕緣性質(zhì)的方法。質(zhì)電性絕緣性質(zhì)的方法。sio230采用等平面隔離技術(shù)的采用等平面隔離技術(shù)的npn晶體管的截面圖晶體管的截面圖31u型槽隔離型槽隔離32 2.4 集成電路中的集成電路中的pnp管管 橫向橫向pn

20、p管、縱向管、縱向pnp管的結(jié)構(gòu)與特點管的結(jié)構(gòu)與特點 由于模擬集成電路中要應(yīng)用npn-pnp互補(bǔ)設(shè)計以及某些偏置電路極性的要求，需要引入pnp結(jié)構(gòu)的晶體管。圖a 示出集成電路中的兩種pnp型管。其中，橫向pnp管廣泛應(yīng)用于有源負(fù)載、電平位移等電路中。它的制作可與普通的 npn管同時進(jìn)行，不需附加工序。采用等平面隔離工藝的橫向 pnp管的基本圖形和結(jié)構(gòu)如圖6-1所示，其中心 p型發(fā)射區(qū)和外圍 p型區(qū)是與普通npn管基區(qū)淡硼擴(kuò)散同時完成的，而基區(qū)即為外延層。在橫向pnp管中，發(fā)射區(qū)注入的少子（空穴）在基區(qū)中流動的方向與襯底平行，故稱為橫向 pnp管。3334橫向橫向pnp管管 lateral pn

21、p transistorebobv 小小 bvebo高高頻率響應(yīng)差頻率響應(yīng)差臨界電流臨界電流小小357436+-37max,blwmin,blwblwbvwbmexbmcxecdjcxjcx38集電極集電極發(fā)射極發(fā)射極基極基極39橫向橫向pnp晶體管的晶體管的主要特點：主要特點： bvebo高高，主要是由于xjc深，epi高之故。 電流放大系數(shù)電流放大系數(shù) 小小，主要原因： 由于工藝限制，基區(qū)寬度不可能太??； 縱向寄生pnp管將分掉部分的發(fā)射區(qū)注入電流，只有側(cè)壁注入的載流子才對橫向pnp管的 有貢獻(xiàn)。 基區(qū)均勻摻雜，無內(nèi)建加速電場，主要是擴(kuò)散運(yùn)動。 表面遷移率低于體內(nèi)遷移率。 基區(qū)的表面復(fù)合作

22、用。40 頻率響應(yīng)差頻率響應(yīng)差 平均有效基區(qū)寬度大，基區(qū)渡越時間長。 空穴的擴(kuò)散系數(shù)僅為電子的1/3。 發(fā)生大注入時的發(fā)生大注入時的臨界電流小臨界電流小 橫向pnp的基區(qū)寬度大，外延層nepi低，空穴擴(kuò)散系數(shù)低。 擊穿電壓主要取決于擊穿電壓主要取決于ce之間的穿通之間的穿通。提高擊穿電壓與增大電流增益是矛盾的。4142公共的公共的基極基極bc43復(fù)合管電路復(fù)合管電路ebcibic 1 2becibic復(fù)合復(fù)合npn型型復(fù)合復(fù)合pnp型型cbet1t2ibiccbet1t2ibic44 復(fù)合管電路復(fù)合管電路cbet1t2ibic 1 2晶體管的類型由復(fù)合管中的第一支管子決定。晶體管的類型由復(fù)合管

23、中的第一支管子決定。ecbt1t2ibic復(fù)合復(fù)合npn型型復(fù)合復(fù)合pnp型型ebcibicbecibic45 （1）圖（a）（d）中t1 管的ic1 均為1ib1，方向：圖（a）、（b）電路自上而下，（c）、（d）電路自下而上。圖（a）（d）中t2 管的電流ic2為12 ib1， 方向：（a）、（b）電路由上向下，（c）、（d）電路從下向上。 （2）復(fù)合管類型由第一管決定，（a）、（b）為npn 型，（c）、（d）為pnp 型。 （3）值均為12， 幾個晶體管復(fù)合能增大電流放大系數(shù)，用在電壓放大級能增大電壓放大倍數(shù)，用在輸出級能增大電路的負(fù)載能力。46 襯底襯底pnp管管substrate

24、pnp transistor (縱向縱向pnp管管) 縱向pnp管其結(jié)構(gòu)如圖2.18所示。它以p型襯底作集電區(qū)，集電極從濃硼隔離槽引出。n型外延層作基區(qū)，用硼擴(kuò)散作發(fā)射區(qū)。由于其集電極與襯底相通，在電路中總是接在最低電位處，這使它的使用場合受到了限制，在運(yùn)放中通常只能作為輸出級或輸出緩沖級使用。47圖圖2.18 縱向縱向pnp管（襯底管（襯底pnp晶體管）晶體管）48襯底襯底 pnp此圖有誤，不應(yīng)有埋層此圖有誤，不應(yīng)有埋層49 縱向縱向pnppnp管主要特點：管主要特點： 縱向pnp管的c區(qū)為整個電路的公共襯底，直接最負(fù)電位，交流接地。使用范圍有限，只能用作集電極接最負(fù)電位的射極跟隨器。 晶體

25、管作用發(fā)生在縱向，各結(jié)面較平坦，發(fā)射區(qū)面積可以做得較大，工作電流比橫向pnp大。 因為襯底作集電區(qū)，所以不存在有源寄生效應(yīng)，故可以不用埋層。50外延層作基區(qū)，基區(qū)寬度較大，且硼擴(kuò)散p型發(fā)射區(qū)的方塊電阻較大，因此基區(qū)輸運(yùn)系數(shù)和發(fā)射效率較低，電流增益較低。由于一般外延層電阻率epi較大，使基區(qū)串聯(lián)電阻較大?？刹扇、b短接的方式，使外基區(qū)電阻=0，同時減小了自偏置效應(yīng)，抑制趨邊效應(yīng)，改善電流特性；e、b短接還有助于減少表面復(fù)合的影響，提高電流增益。51提高襯底提高襯底pnp管電流增益的措施管電流增益的措施 降低基區(qū)材料的缺陷，減少復(fù)合中心數(shù)目，提高基區(qū)少子提高基區(qū)少子 壽命壽命。 適當(dāng)減薄基區(qū)寬度

26、，采用薄外延材料適當(dāng)減薄基區(qū)寬度，采用薄外延材料。但同時應(yīng)，一 般襯底pnp管與普通的npn管做在同一芯片上，pnp基區(qū)對應(yīng)npn管的集電區(qū)，外延過薄，將導(dǎo)致npn管集電區(qū)在較低反向集電結(jié)偏壓下完全耗盡而穿通。適當(dāng)提高外延層電阻率，降低發(fā)射區(qū)硼擴(kuò)散薄層電阻適當(dāng)提高外延層電阻率，降低發(fā)射區(qū)硼擴(kuò)散薄層電阻，以 提高發(fā)射結(jié)注入效率。 在襯底和外延層之間加在襯底和外延層之間加p+埋層，形成少子加速場埋層，形成少子加速場，增加 值。注意在縱向pnp管中不能加n+埋層，這樣將形成少子 減速場，降低值。522.4.3 自由集電極縱向自由集電極縱向pnp管管53 2.5 集成二極管集成二極管 在ic中，集成二

27、極管的結(jié)構(gòu)除單獨(dú)的bc結(jié)外，通常由晶體管的不同連接方式而構(gòu)成多種形式，并不增加ic工序，而且可以使二極管的特性多樣化，以滿足不同電路的需要。集成二極管可采用的幾種常見版圖結(jié)構(gòu)，即基極集電極短路二極管結(jié)構(gòu)、集電極發(fā)射極短路二極管結(jié)構(gòu)、基極發(fā)射極短路二極管結(jié)構(gòu)、集電極懸空二極管結(jié)構(gòu)、發(fā)射極懸空二極管結(jié)構(gòu)和單獨(dú)二極管結(jié)構(gòu) 54 表表2.2 六種集成二極管的特性比較六種集成二極管的特性比較552.5.2 集成齊納二極管和次表面齊納管集成齊納二極管和次表面齊納管5657 2.6 肖特基勢壘二極管（肖特基勢壘二極管（ sbd schottky- barrier- diode) 和肖特基箝位晶體管和肖特基箝

28、位晶體管（ sct schottky clamp transistor）58 肖特基勢壘肖特基勢壘 schottkybarrier 金屬和半導(dǎo)體接觸，也和pn結(jié)一樣在接觸處的半導(dǎo)體表面層內(nèi)，自然地形成了由半導(dǎo)體中的雜質(zhì)離子組成的空間電荷層或耗盡層。其中存在的電子或空穴的勢壘，叫做肖特基勢壘。 以金屬與n型硅接觸為例。n型硅的功函數(shù)一般比金屬的功函數(shù)小。金屬與n型硅接觸時，電子由硅流入金屬，在硅表面層內(nèi)出現(xiàn)由帶正電的雜質(zhì)離子組成的空間電荷層。其中存在由硅指向金屬的電場及電子勢壘。在平衡時，勢壘高度大到足以阻止電子進(jìn)一步流向金屬，也就是說，越過勢壘流入金屬的電子流與由金屬流入半導(dǎo)體的電子流相等。這

29、個勢壘就是肖特基勢壘。59 肖特基勢壘和pn結(jié)勢壘樣，也具有隨外加電壓改變的勢壘電容及整流作用。加上正向電壓(金屬接正)時，耗盡層中電場減小，勢壘降低，結(jié)果出現(xiàn)了由硅流向金屬的凈電子流。外加電壓反向時，耗盡層中的電場及勢壘高度和寬度增加，結(jié)果出現(xiàn)了由金屬流向硅的很小的電子流。所以，肖特基勢壘具有整流作用。 若硅摻雜很重，則勢壘很薄，通過接觸的電流主要是隧道電流。這時接觸沒有整流作用。通過接觸的電流基本上是多數(shù)載流子電流。但是，如果勢壘很高，則勢壘層中可能有較大的空穴密度。在正向時，可能有空穴由勢壘層擴(kuò)散注入內(nèi)部中性n區(qū)，成為儲存電荷。 適當(dāng)增大半導(dǎo)體的摻雜濃度，選用勢壘高度小的金屬半導(dǎo)體接觸，

30、可減小少數(shù)載流子注入現(xiàn)象。60 pn結(jié)導(dǎo)通時，都是少子注入結(jié)導(dǎo)通時，都是少子注入 積累積累擴(kuò)散形成電流，擴(kuò)散形成電流，是一種電荷存貯效應(yīng)，嚴(yán)重影響了是一種電荷存貯效應(yīng)，嚴(yán)重影響了pn結(jié)的高頻特性。結(jié)的高頻特性。 sbd導(dǎo)通時，主要靠半導(dǎo)體多子，是多子器件，高頻導(dǎo)通時，主要靠半導(dǎo)體多子，是多子器件，高頻特性好。特性好。對于相同的勢壘高度，對于相同的勢壘高度，sbd的的jsd（擴(kuò)散理論飽和電流（擴(kuò)散理論飽和電流密度）或密度）或jst（熱電子發(fā)射理論飽和電流密度）要比（熱電子發(fā)射理論飽和電流密度）要比pn結(jié)的反向飽和電流結(jié)的反向飽和電流密度密度js大得多，即：對于相同的正向大得多，即：對于相同的正向

31、電流，電流，sbd的正向?qū)▔航递^低，一般的正向?qū)▔航递^低，一般si為為0.3v，ge為為 0.2v。sbd與與pn結(jié)二極管的比較結(jié)二極管的比較61根據(jù)根據(jù)m-s接觸理論，理想情況下接觸理論，理想情況下 wmws，金屬與，金屬與n型半導(dǎo)體接觸形成阻擋層。型半導(dǎo)體接觸形成阻擋層。 wmws，金屬與，金屬與n型半導(dǎo)體接觸形成反阻擋層型半導(dǎo)體接觸形成反阻擋層。 wmws，金屬與，金屬與p型半導(dǎo)體接觸形成反阻擋層。型半導(dǎo)體接觸形成反阻擋層。m-s整流接觸與歐姆接觸的區(qū)別整流接觸與歐姆接觸的區(qū)別62 但實際情況，由于但實際情況，由于si，ge，gaas等常用半導(dǎo)等常用半導(dǎo)體材料都有很高的表面態(tài)密度，不

32、管體材料都有很高的表面態(tài)密度，不管n型還是型還是p型型都形成阻擋層。所以，實際的歐姆接觸是都形成阻擋層。所以，實際的歐姆接觸是利用隧利用隧道效應(yīng)制成道效應(yīng)制成的。的。對半導(dǎo)體進(jìn)行重?fù)诫s，勢壘寬度很薄，載流對半導(dǎo)體進(jìn)行重?fù)诫s，勢壘寬度很薄，載流子可以通過隧穿效應(yīng)貫穿勢壘形成大的隧道電流，子可以通過隧穿效應(yīng)貫穿勢壘形成大的隧道電流，當(dāng)其超過熱電子發(fā)射電流成為主導(dǎo)時，接觸電阻當(dāng)其超過熱電子發(fā)射電流成為主導(dǎo)時，接觸電阻很小很小 歐姆接觸。歐姆接觸。63sbd在在ttl中起到的嵌位作用中起到的嵌位作用 肖特基勢壘二極管（sbd）具有可用于改善集成電路三個特點，即正向壓降低、開關(guān)時間短和反向擊穿電壓高。

33、由于ttl集成電路在提高電路速度時存在矛盾，即要想減少電路導(dǎo)通延遲時間，可以通過加大輸出管的基極驅(qū)動電流來實現(xiàn)，這勢必使輸出管在電路導(dǎo)通態(tài)的飽和深度增加，輸出管的基區(qū)和集電區(qū)的超量存儲電荷增加，在電路截止是加大了截止延遲時間；肖特基勢壘二極管與可能飽和的晶體管集電結(jié)正向并接，由于sbd正向壓降低的特點，是晶體管的飽和深度不能太深，從而有效的提高了電路速度。 64一般采用一般采用ptsi-ti/w-al多層金屬薄膜系統(tǒng)。多層金屬薄膜系統(tǒng)。其中：其中： pt-si構(gòu)成構(gòu)成sbd ti/w阻止阻止al與與si相互擴(kuò)散相互擴(kuò)散 ti(10%)改善了金屬對改善了金屬對sio2的粘附性的粘附性和抗腐蝕性。

34、和抗腐蝕性。 sbd的金屬化系統(tǒng)的金屬化系統(tǒng)65662.6.2 肖特基箝位晶體管肖特基箝位晶體管ebcsbd67ptsi68692.6.3 sbd和和sct的設(shè)計的設(shè)計70 bjt的特點的特點優(yōu)優(yōu)點點垂直結(jié)構(gòu)垂直結(jié)構(gòu)與輸運(yùn)時間相關(guān)的尺與輸運(yùn)時間相關(guān)的尺寸由工藝參數(shù)決定，寸由工藝參數(shù)決定，與光刻尺寸關(guān)系不大與光刻尺寸關(guān)系不大易于獲易于獲得高得高ft高速高速應(yīng)用應(yīng)用整個發(fā)射上整個發(fā)射上有電流流過有電流流過可獲得單位面積可獲得單位面積的大輸出電流的大輸出電流易于獲得易于獲得大電流大電流大功率大功率應(yīng)用應(yīng)用開態(tài)電壓開態(tài)電壓vbe與尺寸、工藝與尺寸、工藝無關(guān)無關(guān)片間漲落小，可獲片間漲落小，可獲得小的電壓

35、擺幅得小的電壓擺幅易于小信易于小信號應(yīng)用號應(yīng)用模擬電模擬電路路71輸入電容輸入電容由擴(kuò)散電由擴(kuò)散電容決定容決定隨工作電流的隨工作電流的減小而減小減小而減小可同時在大或小的電可同時在大或小的電流下工作而無需調(diào)整流下工作而無需調(diào)整輸入電容輸入電容輸入電壓直接控制提供輸入電壓直接控制提供輸出電流的載流子密度輸出電流的載流子密度高跨導(dǎo)高跨導(dǎo)72缺點：缺點：存在直流輸入電存在直流輸入電流，基極電流流，基極電流功耗大功耗大飽和區(qū)中存儲電飽和區(qū)中存儲電荷上升荷上升開關(guān)速度慢開關(guān)速度慢開態(tài)電壓無法成開態(tài)電壓無法成為設(shè)計參數(shù)為設(shè)計參數(shù)732.7 mos集成電路中的有源寄生效應(yīng)集成電路中的有源寄生效應(yīng)2.7.1

36、場區(qū)寄生場區(qū)寄生mosfet 由圖可見，當(dāng)互連鋁線跨過場氧區(qū)b、c兩個擴(kuò)散區(qū)時，如果互連鋁線電位足夠高，可能使場區(qū)表面反型，形成寄生溝道，使本不應(yīng)連通的有源區(qū)導(dǎo)通，造成工作電流泄漏，使器件電路性能變差，乃至失效。寄生溝道形成示意圖寄生溝道形成示意圖 74 在硅柵mos電路中，若多晶硅連線設(shè)計不當(dāng)，或由于光刻對準(zhǔn)偏差，使多晶硅跨接兩個擴(kuò)散區(qū)，而形成以擴(kuò)散區(qū)為源、漏，以多晶硅為柵的另一種場區(qū)寄生mosfet，如圖2.26所示。由于鋁線下的場氧化層要比多晶硅下的場氧化層厚(因為在多晶硅光刻后還要生長一層氧化層)，所以以多晶硅為柵的場區(qū)寄生mosfet更不能忽視。 圖圖2.2675 預(yù)防措施：預(yù)防措施

37、： （1）增厚場氧厚度tox，使vtf，但需要增長場氧時間，對前部工序有影響，并將造成臺階陡峭，不利于布線。采用等平面工藝可以改善這些影響。 （2）對場區(qū)進(jìn)行同型注入，提高襯底濃 度，使vtf。但注意注入劑量不宜過高，以防止某些寄生電容增大，和擊穿電壓的下降。762.7.2 寄生雙極型晶體管寄生雙極型晶體管772.7.3 寄生寄生pnpn效應(yīng)效應(yīng) 閂鎖閂鎖（latch-up）效應(yīng)）效應(yīng) 寄生寄生pnpn效應(yīng)又稱效應(yīng)又稱 閂鎖（閂鎖（latch-up）效應(yīng)或寄生可控硅（效應(yīng)或寄生可控硅（scr）效應(yīng)。）效應(yīng)。 補(bǔ)充：補(bǔ)充：什么是晶閘管什么是晶閘管晶體閘流晶體閘流管（管（thyristor），別名

38、：可控硅整），別名：可控硅整流器（流器（silicon controlled rectifierscr）781956年美國貝爾實驗室（bell lab）發(fā)明了晶閘管1957年美國通用電氣公司（ge）開發(fā)出第一只晶閘管產(chǎn)品1958年商業(yè)化開辟了電力電子技術(shù)迅速發(fā)展和廣泛應(yīng)用的嶄新時代，它的出現(xiàn)使半導(dǎo)體器件由弱電領(lǐng)域擴(kuò)展到強(qiáng)電領(lǐng)域。20世紀(jì)80年代以來，開始被性能更好的全控型器件取代能承受的電壓和電流容量最高，工作可靠，在大容量的場合具有重要地位晶閘管往往專指晶閘管的一種基本類型普通晶閘管廣義上講，晶閘管還包括其許多類型的派生器件 79 scr的的特點：特點：體積小、重量輕、無噪聲、壽命長、體積小

39、、重量輕、無噪聲、壽命長、 容量大（正向平均電流達(dá)千安、正容量大（正向平均電流達(dá)千安、正向耐壓達(dá)數(shù)千伏）。向耐壓達(dá)數(shù)千伏）。應(yīng)用領(lǐng)域：應(yīng)用領(lǐng)域： 整流（交流整流（交流 直流）直流） 逆變（直流逆變（直流 交流）交流） 變頻（交流變頻（交流 交流）交流） 斬波（直流斬波（直流 直流）直流）此外還可作無觸點開關(guān)等。此外還可作無觸點開關(guān)等。80晶閘管電壓、電流級別晶閘管電壓、電流級別額定通態(tài)電流（額定通態(tài)電流（itav）通用系列為）通用系列為1、5、10、20、30、50、100、200、300、400500、600、800、1000a 等等14種規(guī)格。種規(guī)格。額定電壓（額定電壓（udrm）通用系列

40、為：）通用系列為：1000v以下的每以下的每100v為為一一級級，1000v到到3000v的的每每200v 為為一一級。級。通態(tài)平均電壓（通態(tài)平均電壓（utav）等級）等級一一般用般用a i字母表字母表示示，由由 0.4 1. 2v每每 0.1v 為為一一級。級。81 外形有螺栓型和平板型兩種封裝引出陽極a、陰極k和門極（控制端）g三個聯(lián)接端對于螺栓型封裝，通常螺栓是其陽極，能與散熱器緊密聯(lián)接且安裝方便平板型封裝的晶閘管可由兩個散熱器將其夾在中間 晶閘管的外形、結(jié)構(gòu)和電氣圖形符號a) 外形 b) 結(jié)構(gòu) c) 電氣圖形符號aaggkkb)c)a)agkkgap1n1p2n2j1j2j382 sc

41、r 工作原理工作原理 scr 結(jié)構(gòu)結(jié)構(gòu)a（陽極）（陽極）p1p2n1三三 個個 pn結(jié)結(jié)n2四四 層層 半半 導(dǎo)導(dǎo) 體體k（陰極）（陰極）g（控制極（控制極/門極）門極）83符號符號akggkp1p2n1n2appnnnpagk工作原理工作原理示意圖示意圖84appnnnpgkigigigkagt1t2等效為由二個等效為由二個三極管組成三極管組成851. uak 0 、ugk0時時t1導(dǎo)通導(dǎo)通ig = ib1ic1 = ig = ib2ic2 =ib2 = ig = ib1t2 導(dǎo)通導(dǎo)通形成正反饋形成正反饋晶閘管迅速導(dǎo)通晶閘管迅速導(dǎo)通t1 進(jìn)一步導(dǎo)通進(jìn)一步導(dǎo)通igigigkagt1t22. 晶

42、閘管導(dǎo)通后，去掉晶閘管導(dǎo)通后，去掉ugk依靠正反饋，晶閘管仍維持導(dǎo)通狀態(tài)。依靠正反饋，晶閘管仍維持導(dǎo)通狀態(tài)。86(1) 晶閘管開始工作時晶閘管開始工作時 ，uak加加反向電壓，反向電壓，或不加觸發(fā)信號或不加觸發(fā)信號（即（即ugk = 0 ）。）。3. 晶閘管截止的條件：晶閘管截止的條件：(2) 晶閘管正向?qū)ê螅钇浣刂咕чl管正向?qū)ê?，令其截止的方法：的方法：igigigkagt1t2 減小減小uak，使晶閘管中電流小，使晶閘管中電流小于某一值于某一值ih。 加大回路電阻，使晶閘管中電加大回路電阻，使晶閘管中電流小于某一值流小于某一值ih時，正反饋效時，正反饋效應(yīng)不能維持。應(yīng)不能維持。ih：

43、最小維持電流：最小維持電流87（1）晶閘管具有單向?qū)щ娦?。）晶閘管具有單向?qū)щ娦?。若使其關(guān)斷，必須降低若使其關(guān)斷，必須降低 uak 或加或加大回路電阻，把陽極電流減小到大回路電阻，把陽極電流減小到維持電流以下。維持電流以下。正向?qū)l件：正向?qū)l件：a、k間加正向電間加正向電壓，壓，g、k間加觸發(fā)信號。間加觸發(fā)信號。晶閘管的工作原理小結(jié)晶閘管的工作原理小結(jié)（2）晶閘管一旦導(dǎo)通，控制極失去作用。）晶閘管一旦導(dǎo)通，控制極失去作用。88scr 特性與參數(shù)特性與參數(shù)特性特性uiurrmihudrmifig1=0aig2ig3ig3ig2ig1正向正向反向反向u - 陽極、陰極間的電壓陽極、陰極間的電

44、壓 i - 陽極電流陽極電流ursm反向擊穿電壓反向擊穿電壓導(dǎo)通后管壓降約導(dǎo)通后管壓降約1v額定正向額定正向平均電流平均電流維持電流維持電流udsm正向轉(zhuǎn)折電壓正向轉(zhuǎn)折電壓89 latch-up(鎖定)是cmos存在一種寄生電路的效應(yīng)，它會導(dǎo)致vdd和vss短路，使得晶片損毀，或者至少系統(tǒng)因電源關(guān)閉而停擺。這種效應(yīng)是早期cmos技術(shù)不能被接受的重要原因之一。在制造更新和充分了解電路設(shè)計技巧之后，這種效應(yīng)已經(jīng)可以被控制了。 cmos電路之所以會產(chǎn)生latch-up效應(yīng)，我們可以用圖圖2.29來表示。在圖中我們以剖面圖來看一個cmos反相器如何發(fā)生此效應(yīng)，而且它是用p型阱制造生產(chǎn)。在這個圖中，我們

45、同時也描繪了寄生電路，它包含了兩個bjt(一個縱向npn和一個橫向pnp)和兩個電阻(rs是因n型襯底產(chǎn)生，rw是因p阱產(chǎn)生)。bjt的特性和mos是完全兩樣的。90cmos電路中的寄生電路中的寄生pnpn效應(yīng)效應(yīng)91 閂鎖效應(yīng)為cmos電路所獨(dú)有，是由于cmos結(jié)構(gòu)中存在pnpn四層結(jié)構(gòu)所形成的寄生可控硅造成的。所以nmos或pmos電路中不會出現(xiàn)閂鎖效應(yīng)。 cmos電路中寄生可控硅結(jié)構(gòu)的形成電路中寄生可控硅結(jié)構(gòu)的形成 cmos反相器剖面圖和寄生可控硅等效電路 (b)(a)92 bjt有三個端點，分別為：集電極(c)、基極(b)、發(fā)射極(e)。在一個npn晶體管中，電流會從集極流至射極，如果

46、集極-射極偏壓(vce)大于等于某一個正電壓(例如，0.2v的飽和電壓)，且基極-射極偏壓(vbe)大于0.6v或更多一些。在pnp晶體管中，電流電壓極性剛好與npn相反。圖（圖（a）中的t1是一個pnp晶體管，t2則是一個npn晶體管。如果rs與rw愈大，那么latch-up便愈可能發(fā)生，其等效電路圖如圖圖 (b)中所示。如果有足夠的電流流入n型襯底而從p型阱中流出，在rs兩端的電壓將可能有足夠大的偏壓使得t1和t2兩個晶體管進(jìn)入線性區(qū)而如同一小電阻。因此從電源會流出多少電流就由rs的值來決定，這個電流可能足夠大而使得電路故障。93 為了緩和這種效應(yīng)，我們可以降低bjt的增益值并且減少rs與

47、rw的電阻值。我們可以加上襯底接點(substrate contact)，它可以有效減少rs、rw電阻值。在現(xiàn)在大部分的制造中設(shè)計者并不需要太擔(dān)心latch-up的問題，只要設(shè)計時使用充分的襯底接點。事實上，現(xiàn)在要分析出加多少的襯底接點就可以避免latch-up這個問題是很難的。94 由圖2.29可見，由cmos四層pnpn結(jié)構(gòu)形成了寄生可控硅結(jié)構(gòu)。 （1）正常情況下，n-襯底與p-阱之間的pn結(jié)反偏，僅有極小的反向漏電流，t1、t2截止。 （2）當(dāng)工作條件發(fā)生異常，vdd、vss之間感生較大的襯底電流，在rs上產(chǎn)生較大壓降。當(dāng)t1管be結(jié)反偏電壓達(dá)到be結(jié)閾值電壓，t1導(dǎo)通，通過rw吸收電流

48、。當(dāng)rw上壓降足夠大，t2導(dǎo)通，從而使vdd、vss之間形成通路，并保持低阻。當(dāng)npnpnp1，則發(fā)生電流放大，t1、t2構(gòu)成正反饋，形成閂鎖，此時，即使外加電壓撤除閂鎖仍將繼續(xù)保持，vdd、vss間電流不斷增加，最終導(dǎo)致ic燒毀。95 （3）誘發(fā)寄生可控硅觸發(fā)的三個因素：t1、t2管的值乘積大于1，即npnpnp1。t1、t2管eb結(jié)均為正向偏置。電源提供的電流維持電流ih。 （4）誘發(fā)閂瑣的外界條件： 射線瞬間照射，強(qiáng)電場感應(yīng)，電源電壓過沖，跳變電壓，環(huán)境溫度劇變，電源電壓突然增大等。 96 2、防止閂瑣的措施：、防止閂瑣的措施： a.版圖設(shè)計和工藝上的防閂鎖措施版圖設(shè)計和工藝上的防閂鎖措

49、施 減少rs、rw使其遠(yuǎn)小于ren、rep。 版圖中加保護(hù)環(huán)，偽集電極保護(hù)結(jié)構(gòu)，內(nèi)部區(qū)域與外圍分割 增多電源、地接觸孔的數(shù)目，加粗電源線、地線對電源、地接觸孔進(jìn)行合理布局，減小有害的電位梯度。每5到10個晶體管要有一個襯底接點(substrate contact)。n型器件要靠近vss，p型器件要靠近vdd。最容易發(fā)生latch-up的地方是在輸入、輸出焊接區(qū)(i/o pad)結(jié)構(gòu)中，因為那里會有大量的電流流過。97 使t1、t2的，npnpnp1，工藝上采取背面摻金，中子輻射電子輻照等降低少子壽命 輸入輸出保護(hù) 采用重?fù)诫s襯底上的外延層，阱下加p+埋層。 制備“逆向阱”結(jié)構(gòu)。 采用深槽隔離技

50、術(shù)。 9899 b. 器件外部的保護(hù)措施器件外部的保護(hù)措施 電源并接穩(wěn)壓管。 低頻時加限流電阻（使電源電流30ma） 盡量減小電路中的電容值。（一般c0.01f） 3、注意事項：、注意事項： 輸入電壓不可超過vddvss范圍。 輸入信號一定要等vddvss電壓穩(wěn)定后才能加入；關(guān)機(jī)應(yīng)先關(guān)信號源，再關(guān)電源。 不用的輸入端不能懸浮，應(yīng)按邏輯關(guān)系的需要接vdd或vss 100101latchup problemtwo parasitic npn & pnp transistors form a positive feedback loop, once activated, will causeshort-circuit effect from vdd to gnd and leadto self-destruction of the device.equivalent circuitsolutio