集成運放EDA電子線路仿真報告_第1頁
集成運放EDA電子線路仿真報告_第2頁
集成運放EDA電子線路仿真報告_第3頁
集成運放EDA電子線路仿真報告_第4頁
集成運放EDA電子線路仿真報告_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、eda（六）模擬部分電子線路仿真實驗報告 實驗名稱：集成運算放大電路姓 名：楊思遠學 號：110405264班 級：電氣2班實驗時間：2012.5.10南京理工大學紫金學院電光系一、 實驗?zāi)康?、掌握運算電路的特點，能組成基本的運算電路。2、掌握集成運算放大電路輸入電壓和輸出電壓的關(guān)系。3、掌握運算電路參數(shù)的測試方法。二、 實驗原理1、 反相比例運算電路圖6-3為反相比例運算電路原理圖：圖6-3 反相比例運算電路原理圖由虛斷得：故：，；由虛短得：利用兩式可以得到輸入和輸出電壓的關(guān)系：其中負號表示輸出信號和輸入信號相位相反。電路中r2為平衡電阻，。當時，此時電路為反相器。2、原理圖如圖6-18所

2、示，輸入信號從反相輸入端輸入，利用電容作為反饋網(wǎng)絡(luò)。由虛斷和虛短得：對電容而言： 則輸出電壓為：因此輸出信號的波形和輸入信號的波形有關(guān)系。圖6-18 積分運算電路原理圖1）設(shè)正弦波輸入，頻率為f，則波形可以表示為：則輸出電壓的關(guān)系式為：說明：正弦波輸入，經(jīng)積分電路后輸出波形為余弦波，輸出電壓的幅度為，相位超前輸入信號。2）方波輸入方波信號輸入時，在某一段時間內(nèi)為一恒量，在另一段時間內(nèi)，也是一個恒量。輸出電壓的表達式為：故方波輸入，當c選擇合適當且信號穩(wěn)定后輸出信號為三角波，如圖6-19所示。圖6-19 方波輸入時輸入和輸出信號波形3）三角波輸入若輸入信號為三角波，則輸入電壓是時間的一次函數(shù)：，

3、a和b為系數(shù)。輸出信號的表達式為：因此輸出電壓為時間的二次函數(shù)，輸出信號波形為曲線，如圖6-20所示。圖6-20 三角波輸入時輸入和輸出信號波形三、 實驗內(nèi)容利用multisim軟件連接電路如圖所示輸入波形如圖所示，波形幅度為0.1v，頻率為1khz，求：(1) 輸出波形如圖所示，幅度為0.5v，求電阻r2的值。 (2) 將r2換成電容，使電容的值分別為100pf，100nf，1f，觀察輸出波形，分析波形變化的原因。1)尋找使uo=0.5的r2： 由圖可以得到r2=10k。2）當電容為100pf時，輸出波形為： 為了更加方便的看到輸出波形，把輸入波形幅度為10v時： （ c=100nf,1uf時,對應(yīng)的輸出的波形） 波形變化的原因： 因為電容在電路中充當可以充放電的電源，而在上述題目中，隨著電容的變大，電容的儲電量急劇增加，使得1f時充放電還沒有完成就進行下一輪的充放電了。四、 小結(jié)與體會該實驗內(nèi)容較為簡單，操作容易，不需要大量的數(shù)據(jù)運算。在改變電容值觀察輸出波形變化時，我改變函數(shù)信號發(fā)生器的幅值的大小，

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論