數(shù)字搶答器的設計及原理畢業(yè)設計

1、數(shù)字搶答器的設計及原理數(shù)字搶答器的設計及原理摘 要隨著計算機技術的高速發(fā)展,數(shù)字電路以其自身的特點,已廣泛應用于各個領域.在知識競賽中,特別是做搶答題目的時候,靠視覺是很難判斷出哪組先搶答成功.本次設計的搶答器目的就是解決這些問題.整體的電路可以分為兩部分：第一部分是搶答電路,第二部分是定時、報警電路.搶答器具有鎖存與顯示功能；定時、報警電路不僅可以對搶答及回答問題的時間進行定時,而且即使兩組的搶答時間相差幾微秒,也可分辨出哪組優(yōu)先答題.整個電路按單元分可分為編碼單元,鎖存單元,加法器單元,設定搶答時間單元,和譯碼單元五個部分.本設計對各單元所需的元器件進行了詳細的介紹,并附上了電路圖,最終完

2、成了設計目的.關鍵詞：搶答器；數(shù)字電路；定時；譯碼；鎖存abstract with the rapid development of computer technology, digital circuit with its own characteristics has been widely used in various fields. and in the knowledge competition, especially when do vies to answer first subject, it is difficult to judge by visual out which

3、 section first vies to answer first success. the design of the purpose is vies to answer first to solve these problems. the whole circuit can be divided into two parts: the first part is vies to answer first circuit, the second part was the timing, alarm circuit. vies to answer first instruments hav

4、e lock to save and display; timing, alarm circuit can not only to vies to answer first and answer problem of time for timing, and even if the two groups of vies to answer first time is a few microseconds, also can distinguish which group of preferred the answer. the whole circuit as a unit points ca

5、n be divided into coding units, lock cds yuan, adder unit, set vies to answer first time unit, and decode unit of five parts. the design of each unit required components is introduced in detail, and attach the circuit diagram, eventually completed the design purpose. key words: vies to answer first

6、device; digital circuit; timing; decoding; lock to save目 錄1 引言.12 設計任務目的及要求.12.1 設計目的.12.2 設計要求.13 工作原理及設計方案.23.1 原理框圖.23.2 設計思路 .33.3 設計流程圖 .33.4 設計方案 .44 單元電路設計與實現(xiàn).54.1 編碼單元.54.2 鎖存單元.64.3 加法器單元.74.4 設定搶答時間單元.84.5 譯碼單元.94.6 秒脈沖電路.94.7 報警電路.105 選用 74 系列芯片實現(xiàn)的理由：.116 實驗工具.117 接線要求.118 改進設想及建議.129 實驗結(jié)

7、果.1210 心得體會.12參考文獻.13致謝.1411 引言數(shù)字技術是當前發(fā)展最快的學科之一,隨著當代社會的科學技術的發(fā)展,數(shù)字微電子技術和半導體制造工藝的進步, 數(shù)字邏輯器件已從 20 世紀 60 年代的小規(guī)模集成電路(ssi)發(fā)展到目前的中、大規(guī)模集成電路(msi,lsi)及超大規(guī)模集成電(vlsi),特別是用于數(shù)字電路或數(shù)字系統(tǒng)的可編程邏輯器件.目前數(shù)字電子技術已經(jīng)廣泛地應用于計算機、自動控制、電子測量儀表、電視、雷達、通信等各個領域.例如在現(xiàn)代測量技術中,數(shù)字測量儀表不僅比模擬測量儀表精度高,功能高,而且容易實現(xiàn)測量的自動化和智能化.隨著集成技術的發(fā)展,尤其是中,大規(guī)模和超大規(guī)模集成

8、電路的發(fā)展,數(shù)字電子技術的應用范圍將會更廣泛地滲透到國民經(jīng)濟的各個部門,并將產(chǎn)生越來越深刻的影響.特別是“信息高速公路”（information superhighway）時代.在許多比賽活動中,為了準確、公正、直觀地判斷出第一搶答者,通常設置一臺數(shù)字電子搶答器,通過數(shù)顯、燈光及音響等多種手段指示出第一搶答者,記分、犯規(guī)及獎勵記錄等多種功能.該設計就是針對上述各種要求設計出的供數(shù)名選手參賽使用的數(shù)字式競賽搶答器.在此次課程設計中由于時間和條件的問題.我們應用我們所學的數(shù)字電路作為基礎來設計一個以中小規(guī)模的組成的電子搶答器.搶答器主要用于選手做搶答題時,選手進行搶答,搶到題的選手來回答問題.搶答

9、器不僅考驗選手的反應速度同時也要求選手具備足夠的知識面和一定的勇氣.選手們都站在同一個起跑線上,體現(xiàn)了公平公正的原則.2 設計任務目的及要求2.1 設計目的 通過課程設計,對數(shù)字邏輯的基本內(nèi)容有進一步的了解,特別是時序邏輯電路的設計.能把學到的數(shù)字邏輯理論知識進行實踐,操作.在提高動手能力的同時對常用的集成芯片有一定的了解,在電路設計方面有感性的認識.而且在進行電路設計的時候遇到問題,通過獨立的思考有利于提高解決問題的能力.在經(jīng)過課程設計后,更明白數(shù)字邏輯電路設計的一般方法,以及在遇到困難怎么排除問題.2.2 設計要求 我選擇的課程任務是設計一個 8 位數(shù)字搶答器. 設計要求包括：2 1. 搶

10、答器同時供 8 名選手或 8 個代表隊比賽,分別用 8 個按鈕 s0 s7 表示. 2. 設置一個系統(tǒng)清除和搶答控制開關 s,該開關由主持人控制. 3. 搶答器具有鎖存與顯示功能.即選手按動按鈕,鎖存相應的編號,并在優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清除為止.4. 搶答器具有定時搶答功能,且一次搶答的時間由主持人設定（如,30 秒）.當主持人啟動開始鍵后,定時器進行減計時. 5. 參賽選手在設定的時間內(nèi)進行搶答,搶答有效,定時器停止工作,顯示器上顯示選手的編號和搶答的時間,并保持到主持人將系統(tǒng)清除為止. 6. 如果定時時間已到,無人搶答,本次搶答無效,系統(tǒng)通過一個指示燈報警并禁止搶答,定

11、時顯示器上顯示 00.3 工作原理及設計方案搶答器是為競賽參賽者答題時進行搶答而設計的一種優(yōu)先判決器電路,競賽者可以分為若干組,搶答時各組對主持人提出的問題要在最短的時間內(nèi)做出判斷,并按下?lián)尨鸢存I回答問題.當?shù)谝粋€人按下按鍵后,則在顯示器上顯示該組的號碼,同時電路將其他各組按鍵封鎖,使其不起作用.回答完問題后,由主持人將所有按鍵恢復,重新開始下一輪搶答.搶答器具有定時搶答功能,且每次搶答的時間可以由主持人設定（如 30 秒）.當主持人啟動開始鍵后,定時器進行減計時. 參賽選手在設定的時間內(nèi)進行搶答,搶答有效,定時器停止工作,顯示器上顯示選手的編號和搶答的時間,并保持到主持人將系統(tǒng)清除為止.如果

12、定時時間已到,無人搶答,本次搶答無效,系統(tǒng)通過一個指示燈報警并禁止搶答,定時顯示器上顯示 00.因此要完成搶答器的邏輯功能,該電路至少應包括輸入開關、數(shù)字顯示、判別組控制以及組號鎖存等部分.3.1 原理框圖3 圖 1 原理框圖3.2 設計思路 1. 搶答器供 8 名選手比賽,分別用 8 個按鈕 s0 s7 表示.這個功能只需要通過管腳分配把按鈕分配到實驗版上的撥動開關 sw0 到 sw7,讓每個選手撥動開關后產(chǎn)生相應的信號就可以了.不同的選手撥動按鈕發(fā)出信號通過 74ls148 編碼器進行編碼,編碼后輸出信號進行下一步的譯碼和鎖存. 2. 設置一個系統(tǒng)清除和搶答控制開關 s,該開關由主持人控制

13、.在這里首先通過管腳分配把開關 s 分配到相應一個撥動開關,這個就是開關 sw16.該開關聯(lián)到相應的線路,這個線路通過與非門連接其他信號,從而達到清零的功能. 3. 搶答器具有鎖存與顯示功能.即選手按動按鈕,鎖存相應的編號,并將優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清除為止.74ls373 具有鎖存功能,可以在一個選手按下按鈕后進行鎖存,其他的選手不能再搶答.鎖存相應的編號時,由于編碼器編的是從 0 到 7,如果 0 號選手搶答,與清零的時候可能造成混淆,所以要加上加法器,對編碼器的 0 到 7 都加上 1.加法器是用 74ls83,這樣在后面的 74ls47譯碼器上就可以顯示 1 到 8

14、的號碼. 4. 搶答器具有定時搶答功能,且一次搶答的時間由主持人設定（如,30 秒）.當主持人啟動開始鍵后,定時器進行減計時.74ls192 具有減法功能,通過使用74ls192 可以對設定的時間進行自減,只需要給定 74ls192 秒脈沖就可以.同時74ls192 結(jié)合 74ls47 可以對所設定的搶答時間和選手搶答的時間顯示出來. 5. 參賽選手在設定的時間內(nèi)進行搶答,搶答有效,定時器停止工作,顯示器上顯示選手的編號和搶答的時間,并保持到主持人將系統(tǒng)清除為止.選手進行搶答,通過編碼器,鎖存器,加法器,譯碼器等顯示出來.當某個選手搶答有效,通過 74ls148編碼器的 gsn 端口連接到控制

15、清零端的與非門就可以進行禁止其他選手的搶答,同時把該選手的號碼顯示在數(shù)碼管上,同時通過 74ls148 編碼器的 gsn 端口可以停止 74ls192 的脈沖,從而讓脈沖停止,達到顯示搶答時間的效果. 6. 如果定時時間已到,無人搶答,本次搶答無效,系統(tǒng)通過一個指示燈報警并禁止搶答,定時顯示器上顯示 00.當時間到的時候,減法器 74ls192 的十位的 ldn端口發(fā)出一個高電平,在這個端口上連接上一個顯示燈,作為報警用.同時減法器74ls192 的十位的 bon 端口會發(fā)出一個低電平,可以連接到脈沖上,讓脈沖停止,數(shù)碼管上顯示的是 00.3.3 設計流程圖4圖 2 流程圖3.4 設計方案整體

16、的電路可以分為兩部分,一個是搶答電路,第二部分是定時、報警電路.1 .搶答的部分：搶答器供 8 名選手比賽,分別用 8 個按鈕 s0 s7 表示.通過管腳分配把按鈕分配到實驗版上的撥動開關 sw0 到 sw7,讓每個選手撥動開關后產(chǎn)生相應的信號.不同的選手撥動按鈕發(fā)出信號通過 74ls148 編碼器進行編碼,編碼后輸出信號進行下一步的譯碼和鎖存.設置一個系統(tǒng)清除和搶答控制開關 s,開關由主持人控制.通過管腳分配把開關 s 分配到相應一個撥動開關 sw16.該開關聯(lián)系到一個相應的線路,這個線路通過與非門連接其他信號,從而達到清零的功能.搶答器具有鎖存與顯示功能.即選手按動按鈕,鎖存相應的編號,并

17、將優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清除為止.74ls373 具有鎖存功能,可以在一個選手按下按鈕后進行鎖存,其他的選手不能在有選手搶答后再進行搶答.鎖存相應的編號時,由于編碼器編的是從 0 到 7,如果 0 號選手搶答,與清零的時候可能造成混淆,所以要加上加法器,對編碼器的 0 到 7 都加上 1.加法器是使用 74ls83,加 1 后在就可以在數(shù)碼顯示管上顯示 1 到 8 的號碼.2. 定時、報警部分：一次搶答的時間由主持人設定（如 30 秒）.當主持人啟動開始鍵后,定時器進行減計時.74ls192 具有減法功能,通過使用 74ls192 可以對5設定的時間進行自減.74ls192

18、進行工作的時候需要給定秒脈沖.同時 74ls192 結(jié)合 74ls47 可以對所設定的搶答時間和選手搶答的時間顯示出來.參賽選手在設定的時間內(nèi)進行搶答,搶答有效,定時器停止工作,顯示器上顯示選手的編號和搶答的時間,并可以保持到主持人將系統(tǒng)清除為止.選手進行搶答,通過編碼器,鎖存器,加法器,譯碼器,顯示出來.當某個選手搶答有效,通過 74ls148 編碼器的 gsn端口連接到控制清零端的與非門就可以進行禁止其他選手的搶答,同時把該選手的號碼顯示在數(shù)碼管上,而且通過 74ls148 編碼器的 gsn 端口可以停止74ls192 的脈沖,從而讓脈沖停止,達到顯示搶答時間的效果.若定時時間已到,無人搶

19、答,本次搶答無效,系統(tǒng)通過一個指示燈報警并禁止搶答,定時顯示器上顯示00.當時間到的時候,減法器 74ls192 的十位的 ldn 端口發(fā)出一個高電平,在這個端口上連接上一個顯示燈,作為報警用.同時減法器 74ls192 的十位的 bon 端口會發(fā)出一個低電平,可以連接到脈沖上,讓脈沖停止輸?shù)郊臃ㄆ魃?那么數(shù)碼管顯示的是 00.4 單元電路設計與實現(xiàn)整個電路分為編碼單元,鎖存單元,加法器單元,設定搶答時間單元,和譯碼單元五個部分.下面分別對各個單元進行詳細的介紹.4.1 編碼單元在選手按動按鈕后,發(fā)出相應的信號.使用 74ls148 對信號進行編碼,優(yōu)先判決器是由 74ls148 集成優(yōu)先編碼

20、器等組成.該編碼器有 8 個信號輸入端,3 個二進制碼輸出端,輸入使能端 ei,輸出使能端 eo 和優(yōu)先編碼工作狀態(tài)標志 gs.其功能表如 圖 3 所示.從功能表中可以看出當 ei“0”時,編碼器工作,而當ei“1”時,則不論 8 個輸入端為何種狀態(tài),輸出端均為“1”,且 gs 端和 eo 端為“1”,編碼器處于非工作狀態(tài),這種情況被稱為輸入低電平有效. 表 1 優(yōu)先編碼器 74ls148 功能表輸 入輸 出ei i0 i1 i2 i3 i4 i5 i6 i7 a2 a1 a0 gs eo1 1 1 1 1 10 1 1 1 1 1 1 1 11 1 1 1 00 00 0 0 0 10 0

21、10 0 1 0 10 0 1 10 1 0 0 10 0 1 1 10 1 1 0 10 0 1 1 1 11 0 0 0 10 0 1 1 1 1 11 0 1 0 160 0 1 1 1 1 1 11 1 0 0 10 0 1 1 1 1 1 1 11 1 1 0 1 （表中代表任意狀態(tài)） 由 74ls148 集成優(yōu)先編碼器組成的優(yōu)先判決器如圖所示,當搶答開關 s0s7 中的一個按下時,編碼器輸出相應按鍵對應的二進制代碼,低電平有效.編碼器輸出 aoa2、工作狀態(tài)標志 gs 作為鎖存器電路的輸入信號,而輸入使能端 ei端應和鎖存器電路的 q0 端相聯(lián)接,目的是為了在 ei 端為“1”時鎖

22、定編碼器的輸入電路,使其它輸入開關不起作用.具體實現(xiàn)電路為：圖 3 編碼單元4.2 鎖存單元 表 2 74ls373 功能表egdqlhhhlhllllxq上表是 74ls373 的真值表,表中：l低電平；h高電平；x不定態(tài)；q建立穩(wěn)態(tài)前 q 的電平；g輸入端,與 8031ale 連高電平：暢通無阻；低電平：關門鎖存.d使能端,接地.當 g=“1”時,74ls373 輸出端 1q8q與輸入端 1d8d 相同；當 g 為下降沿時,將輸入數(shù)據(jù)鎖存.7 那么按照實驗的要求,編碼器的輸入就只有三個,因此只用到 q1 到 q3,而 q4接上 74ls148 的 gsn,再和 74ls373 的輸出 d4

23、 通過與非門連接起來,輸?shù)?4ls373 的 g 端口.從而達到鎖存的目的.具體電路圖為：圖 4 鎖存單元4.3 加法器單元由于選手輸入的是 0 到 7,所以要每個都加上 1,讓數(shù)碼管顯示的是 1 到 8,因此要使用加法器.加法器的真值表為：a1a3 b1b3 a2a4 b2b4 | s1s3 s2s4 c2c4 | s1s3 s2s4c2c4l l l l | l l l | h l lh l l l | h l l | l h ll h l l | h l l | l h lh h l l | l h l | h h ll l h l | l h l | h h lh l h l | h

24、h l | l l hl h h l | h h l | l l hh h h l | l l h | h l hl l l h | l h l | h h lh l l h | h h l | l l hl h l h | h h l | l l hh h l h | l l h | h l hl l h h | l l h | h l hh l h h | h l h | l h hl h h h | h l h | l h hh h h h | l h h | h h h8因此要使加法器加上 1,那么,令 74ls83 的 a1,a2,a3 對應 74ls373 的 q1,q2,q3作為

25、輸入的數(shù)據(jù),而 b1,b2,b3,b4,a4 則接地.具體的電路圖為：圖5 加法單元4.4設定搶答時間單元74ls192是雙時鐘方式的十進制可逆計數(shù)器.(bcd,二進制),cpu為加計數(shù)時鐘輸入端,cpd為減計數(shù)時鐘輸入端.ld為預置輸入控制端,異步預置.cr為復位輸入端,高電平有效,異步清除.co為進位輸出：1001狀態(tài)后負脈沖輸出,bo為借位輸出：0000狀態(tài)后負脈沖輸出.因此設定脈沖輸入后,需要使用兩個74ls192,一個作為個位,一個作為十位.個位的bo連接到十位的脈沖輸入,十位的bo就連接到脈沖,表示時間到的時候脈沖不對74ls194作用.具體的電路如下：9 圖6 設數(shù)單元4.5譯碼

26、單元譯碼為編碼的逆過程.它將編碼時賦予代碼的含義“翻譯”過來.實現(xiàn)譯碼的邏輯電路成為譯碼器.譯碼器輸出與輸入代碼有唯一的對應關系.74ls47是輸出低電平有效的七段字形譯碼器,它在這里與數(shù)碼管配合使用.具體的連接電路為：圖7 譯碼單元4.6 秒脈沖電路 兩塊 74ls192 實現(xiàn)減法計數(shù),通過譯碼電路 74ls48 顯示到數(shù)碼管上,其時鐘10信號由時鐘產(chǎn)生電路提供.用 555 定時器組成多諧振蕩器輸出方波脈沖,頻率為1hz.設計電路如下.在此電路中根據(jù)產(chǎn)生脈沖振蕩頻率的計算公式 f=,取,c=10即可以實現(xiàn).為了從視覺上觀2ln)2(121crr kr151kr652f察秒脈沖,特設置一脈沖指

27、示燈.表 4 555 定時器的功能表清零端dr高觸發(fā)端 th低觸發(fā)端tlqn+1放電管 t功能00導通直接清零1ccv32ccv310導通置 01ccv32ccv311截止置 11ccv32ccv31qn不變保持 圖 8 555 引腳圖11 圖 9 秒脈沖電路 4.7 報警電路將搶答報警電路與到時報警電路放在一起,由一個電阻,一個三極管與一個蜂鳴器控制.報警時序控制電路由 74ls123 完成,其引腳圖如下：12 圖 10 74ls123 引腳圖5選用74系列芯片實現(xiàn)的理由： 74 系列芯片價格便宜,用其實現(xiàn),成本較低基本能滿足學校場合需要； 與我們學過的 數(shù)字電路與邏輯設計 聯(lián)系緊密.能將們

28、所學知識用于實際,對鞏固所學知識有重要意義. 用了一些成型電路,如 ne555 標準秒脈沖電路等,使總體方案易于實現(xiàn). 所用芯片均在數(shù)字電路與邏輯設計 課程中學過,設計起來難度降低.6 實驗工具鉗子,鑷子,剪刀,數(shù)字電路實驗箱,各種顏色的導線若干,萬用表等.7 接線要求設計的電路比較復雜,接線也就比較復雜,為了便于檢查電路,美觀等原因,必須對接線統(tǒng)一要求.要求接線要橫平豎直,接線間盡量少交叉.而每一個模塊最好用一種顏色的線接,這樣便于區(qū)分.同時插入面包板的部分要長度適宜,不要太長,否則會在內(nèi)部相交；也不要太短,否則會接觸不良.特別注意的是：在接每一個元13件前,必須對每一個元件進行檢測,以確保

29、接在面包板上的元件是好的,以減少出錯的概率；在接每一個模塊前要對總體的電路和部分電路有一個總體的把握,以減少連線的交叉.8 改進設想及建議（1）設計的作品主要是用 74 系列集成芯片來完成的,在焊接的過程中由于芯片的引腳過多,布線工作不是很方便.有時候還可能因為某一跟線沒有焊牢,造成電路的不穩(wěn)定,這些都是有待改進的.我的想法是根據(jù)單片機原理及相關知識對設計進行一些改進.（2）完成電路的設計后,進行了電路的模擬,采用的方法是在面包板上進行模擬,雖然結(jié)果是模擬出來了,但是效率很低.面包板存在著很多的不確定性.比如板上有些插孔不可用等因素可能導致模擬失敗,即便有些時候設計是對的.因此我建議學習一些常

30、用電路仿真工具,如 ewb、max-plus ii 等 eda 軟件對設計出的電路進行仿真和模擬,這樣既可以提高效率,又可以提高模擬的準確性.9 實驗結(jié)果 按照設計時的思路,把電路圖連接好.經(jīng)過改錯,編譯,分配管腳,然后就可以看到實驗結(jié)果.我的管腳分配為：sw0 到 sw7 為選手的編號,分別為 1 到 8.sw8到 sw11 為設定搶答時間的個位,sw12 到 sw15 是設定搶答時間的十位.sw16 為設定搶答時間的置位端.sw17 為開始鍵.實驗結(jié)果為： 主持人先按下置位端,就可以設定搶答時間,按照個位和十位的撥動開關設定,在對應的數(shù)碼管上可以看到相應的搶答時間.然后主持人就可以按下開關

31、讓選手搶答,這時候搶答時間開始自減,在這個時間內(nèi),如果有選手搶答,數(shù)碼管上會顯示相應的選手號,在這個時候,如果有其他的選手也按下了搶答按鈕,顯示器不會顯示.如果在搶答時間內(nèi)沒有人搶答,顯示搶答時間的數(shù)碼管就會顯示 00,而且有報警燈閃.當主持人要進行下一輪的搶答,可以撥動開關 sw16 作為清零,重新開始搶答.綜上所述,實驗結(jié)果符合最初設計的要求及目的.10 心得體會本文詳細介紹了搶答器的設計方案,功能及在設計過程中所做的改進.這種搶答器主要是基于 74 系列集成芯片,成本較低,且基本能夠使用于學校的一些活動14中.本課程設計基本完成了設計的要求,能夠?qū)崿F(xiàn)全部的功能.能八路搶答,能定時搶答,也能報警,清零.在進行實驗的時候,遇到不少的問題.一開始不知道該使用什么芯片去做實驗,只能上網(wǎng)查資料熟悉芯片的功能,同時