基于FPGA的實(shí)時(shí)測(cè)距雷達(dá)研究要點(diǎn)

1、基于fpga勺實(shí)時(shí)雷達(dá)測(cè)距研究1脈沖積累的總體方案1.1結(jié)構(gòu)框圖輸出脈沖本系統(tǒng)所用脈沖積累部分如圖 4.1所示，包括a/d、同步累加、d/a脈沖再 生等幾大模塊，在整個(gè)系統(tǒng)中，脈沖積累部分起著至關(guān)重要的作用，將直接影響 到系統(tǒng)測(cè)距性能的好壞。脈沖再生輸入眼總 a/d同步累加卜d/a -圖4.1脈沖積累結(jié)構(gòu)框圖figure 4.1 block diagram of pulse accumulation包絡(luò)檢波器輸出的模擬的回波信號(hào)經(jīng)a/d變換轉(zhuǎn)換成數(shù)字信號(hào)后，送到同步累加器中進(jìn)行多個(gè)周期的同步累加，以增強(qiáng)接收信號(hào)信噪比，累加完成后的數(shù)字 信號(hào)再經(jīng)d/a變換成模擬信號(hào)，再生出信噪比得到增強(qiáng)的接收信

2、號(hào)。同步累加器 是用數(shù)字化芯片來(lái)實(shí)現(xiàn)的。1.2 芯片及開發(fā)工具數(shù)字化芯片的選擇，需要根據(jù)具體系統(tǒng)要求完成的數(shù)字信號(hào)處理算法進(jìn)行最 優(yōu)選擇，本文防撞雷達(dá)脈沖積累所要用到的信噪比增強(qiáng)算法要求處理速度快，算 法結(jié)構(gòu)相對(duì)簡(jiǎn)單，選用fpga5片?？紤]到算法要求芯片支持雙口 ra陽(yáng)能和終端 功能的可拓展性，同時(shí)考慮到充分利用資源以節(jié)約成本和盡量少用輸入、輸出管 腳以方便最終布線和制版，選定 altera公司acex1原列的ep1k30tc144-35片, 集成度為3萬(wàn)門，總共i/o 口數(shù)目為14436。acex1k1基于可重構(gòu)cmos sram fpga其內(nèi)部主要包含一個(gè)用于實(shí)現(xiàn)寄存 器和特殊邏輯功能的增

3、強(qiáng)型嵌入式陣列eabffi用于實(shí)現(xiàn)一般功能的邏輯陣列 lar這種基于sramtfpga以實(shí)時(shí)的對(duì)內(nèi)置的ram扁程，實(shí)時(shí)的改變器件功能， 實(shí)現(xiàn)現(xiàn)場(chǎng)動(dòng)態(tài)重配置，設(shè)計(jì)靈活，開發(fā)周期短38。選用開發(fā)軟件為quartus ii 4.0 ，該軟件提供了靈活的設(shè)計(jì)輸入方式、豐富 的設(shè)計(jì)參考庫(kù)和強(qiáng)大的仿真功能。本文根據(jù)具體模塊的需求，采用了原理圖輸入 方式。2脈沖積累的必要性2.1 門限檢測(cè)脈沖雷達(dá)測(cè)距是建立在對(duì)目標(biāo)回波脈沖檢測(cè)的基礎(chǔ)上的，雷達(dá)的檢測(cè)性能越 強(qiáng)，測(cè)距性能越好。在雷達(dá)接收機(jī)的輸入端，微弱的回波信號(hào)總是和噪聲及其它 干擾混雜在一起的。在一般情況下，噪聲是限制微弱信號(hào)檢測(cè)的基本因素。假如 只有信號(hào)而

4、沒(méi)有噪聲，任何微弱的信號(hào)在理論上都是可以經(jīng)過(guò)任意放大而被檢測(cè) 到的。雷達(dá)總是在噪聲背景發(fā)現(xiàn)并檢測(cè)目標(biāo)，因此雷達(dá)檢測(cè)能力實(shí)質(zhì)上取決于信 號(hào)的信噪比。接收機(jī)噪聲是寬頻帶的高斯噪聲，雷達(dá)檢測(cè)微弱信號(hào)的能力將受到與信號(hào)能 量譜占有相同頻帶的噪聲能量所限制。由于噪聲的起伏特性，判斷信號(hào)的是否出 現(xiàn)成為一個(gè)統(tǒng)計(jì)問(wèn)題，必須按照某種統(tǒng)計(jì)檢測(cè)標(biāo)準(zhǔn)進(jìn)行判斷。雷達(dá)信號(hào)檢測(cè)中廣 泛使用奈曼-皮爾遜準(zhǔn)則，這個(gè)準(zhǔn)則要求在給定信噪比的條件下，滿足一定虛警 概率pfa時(shí)的發(fā)現(xiàn)概率pd最大。這一準(zhǔn)則的實(shí)現(xiàn)方法是將雷達(dá)接收機(jī)接收到的回波 信號(hào)脈沖與某一預(yù)設(shè)的門限電壓 vt進(jìn)行比較，若包絡(luò)幅度超過(guò)門限，則認(rèn)為目標(biāo) 存在，否則認(rèn)為目

5、標(biāo)不存在，這就是門限檢測(cè)，如圖 4.2所示。門限電壓1時(shí)間圖4.2門限檢測(cè)figure 4.2 threshold detection門限檢測(cè)是一種統(tǒng)計(jì)檢測(cè)，由于信號(hào)疊加有噪聲，因而輸出是一個(gè)隨機(jī)量。 在輸出端根據(jù)振幅是否超過(guò)門限來(lái)判斷有無(wú)目標(biāo)存在，可能出現(xiàn)以下四種情況：(1)存在目標(biāo)時(shí)，判為有目標(biāo)，這是一種正確判斷，稱為發(fā)現(xiàn)，它的概率稱 為發(fā)現(xiàn)概率 pd (detection rate );(2)存在目標(biāo)時(shí)，判為無(wú)目標(biāo)，這是錯(cuò)誤判斷，稱為漏報(bào)，它的概率稱為漏 報(bào)概率 p1a (losing alarm rate );(3)不存在目標(biāo)時(shí)，判為無(wú)目標(biāo)，稱為正確不發(fā)現(xiàn)，它的概率稱為發(fā)現(xiàn)概率pan

6、(alarm non-detection rate );(4)不存在目標(biāo)時(shí)，判為有目標(biāo)，稱為虛警，它的概率稱為虛警概率pan (falsealarm rate )。顯然，這四個(gè)概率存在以下關(guān)系：pd pla = 1(4.1)pan pfa =1(4.2)每對(duì)概率只需知道其中一個(gè)就可以了，因此，我們只討論常用的發(fā)現(xiàn)概率和虛警概率。1虛警概率pfa通常加到接收機(jī)中頻放大器上的噪聲是寬帶高斯噪聲，其概率密度函數(shù)如下1,p(v)=(4.(3)p（v）dv是噪聲電壓處于v和v + dv之間的概率；。2是方差，噪聲的均值為零，高斯 噪聲通過(guò)窄帶中頻濾波器（具帶寬遠(yuǎn)小于中心頻率）后加到包絡(luò)檢波器，根據(jù)隨機(jī)噪

7、聲的數(shù)學(xué)分析可知，包絡(luò)檢波器輸出端噪聲電壓振幅（幅值為r）的概率密度函數(shù)為/2、,、 rr一 八p(r)=2 exp 八 2 r 之0仃 2。j(4.(4)包絡(luò)振幅的概率密度函數(shù)服從瑞利分布，設(shè)門限電平為ut,噪聲包絡(luò)電壓超過(guò)門限電平的概率分布為虛警概率 pfa,它可以由下式求出：pfa =p（ut 二二）utr exp1),cmc,最佳門限較大；當(dāng)虛警風(fēng)險(xiǎn)小于漏檢風(fēng)險(xiǎn)時(shí)f 1),最佳門限較小，理論推導(dǎo)cm與實(shí)際情況相符。這個(gè)最佳門限是個(gè)近似的值，在實(shí)際設(shè)計(jì)中，可根據(jù)防撞雷達(dá)預(yù)設(shè)的檢測(cè)風(fēng)險(xiǎn)(cf和cm)準(zhǔn)則以及信號(hào)的信噪比求得相應(yīng)的最佳門限， 使檢測(cè) 錯(cuò)誤判決產(chǎn)生的代價(jià)最小，測(cè)距性能最好。2.

8、3脈沖積累脈沖積累可以提高回波信號(hào)的信噪比。對(duì)n個(gè)脈沖觀測(cè)的結(jié)果就是一個(gè)積累的 過(guò)程，積累可簡(jiǎn)單地理解為n個(gè)脈沖的疊加。積累可以在包絡(luò)檢波前完成，稱為檢 波前積累和中頻積累。信號(hào)在中頻積累時(shí)要求信號(hào)間有嚴(yán)格的相位關(guān)系，即信號(hào) 是相參的，所以又稱為相參積累。積累也可以在包絡(luò)檢波器以后完成，稱為檢波 后積累或視頻積累。由于信號(hào)在包絡(luò)檢波后失去了相位信息而只保留下幅度信息，因而檢波后積累就不需要信號(hào)間有嚴(yán)格的相位關(guān)系，因此又稱為非相參積累回波脈沖上疊加了噪聲，幅度時(shí)大時(shí)小，但回波脈沖是周期性的，時(shí)間相關(guān) 的，而噪聲是隨機(jī)的，時(shí)間無(wú)關(guān)的，多個(gè)脈沖積累后可以有效的提高信噪比，從 而改善雷達(dá)的檢測(cè)能力。下

9、面推導(dǎo)脈沖積累對(duì)信噪比的改善能力：設(shè)一個(gè)周期的目標(biāo)回波r由理想回波信號(hào)s(t)和噪聲n疊加而成,r(t) =s(t) n(t)(0 :二 t :二 t)(4.17)其中，s為確定信號(hào)，各個(gè)周期完全相同，而n(t)為隨機(jī)信號(hào)，各個(gè)周期相互獨(dú)立。則其信噪比為，(4.18)s= s(t)2 1n 廠 en(t)2m個(gè)周期的目標(biāo)回波簡(jiǎn)單疊加可表示為,“ ri(t)八si(t) n)m=m s(t)八 ni(t)(4.19)i 1疊加后信號(hào)的信噪比為_2m s(t)m印 ni(t)m2s(t)2meni(t)2eni(t)nj(t) 1i 4由于各個(gè)周期的噪聲滿足統(tǒng)計(jì)獨(dú)立條件，有eni(t)nj(t)

10、=0 y所以，令 一 m2s(t)2n meni(t)2i 1 2_ m2s(t)2 2-m en(t) =m，(4.22) “ l f g/、= r 0r t -h i ,：lnn-i_r；junr-r(addr：十clockup cm旅味1ipm_addjut)13哨僧i-, impii1 r -r i - r i w_c _, 3114lllnr dlh |?upp -i - r -ir1 fr-r t rr -n-t r rf. - ipftnwxidata 1戲匚dailm 口乖ins!?nesulll 日.ifjt/ddjub?1insf 0-.-u野詡田.咋加吐口 |d13.o:

11、i ipm ram dporam me3 f , swren, rdadd理弱阻口 i irdsnresult|b.o&e燈 奸 好奸 品/*13djiaodifol jl3ld13.ollpm mucodeconffirquttypei 明3 q| input同仔i msl3cmtv： 包/_廠：m 二二；ipmjwtntr 二；i i r i - 1和十1!54i i b ii)da|l 1 d|1_|) s即ul第rr-r-r i r lf-ff-rlf- 丁rr=:in沖：.：.：圖4.6同步累加的原理圖figure 4.6 schematic of synchronized accu

12、mulation in fpga同步累加器原理圖如圖6.6所示，其主要由累加控制信號(hào)產(chǎn)生器 selpulsegen, 碼變換器，ram地址產(chǎn)生器，雙口 ram lpm_ram_dp0累加器lpm_add_sub0 ,常 數(shù)零lpm_constant0、lpm_constant2和數(shù)據(jù)選擇器等七大功能模塊構(gòu)成。其中， 碼變換器又包含輸入端由a/d輸出的偏移二進(jìn)制碼到二進(jìn)制補(bǔ)碼的變換器codeconverin,輸出端由二進(jìn)制補(bǔ)碼到d/a輸入的偏移二進(jìn)制碼的變換器codeconveroutw個(gè)模塊；ram地址產(chǎn)生器由 9位計(jì)數(shù)器lpm_counterwraddr、 lpm_counterrdaddr

13、, 加法器 lpm_add_sub1、lpm_add_sub2 四個(gè)模塊組成；數(shù)據(jù) 選擇器由lpm_muxq lpm_mux1、lpm_mux2三個(gè)模塊組成。累加控制信號(hào)產(chǎn)生器 selpulsegen產(chǎn)生控制累加周期的控制信號(hào)，在雷達(dá)同 步時(shí)鐘的前10個(gè)周期，輸出sel信號(hào)為高電平，第11個(gè)周期為低電平，其工作 時(shí)序見(jiàn)圖（1）, selpulse為其輸出的sel信號(hào)。ram!址產(chǎn)生器用來(lái)產(chǎn)生雙口 ram 的讀、寫地址，其中寫地址由lpm_counterwraddr 產(chǎn)生，讀地址由與lpm_counterwraddr 元全 同步的計(jì)數(shù)器lpm_counterrdaddr 和力口法器 lpm_ad

14、d_sub1、lpm_add_sub2產(chǎn)生，lpm_add_sub1的其中一個(gè)加數(shù)設(shè)為十進(jìn)制 常數(shù)3, lpm_add_sub2的其中一個(gè)加數(shù)設(shè)為十進(jìn)制常數(shù) 1,當(dāng)sel信號(hào)為高電平時(shí)， 讀地址為寫地址值加3,當(dāng)sel信號(hào)為高電平時(shí)，讀地址為寫地址值加 1,后面在 介紹雙口 ram的工作時(shí)序時(shí)將詳細(xì)介紹讀、寫地址產(chǎn)生的機(jī)理。數(shù)據(jù)選擇器是同 步累加器中非常重要的部分，三個(gè)數(shù)據(jù)選擇器的選通控制信號(hào)均為sel信號(hào)。s sclk45m synclktsk selpulse rdad wradnhnn,nhnh圖4.7同步累加的工作時(shí)序figure 4.7 sequence of synchronize

15、d accumulation同步累加器的核心是的能同時(shí)讀寫的雙口 ram其同時(shí)讀寫并不是指在同一時(shí) 刻對(duì)同一地址單元的同時(shí)讀寫，而是指在讀出地址為 ni的存儲(chǔ)單元的同時(shí)能夠?qū)?地址為n2（n2 n。的存儲(chǔ)單元進(jìn)行寫入，其邊存儲(chǔ)、邊累加的功能是通過(guò)流水線 的方式完成的，這種流水線的工作方式有嚴(yán)格的時(shí)序要求。如圖4.8所示，二 rtvmr一圖4.8同步累加的工作時(shí)序figure 4.8 sequence of synchronized accumulation這是同步累加器在10, 11周期的工作局部（圖（4.7 ）圓圈部分展開），即同步累 加器完成前10個(gè)周期的累加，在11周期讀出ramfr的數(shù)

16、據(jù)經(jīng)碼變換后，送到d/a 進(jìn)行模數(shù)轉(zhuǎn)換。存儲(chǔ)器的讀寫、加法操作和a/d采樣均在時(shí)鐘clk的上升沿有效。 圖中匕、t2、t3、t4取自第10個(gè)累加周期，在l時(shí)刻從ram勺讀出地址（rdad ） 256中讀出數(shù)據(jù)；在12時(shí)刻，ram俞出數(shù)據(jù)有效并與采樣數(shù)據(jù)相加；在13時(shí)刻加法器輸出求和結(jié)果；在t4時(shí)刻將累加結(jié)果 寫入ram勺寫入地址（wrad ） 256之 中，一次累加完成。這一過(guò)程可概括為 3個(gè)步驟，讀出、累加、寫入?？梢钥闯?， 在前10個(gè)累加周期中，ram勺寫入地址滯后于讀出地址3個(gè)時(shí)鐘周期，才能保證 讀出與寫入的地址一致，即累加同步。t7、t8對(duì)應(yīng)于第11周期的情形，在t7時(shí)刻雙口 ram賣

17、出地址260的同時(shí)對(duì)地址259清零，t8時(shí)刻雙口 rams出地址261的同 時(shí)對(duì)地址260清零，這樣就保證了所有存儲(chǔ)器單元單元的數(shù)據(jù)依次讀出同步累加的整體效果如圖 6.8所示，為了增加圖的可讀性，增大回波脈沖的占空比為40%在每個(gè)回波脈沖期間，采樣輸出均為“ 3”，隨著累加的進(jìn)行，ram 中對(duì)應(yīng)時(shí)刻的值不斷增加 3、6、9,10個(gè)周期的同步累加完成后，其值已經(jīng)累 加成30,再用一數(shù)字門限（值為27）判決，輸出再生脈沖zsm,stffclli78selpulse 0 sanp 0 3uilfigure 4.9 simulation waveform of synchronized accumulation同步累加器性能分析同步累加器性能可以通過(guò) ram中對(duì)應(yīng)回波脈沖的那一段數(shù)據(jù)的長(zhǎng)度來(lái)判斷。 對(duì)于如圖所示的理想矩形回波脈沖，每個(gè)周期采樣得到的數(shù)據(jù)完全縣通，脈沖對(duì) 應(yīng)的累加值應(yīng)如圖所示的那樣隨著周期的增加