數(shù)字電路第8章存儲器

1、第八章存儲器【本章講授主要內(nèi)容】1. 存儲器的概念2. 只讀存儲器（ROM）3. 可編程序邏輯陣列（PLA）4. 隨機(jī)存取存儲器（RAM）【本章重點(diǎn)難點(diǎn)】1. 重點(diǎn)：RAM存儲器的工作原理、擴(kuò)展, ROM的工作原理以及存儲器的應(yīng)用。難點(diǎn)：存儲器的應(yīng)用JHR第_節(jié)存儲器的概念JHR一、存儲器的定義信息膵 皿叭）:是數(shù)字系統(tǒng)中記憶大量存儲器的功能：是存放不同程序的操作指令及IMiO:處理的數(shù)據(jù)所以它相當(dāng)于系統(tǒng)存典型的存儲器：由數(shù)以千萬計的有記憶功能的 存儲單元組成，每個存儲單元可存放一位二進(jìn)制數(shù) 碼和信息。隨著大規(guī)模集成電路制作技術(shù)的發(fā)展，半導(dǎo)體 存儲器因其集成磨高、體積小、速度快，目前廣泛 應(yīng)用

2、于容種數(shù)于縈統(tǒng)中。、存儲器的分類從信息的存取情況來分，可分為:存儲器（Memory）隨機(jī)存取存儲器（RAM）Random Access Memory只讀存儲器（ROM）Read Only Memory1 隨機(jī)存取存儲器（RAM）在操作過程中能任意“讀取”某個單元信息， 或在某個單元“寫入”需存儲的信息，常稱為“讀 寫存儲器”。2只讀存儲器（ROM）在正常工作時，它存儲的數(shù)據(jù)固定不變，存儲器 的數(shù)據(jù)只能讀出，不能寫入。要在存儲器中存入數(shù) 據(jù)，須具備特定的條件。JHR（按可否編程分）（按構(gòu)成RAM器件分）靜太 IF心動態(tài)MOSMOSRAMRAM程T1U縮1F通用邏輯陣列陣列陣列邏輯邏輯PLAPAL

3、GLAJHR三、計算機(jī)中信息的表不方法1 信息單位計算機(jī)系統(tǒng)中，對信息表示的單位有位、字節(jié)、字、字長等，它們是用來表示信 息的量的大小以及信息存儲傳輸方式的基本概念。(1)位計算機(jī)系統(tǒng)中，一個二進(jìn)制的取值單位稱為 二進(jìn)制位，簡稱“位”，用b表示(bit的縮寫)，是 表示信息的最小單位。(2)字節(jié)通常將8個二進(jìn)制位稱為一個字節(jié)，即連續(xù)8個 比特，就是一個字節(jié)。簡稱B (Byte的縮寫)，是 表示的基本單元。在微型計算機(jī)中，往往以字節(jié) 為單位來表示文件或數(shù)據(jù)的長度以及存儲器容量 的大小。除此之外，還可用K, M, G或T為單位。 例如，一臺電腦的內(nèi)存是128兆字節(jié)，就是說這臺 電腦有128個百萬字

4、節(jié)的內(nèi)存。1KB=21OB=1O24B1MB = 1024KB1GB = 1024MB1TB=1024MB如IBM-PC各微型機(jī)的基本內(nèi)存空間是640KB o 常用的3.5HD軟盤容量是1.44MB,硬盤容量有 1GB、4GB、6GB、10GB、20GB、30GE、40GB、 80GB 等。(3)字計算機(jī)在執(zhí)行存儲、傳送等操作時，作為一 個整體單位進(jìn)行操作的一組二進(jìn)制，稱為一個 計算機(jī)字，簡稱字。計算機(jī)的存儲器中，每個 單元通常存儲一個字，因此，每個字都是可以 尋址的。(4)字長每個字所包含的位數(shù)稱為字長。由于字長是計 算機(jī)一次可處理的二進(jìn)制數(shù)的位數(shù)，所以，它與計 算機(jī)處理數(shù)據(jù)的速率有關(guān)，是衡

5、量計算機(jī)性能的一 個重要因素。女口，APPLEII等微型機(jī)的字長是8位， 稱為8位機(jī)，IBMPC/AT微機(jī)是16位機(jī)，486、 586微型機(jī)是32位機(jī)等。一般計算機(jī)的字長越大，其 性能越高。2.內(nèi)存儲器(主存儲器)內(nèi)存儲器是數(shù)據(jù)和代碼的臨時存放設(shè)備，存放 輸入/輸出數(shù)據(jù)以及CPU進(jìn)行計算、處理的數(shù)據(jù)。內(nèi)存儲器可分為RAM (Random Access Memory ,隨 機(jī)存儲器)和ROM (Read Only Memory ,只讀存儲 器)。目前，內(nèi)存儲器一般為半導(dǎo)體存儲器。(1)隨機(jī)存儲器RAMRAM的特點(diǎn)是可讀可寫，但關(guān)機(jī)后存儲的信 息將自動消失。RAM又分為動態(tài)存儲器DRAM(Dyna

6、mic Random Access Memory )和靜態(tài)存儲器 SRAM (Static Random Access Memory )。動態(tài)存儲器DRAMDRAM主要用于主存儲器（俗稱內(nèi)存條）的制造。靜態(tài)存儲器SRAMSRAM主要用于高速緩存，其存取速度比 DRAM分快得多。(2)只讀存儲器ROMROM中通常用來存放一些不能改寫而用于管理 機(jī)器本身的監(jiān)控程序和其它基本的服務(wù)程序。它存 儲的信息一般由廠商在制造時寫入的。如主板上用 以存儲基本輸入輸出系統(tǒng)BIOS的ROMo(BIOS是電腦基本輸入輸岀系統(tǒng))，在開機(jī)時， CPU首先執(zhí)行ROM BIOS中的指令來搜索磁盤上的 操作系統(tǒng)文件。早期的R

7、OM不能改寫，隨著科學(xué)技 術(shù)的發(fā)展，ROM中的數(shù)據(jù)已經(jīng)可以更新。3.外存儲器外存儲器與內(nèi)存儲器相比，存儲容量大，可 靠性高，價格低，在脫機(jī)情況下可永久保存信息。 但速度較內(nèi)存儲器慢得多，它屬外部設(shè)備。主要有：軟盤存儲器、硬盤、光盤等。第二節(jié)只讀存儲器(ROM)只讀存儲器(ROM)中的信息一旦寫入，在正常 工作時，只能讀岀信息而不能修改，其所存信息在斷電后仍能保持,一、功冃總與結(jié)構(gòu)常用于存放固定的信息。地址編碼存儲的一:進(jìn)制數(shù)碼A.2 AiAoB7b6Bb4BiBzBiBo111001101011 1 01100101010 11101011110 0011100010 1 1011100100

8、 1 0101011010 0 10101()1110 0 000000111JHRDm -i D2 Di DoROM組成框圖字輸出JHR1.只讀存儲器（ROM）的結(jié)構(gòu)ROM的一般結(jié)構(gòu)，它由地址譯碼器、存儲矩陣 和讀出電路三部分組成。圖中n位地址（A。An_ 經(jīng)譯碼器譯岀后使2字線（Wo 叫，一）中的一條有效，從而在存儲矩陣2n 個存儲單元申選中其中之一。通過被選通單元的m 個基本存儲電路的位線（DDm_i）,即可讀岀存 儲單元的內(nèi)容。對于有n位地址和m位字長的ROM來 說，它的存儲容量為2nXm位。存儲器的容量=字?jǐn)?shù)X位數(shù)ROM的容量由或門陣列來實(shí)現(xiàn)。JHR2.4 X 4ROM的電路結(jié)構(gòu)和簡

9、化框圖d打郎列i 或陣列4 X R:WoWi字線0JHRAiA?地址與門知陣S使能般能6W 6W 或門矩陣JHR譯碼器存儲體與A或門門矩矩陣A i A陣nAo Ai SD3D2DiD0地址使能字輸出輸入4 X 4ROM的電路框圖3.4 X 4ROM電路的工作原理(1) 當(dāng)使能控制S = 1時，A。、A】在“0011” 中取值，W。W3中必有一根被選中為T。此時, 若位線與該字線交叉點(diǎn)上跨接有二極管，則該二極 管導(dǎo)通，使相應(yīng)的位線輸岀為“1S若位線與字線 交叉點(diǎn)無二極管，則相應(yīng)的位線輸出為“0”。如I,當(dāng)A = l、Ao = O時，子線W2=l, D?、 D與W2交叉點(diǎn)上跨接有二極管，D2=Di

10、 = l, D3、 Do與W2交叉點(diǎn)上無二極管，D3=Do = O,輸出的字 單元內(nèi)容。3。2。20 = 0110。(2) 當(dāng)使能控制S=0時，所有字線全被鉗位于“(F,致使所有位線輸岀為“0”，此時表示該ROM 電路被禁止讀出。(3) 4X4ROM真值表地址輸入字輸出AiAoDDiDo001011 Wo字011101 W1字100110 W2字111001 W?字當(dāng)AA=O時，由于字線0輸出為“1”，或矩陣中、 Di、D。位線有二極管掛到字線（w線）上，位：3 線無二極管掛到字線（w線），因此輸出個J 字 “1011”。0其它依此類推。4.用三極管構(gòu)成的4X4ROM電路JHR5. 4X4RO

11、M簡化圖與陣列Ai Ai Ao Ao地址輸入JHR或陣列WoW1w2w3D3 D2 Di Do字輸出位線在簡化形式的ROM圖中，不再畫出電源、電阻、 二極管（或三極管），只在與或陣列的交叉線處加 黑點(diǎn)表不有存儲兀件（在真值表中為1） O不加黑點(diǎn)表示無存儲元件（在真值表中表示為0） o這種簡化圖又稱作“ROM陣列邏輯圖”，它 與ROM電路真值表具有一一對應(yīng)關(guān)系。如由4X4ROM陣列圖有：D3 = W3 +W, +W0 = AA +A,A0 +A,AD2 = W2+Wo = A A + AAD嚴(yán)W2+W。二瓦A+入瓦Do = W3 + W +W0 = A1A0 +A,A0 + 瓦入二、ROM應(yīng)用舉

12、例1 “字”的應(yīng)用 由地址讀出對應(yīng)存儲 單元的字【例1】用ROM電路構(gòu)成一個碼制轉(zhuǎn)換器，將 四位二進(jìn)制碼制轉(zhuǎn)換成四位Gray碼（循環(huán)碼）。解(1)四位二進(jìn)制碼轉(zhuǎn)換為格雷碼的真值表將四位二進(jìn)制碼B3B2E1B0作為ROM碼制轉(zhuǎn)換器的 四位地址輸入，西位Gray碼G3G2G1G0作為ROM的 字輸出。其轉(zhuǎn)換真值表為：一進(jìn)制碼B3B2B1B0二進(jìn)制碼B3B2B1B00 0 0 010 0 00 0 0 110 0 10 0 1010 100 0 1110 110 10 0110 00 10 1110 10 11011100 1111111格雷碼G3G2G1G格雷碼G3G2G1G00 0 0 0110

13、 00 0 0 1110 10 0 1111110 0 1011100 11010 100 11110 110 10 110 0 10 10 010 0 0（2）由真值表寫出最小項(xiàng)表達(dá)式G3=X （8、9、10、11、12、13、14、15）G2=X （4、5、6、7、8、9、10、11）Gj=X（2、3、4、5、10、11、12、13）G0=X （1、2、5、6、9、10、13、14）（3）根據(jù)最小項(xiàng)表達(dá)式，畫岀4位二進(jìn)制碼一格 雷碼轉(zhuǎn)換器的ROM陣列結(jié)構(gòu)示意圖JHR與陣列或陣列1110B 3B 3日 2日 2B 1B 1B oB o地址輸入G3G2G1G0字輸出11116JHR2：位”的應(yīng)

14、用一一由各位線可分別得到地址輸入 變量的最小項(xiàng)的和WoWw2w3D3 二 AjAq + 入Ao +A1A0=A1 + Ao D2 = AjA0 + AA 二 Ai AD, = Aj Ao + AA = AD = A A + AA0 + A A。= A + Ao由此可見，每一位P均為輸入A】、A。的邏輯函數(shù), 說明ROM確實(shí)可用作組合邏輯函數(shù)發(fā)生器。三、PRM和EPROM1. PROMPROM為可編程只讀存儲器(PTOgrammableRead Only Memory ),可由使用者根據(jù)編程要求, 將應(yīng)該存儲信息一次寫入PROM中，寫好后就不可 更改。所以它只能寫入一次。PROM電路的特點(diǎn)是在與

15、或陣列的各個交叉點(diǎn) 上均有熔絲和存儲元件串接的電路，如圖所示：JHRPROM與門陣列是固定的，或門陣列可編程。當(dāng)用戶要在某處存“0”信號，可按地址供給數(shù)十毫 安的脈電流，將該處熔絲燒斷，使串接的存儲單元 不再起作用，在則未熔斷的地方，則表示存“1”的 信息。這種ROM可實(shí)現(xiàn)一次編程要求，若編寫結(jié)束, 存儲器中存儲信息就已固化，不可能改編入別的信地址譯碼器16X8 位PROM的結(jié) 構(gòu)原理圖昨放大器由存儲矩陣、 地址譯碼器和 輸出電路組成。U X AAVD7 De A D4 D3 D2 Di DoU X AAV1 EPROM(1) EPROM的概念EPROM即光擦可編程只讀存儲器(Erasable

16、Read Only Memory ) , EPROM的存儲內(nèi)容不僅可以 根據(jù)需要來寫入，而且當(dāng)需要更新存儲內(nèi)容時還可 以將原存儲內(nèi)容抹去，再寫入新的內(nèi)容。這一特性, 取決于EPROM的內(nèi)部結(jié)構(gòu)。即它的存儲元件是一 種特殊的FAMOS管，(浮柵雪崩注入MOS管)其 柵極是浮空的多晶硅。JHR浮空多晶硅柵FAMOSJHR字線SiOl-n位線FAMOS管連線圖(2)典型EPROM集成芯片的介紹典型EPROM存儲器芯片型號、容量、引腳數(shù):型號271627C16273227C32276427C642712827C1282725627C2562751227C5122701027C010容量2K X 84K

17、 X 88K X 816K X 832K X 864K X 8128K X8腳數(shù)24242828282832容量=字?jǐn)?shù)X位1K = 21O=1O24如2732的容量為4096字X 8位例題1如圖表示用EPROM實(shí)現(xiàn)組合邏輯函數(shù)的 點(diǎn)陣圖。(1)寫出函數(shù)Y、丫2的邏輯表達(dá)式。(2)說明器件的特點(diǎn)和點(diǎn)陣存儲容量大小。Y2解（1）邏輯函數(shù)Yi、丫2由EPROM矩陣實(shí)現(xiàn)。 根據(jù)EPROM的結(jié)構(gòu)特點(diǎn)，與陣列為固定結(jié)構(gòu)，或 陣列為可編程結(jié)構(gòu)。因此輸入和輸出間的邏輯關(guān) 系可直接寫成與一或表達(dá)式，輸入變量是A、B、 C,直接加在EPROM地址端，輸出變量Y、丫2由 EPROM數(shù)據(jù)輸岀端輸岀。Yx =ABC +

18、 ABC + ABC + ABCy2 = abc+abc+abc（2） EPROM為大規(guī)模集成電路，用戶可根據(jù)需要 反復(fù)改寫存儲單元的內(nèi)容，因此可以實(shí)現(xiàn)任何復(fù)雜 的組合邏輯函數(shù)。存儲容量為 6X8+2X8=64 （個存儲單元）例題2 EPROM實(shí)現(xiàn)的組合邏輯函數(shù)如圖所示。（1）分析電路功能，說明當(dāng)輸入X、Y、Z為 何值時，函數(shù)F = l,函數(shù)卩2=1。（2）說明X、Y、Z為何種取值時，f,=F9 = 0oFiF2解由圖可知，邏輯函數(shù)F、F?由EPROM矩陣組 成。因此可直接寫出輸入和輸出間的與一或表達(dá)式。 即= XYZ + XYZ + XYZ+ XYZF2 = XYZ + XYZ + XYZ

19、+ XYZ由上式看出：當(dāng)XYZ=OOO, 001, 100,101 時，F(xiàn) = l；當(dāng)XYZ=011,101,110, 111時，F(xiàn)2=1o(2) 從Fi、F?的邏輯表達(dá)式中看出，當(dāng)XYZ =010,10 0時，F(xiàn)1 = F2 = 0例題3如圖所示為多輸出函數(shù)Fi、F2 F3、F4的ROM點(diǎn)陣圖，寫岀F、F2 F3、F4對輸入變量A、 E、C的邏輯表達(dá)式。ABCFiF2f3f4解Fx = ABC + ABC + ABC + ABC f2 = abc+abc+abc+abc f3 = abc-abc+abc+abcF4 = ABC + ABC + ABC +ABC + ABC +ABC設(shè)計題1已

20、知函數(shù)Fi、F2 F3、F4：F、(AB CD) = AB+BD+ ACD + BCDF2 (AB CD) = AD+ BCD + AB CDF3 (AB CD) = ABC +ACD + ACD + ABCF4(ABCD) = AC +AC + B +D試用EPROM實(shí)現(xiàn)上述函數(shù)，畫岀相應(yīng)的點(diǎn)陣圖。用EPROM實(shí)現(xiàn)邏輯函數(shù)時，一般步驟為如下：(1) 確定輸入變量數(shù)和輸出端個數(shù)；(2) 將函數(shù)化為最小項(xiàng)之和的形式；(3) 確定EPROM的容量；(4) 確定各存儲單元的內(nèi)容；(5) 畫出相應(yīng)的點(diǎn)陣圖?！窘狻?1)由本題給定的條件，可知輸入變量 數(shù)為A、B、C、D, (4個)輸出為Fl、F2、F3

21、、 F4 (4個)。(2)利用卡諾圖將函數(shù)FF4寫成最小項(xiàng)之和的 形式，得F = Y (0,1,2,3,7,8, 9,10, 13,15)F2= (0,2,4,6,9,14)F3=S (3,4,5,7,9,13, 14, 15)F4= (0,1,2,3,4,6, 7,8, 9,10,11, 12, 13, 14)(3) 矩陣的容量8X16+4X16 = 192畫出點(diǎn)陣圖JHRFiFf4JU EPROM實(shí)現(xiàn)邏輯兩數(shù)FlF4JHR第三節(jié)可編程序邏輯陣列PLA為避免ROM的面積浪費(fèi)和進(jìn)一步的簡化，在 ROM的基礎(chǔ)上發(fā)展岀來的一個分支稱為可編程序 邏輯陣列，除上面介紹的PROM、EPROM外，還 有P

22、LA、PAL 及 GAL。PLA (Programmable Logic Array 可編程邏輯陣歹(J)PAL (Programmable Array Logic 可編程陣列邏輯)GAL (Generic Array Logic 通用陣列邏輯)它們統(tǒng)稱為可編程邏輯器件(Programmable Logic Device )。一、PLA的基本概念PLA與一般ROM電路比較：相同點(diǎn)：均由一個“與”陣列和一個“或”陣 列組成。不同點(diǎn)：在地址譯碼器即“與”陣列部分。一般ROM用最小項(xiàng)來設(shè)計譯碼陣列，一般ROM 有根字線，且以最小項(xiàng)順序編排，不可隨意亂編。PLA是先經(jīng)邏輯函數(shù)化簡，再用最簡與或表達(dá)式

23、中的與項(xiàng)來編制與”陣列。其字線的內(nèi)容是根 據(jù)函數(shù)式“可編排”的。二、PLA的應(yīng)用1.組合PL A用PLA構(gòu)成組合邏輯電路是PLA的主要應(yīng)用 之一，現(xiàn)舉例說明。例題用PLA陣列實(shí)現(xiàn)四位二進(jìn)制碼轉(zhuǎn)換成四 位Gray碼的碼制變換器。【解】（1）轉(zhuǎn)換真值表JHR真值表一進(jìn)制碼B3B2B1B0二進(jìn)制碼B3B2B1BOOOOO10 0 00 0 0 110 0 10 0 1010 100 0 1110 110 10 0110 00 10 1110 10 11011100 1111111格雷碼GG2G1G格雷碼GsGgG.G0 0 0 0110 00 0 0 1110 10 0 1111110 0 1011

24、100 11010 100 11110 110 10 110 0 10 10 010 0 0(2)由轉(zhuǎn)換真值表畫岀G3、G2 Gi、Go的卡諾圖JHRHHfffiffi+ffiffiHC5HHfooffiffi+mffiHO0ooor-Hi-Hr-Hi-Hooi-Hoo/mmooi-HoiHooi-H o-Ho iHffim+ffiffiH0offiffio與陣列B3 B3 氏 B2 Bi B1 Bo或陣列1111 1111fA111qfi1119h111-111119I 11111I11111119七根字線Bo： G 3G 2G rG oI2 .時序PL A用組合PLA和觸發(fā)器構(gòu)成的時序邏輯

25、電路稱時 序 PLA。例題用組合PLA及維持阻塞D觸發(fā)器構(gòu)成時序 PLA,完成同步十六進(jìn)制加計時器計數(shù)功能?！窘狻浚?）同步十六進(jìn)制計時器的狀態(tài)轉(zhuǎn)換圖 如圖所示，由于十六狀態(tài)數(shù)，因此至少需要4個觸發(fā) 器構(gòu)成時序邏輯電路，設(shè)4個觸發(fā)器的輸出分別為 Q3、Q2、QI、QOoJHRJHRJHRJHR(2)由狀態(tài)轉(zhuǎn)換圖畫次態(tài)卡諾圖Q 嚴(yán)、QQo.no? 00011110(11+1Q3nQ2000111100000000000100100001T10111110111110110:1111)100010Q宀(W+cW+QoQgQQQ”+ Q2nQon+ Q2JHRpfgJHRiio oOii o1111

26、oooooooo1111Q 迄 QAyg-Q? 00 01 11 10(3)塞建翔世畫蟲詈母富MTD薙聲養(yǎng)過豐JQf D2養(yǎng)番1薛常 Dp-fqQn+pQn+pQn+pQ-QqD2N Q2n+lHQ2nQlnQ0n+P1Q01+pQnDipf 22+ qq-Do Qdf 2Q0Q0Q1Q1Q2Q2Q3Q3D 3D 2D iD 0CPJHR三、PAL和GAL的簡單說明1. PAL可編程序陣列邏輯 PLA的與門陣列及或門陣列均是可編程的，其 靈活性較大，但也帶來編程困難、價格較高的問題。 PAL可編程序陣列則在PLA基礎(chǔ)上改進(jìn)，在與、 或門陣列結(jié)構(gòu)中，與門陣列是可編程的，而或門陣 列是固定連接的。

27、因此在用PAL構(gòu)成實(shí)現(xiàn)某個邏輯 函數(shù)的電路時，每個輸出所表示的與或函數(shù)中，與 項(xiàng)數(shù)不能超過或門陣列所固定的數(shù)目，目前在PAL 產(chǎn)品中或門陣列固定數(shù)目最大為8。 PAL工作速度高，價格較便宜。2. GLA通用陣列 PLA器件一般采用熔絲工藝，一次編程后, 不能再改寫，給使用者帶來不方便，而且一旦選 用了某種PLA電爾。其輸出和反饋結(jié)構(gòu)也就固定下 來，不能再作改動。 GLA通用陣列可克服PLA上面兩個毛病， 它采用E2COMS工藝，即電改寫COMS工藝，能在 很短時間內(nèi)完成電擦除和電改寫的任務(wù)，而且與 EPROM一樣，可多次改寫。 GLA器件采用更靈活的可編程輸入/輸出(1/ O)結(jié)構(gòu)，輸出可由用

28、戶定義，與陣列可編程，或 陣列是固定的，米用GLA芯片，可完成的邏輯功能 比PLA要多。例題試用PLA實(shí)現(xiàn)一位二進(jìn)制全加、全減電路。【解】(1)選擇邏輯變量設(shè)控制輸入端為P，P=1時為加法運(yùn)算，P=0 時為減法運(yùn)算。設(shè)輸入的一位二進(jìn)制數(shù)X為被加（減）數(shù)，另一位 二進(jìn)制數(shù)Y為加數(shù)（減數(shù)），Z為低位向本位的進(jìn) 位（借位）。輸出端W為和（差），N為本位向高 位的進(jìn)位（借位）。（2）依題意列岀真值表（3）畫岀卡諾圖JHRpxo2 Soooooao卜ph*ououo1ooNwpxYZ(4) 化簡卡諾圖得最簡函數(shù)表達(dá)式W = XYZ + XYZ + XYZ+ XYZN = YZ + PXZ + PXY +

29、 PXY+PXZ(5) 畫岀PLA陣列圖少一JJy一#例題分別用ROM和PLA實(shí)現(xiàn)下列函數(shù)，分別畫 出相應(yīng)的電路圖。片(ABCD) =Xm (0, 1, 2, 4, 9, 10, 11, 12)F2 (ABCD) =Xm (0, 2, 5, 10, 11, 13, 14,15)F3 (ABCD) =Xm (1, 4, 5, 9, 10, 11, 13, 14,15)【解】1.用ROM實(shí)現(xiàn)，由表達(dá)式直接畫岀電路，女口 圖所示。JHRn卜33FiF2F3JHR2.用PLA實(shí)現(xiàn)(1)先將邏輯函數(shù)Fl、F2、F3填入卡諾圖進(jìn)行化 簡JHRJHRTDAB 0001111000(1D0101100011.

30、1.000100(1】)1FiEAB 0001111000 _1001010100110111100011f2JHRJHRCDAB 000100(11)000111011101111000011110F3耳二 ABD+ ABC + BCD + BCDF2ABD+BCD + ACF3ABC +BCD + BCD + AC(2)畫岀陣列圖JHRJHRFiF2f3JHR第四節(jié) 隨機(jī)存取存儲器(RAM)一、功能及結(jié)構(gòu)RAM 電路(Random Access Memory )是一種 能夠選擇任一存儲單元存入或取岀數(shù)據(jù)的存儲器， 是計算機(jī)的重要記憶部件，用來存儲數(shù)據(jù)或指令。 由于它既能讀岀又能寫入數(shù)據(jù)，所以又叫“讀/寫 存儲器”。顯然它的功能比ROM完善，電路也比 ROM復(fù)雜。RAM分為雙極型和MOS型兩種。雙極型 RAM工作速度高，但制造工藝復(fù)雜，成本高，功 耗大，集成度低，主要用于高速場合；MOS型RAM又分為靜態(tài)MOS和動態(tài)MOS兩種，制造工藝 簡單，成本低，功耗小，集成度高，但工作速度比 雙極型RAM低。目前大容量的RAM都采用MOS型 存儲器。 RAM的優(yōu)點(diǎn)是讀寫方便，使用靈活；缺點(diǎn)是 斷電后存于RAM的信