EDA實(shí)訓(xùn)報(bào)告總結(jié)

1、實(shí)訓(xùn)心得短暫的一周實(shí)訓(xùn)已經(jīng)過去了，對(duì)于我來說這一周的實(shí)訓(xùn)賦予了我太多實(shí)用的東西了，不 僅讓我更深層次的對(duì)課本的理論知識(shí)深入了理解，而且還讓我對(duì)分析事物的邏輯思維能力得 到了鍛煉， 提高了實(shí)際動(dòng)手能力， 下面談一下就這一周實(shí)訓(xùn)中我自己的一些心得體會(huì)。 一周 的實(shí)訓(xùn)已經(jīng)過去了，我們?cè)诶蠋熖峁┑膶?shí)踐平臺(tái)上通過自己的實(shí)踐學(xué)到了很多課本上學(xué)不到 的寶貴東西，熟悉了對(duì)quartus ii軟件的一般項(xiàng)目的操作和學(xué)到了處理簡(jiǎn)單問題的基本方法， 更重要的是掌握了 vhdl 語言的基本設(shè)計(jì)思路和方法， 我想這些會(huì)對(duì)我今后的學(xué)習(xí)起到很大的 助推作用。此外，還要在今后的課本理論知識(shí)學(xué)習(xí)過程中要一步一個(gè)腳印的扎實(shí)學(xué)習(xí)，

2、靈活 的掌握和運(yùn)用專業(yè)理論知識(shí)這樣才能在以后出去工作的實(shí)踐過程中有所成果。最后還要感謝學(xué)校為我們提供這樣專業(yè)的實(shí)踐平臺(tái)還有甕老師在一周實(shí)訓(xùn)以來的不斷指 導(dǎo)和同學(xué)的熱情幫助?？偟膩碚f，這次實(shí)訓(xùn)我收獲很大。同時(shí)，感謝大專兩年來所有的老師，是你們?yōu)槲医饣笫軜I(yè)，不僅教授我專業(yè)知識(shí)，更教 會(huì)我做人的道理。這次 eda 實(shí)訓(xùn)讓我感覺收獲頗多，在這一周的實(shí)訓(xùn)中我們不僅鞏固了以前學(xué)過的知識(shí)，而且還學(xué)到了怎樣運(yùn)用eda設(shè)計(jì)三種波形的整個(gè)過程和思路，更加強(qiáng)了我們動(dòng)手能力，同 時(shí)也提高了我們的思考能力的鍛煉，我們?cè)趯懗绦虻耐瑫r(shí)還要學(xué)會(huì)要改程序，根據(jù)錯(cuò)誤的地 方去修改程序。本文基于 verilog hdl 的乒乓球游

3、戲機(jī)設(shè)計(jì)，利用verilog hdl 語言編寫程序?qū)崿F(xiàn)其波形數(shù)據(jù)功能在分析了 cpld 技術(shù)的基礎(chǔ)上，利用 cpld 開發(fā)工具對(duì)電路進(jìn)行了設(shè)計(jì)和仿真，從 分離器件到系統(tǒng)的分布，每一步都經(jīng)過嚴(yán)格的波形仿真，以確保功能正常。從整體上看來，實(shí)訓(xùn)課題的內(nèi)容實(shí)現(xiàn)的功能都能實(shí)現(xiàn)，但也存在著不足和需要進(jìn)一步改 進(jìn)的地方，為我今后的學(xué)習(xí)和工作奠下了堅(jiān)實(shí)的基礎(chǔ)。通過此次的實(shí)訓(xùn)課題，掌握了制作乒乓球游 戲機(jī)技術(shù)的原理及設(shè)計(jì)要領(lǐng)，學(xué)習(xí)并掌握了可編程邏輯電路的設(shè)計(jì)，掌握了軟件、cpld 元件的應(yīng)用， 受益匪淺， 非常感謝甕老師這一學(xué)期來的指導(dǎo)與教誨， 感謝老師在學(xué)習(xí)上給予的指 導(dǎo)，老師平常的工作也很忙，但是在我們學(xué)習(xí)

4、的過程中，重來沒有耽擱過，我們遇到問題問 他，他重來都是很有耐心，不管問的學(xué)生有多少，他都細(xì)心的為每個(gè)學(xué)生講解，學(xué)生們遇到 的不能解決的，他都配合同學(xué)極力解決。最后祝愿甕老師身體健康，全家幸福。通過這次課程設(shè)計(jì)，我進(jìn)一步熟悉了verilog hdl語言的結(jié)構(gòu)，語言規(guī)則和語言類型。對(duì)編程軟件的界面及操作有了更好的熟悉。 在編程過程中， 我們雖然碰到了很多困難和問題 , 到最后還是靠自己的努力與堅(jiān)持獨(dú)立的完成了任務(wù)。當(dāng)遇到了自己無法解決的困難與問題的 時(shí)候，要有耐心，要學(xué)會(huì)一步步的去找問題的根源，才能解決問題，還請(qǐng)教老師給予指導(dǎo)和 幫助。這次實(shí)訓(xùn)給我最深的印象就是擴(kuò)大自己的知識(shí)面，知道要培養(yǎng)哪些技

5、能對(duì)我們的專業(yè) 很重要。通過這次課程設(shè)計(jì)，培養(yǎng)了我們共同合作的能力。但是此次設(shè)計(jì)中參考了其他程序 段實(shí)際思想，顯示出我們?cè)诔绦蛟O(shè)計(jì)方面還有不足之處。在此次實(shí)訓(xùn)的過程中，我了解到了要加強(qiáng)培養(yǎng)動(dòng)手能力，要明白理論與實(shí)踐結(jié)合的重要 性，只有理論知識(shí)也是不夠的，只有把理論知識(shí)和實(shí)踐相結(jié)合，才能真正提高我們的實(shí)際動(dòng) 手能力與獨(dú)立思考的能力 。感謝學(xué)院給我們提供這次實(shí)訓(xùn)的機(jī)會(huì)， 感謝甕老師對(duì)我們的指導(dǎo)， 他是為了教會(huì)我們?nèi)绾芜\(yùn)用所學(xué)的知識(shí)去解決實(shí)際的問題，此外，還得出一個(gè)結(jié)論：知識(shí)必 須通過應(yīng)用才能實(shí)現(xiàn)其價(jià)值！有些東西以為學(xué)會(huì)了，但真正到用的時(shí)候才發(fā)現(xiàn)是兩回事，所 以我認(rèn)為只有到真正會(huì)用的時(shí)候才是真的學(xué)會(huì)

6、了。本次設(shè)計(jì)過程中得到我們老師的悉心指導(dǎo)。甕老師多次詢問設(shè)計(jì)進(jìn)程，并為我們指點(diǎn)迷 津，幫助我們理順設(shè)計(jì)思路，精心點(diǎn)撥。甕老師一絲不茍的作風(fēng)，嚴(yán)謹(jǐn)求實(shí)的態(tài)度，踏踏實(shí) 實(shí)的精神，不僅授我以文，并將積極影響我今后的學(xué)習(xí)和工作。在此誠摯地向甕老師致謝。篇二：南京理工大學(xué) eda 設(shè)計(jì)實(shí)驗(yàn)報(bào)告摘要 通過實(shí)驗(yàn)學(xué)習(xí)和訓(xùn)練，掌握基于計(jì)算機(jī)和信息技術(shù)的電路系統(tǒng)設(shè)計(jì)和仿真方法。要求：1. 熟悉 multisim 軟件的使用， 包括電路圖編輯、 虛擬儀器儀表的使用和掌握常見電路分析 方法。2. 能夠運(yùn)用 multisim 軟件對(duì)模擬電路進(jìn)行設(shè)計(jì)和性能分析， 掌握 eda 設(shè)計(jì)的基本方 法和步驟。 multisim

7、常用分析方法：直流工作點(diǎn)分析、直流掃描分析、交流分析。掌握設(shè)計(jì) 電路參數(shù)的方法。 復(fù)習(xí)鞏固單級(jí)放大電路的工作原理， 掌握靜態(tài)工作點(diǎn)的選擇對(duì)電路的影響。 了解負(fù)反饋對(duì)兩級(jí)放大電路的影響，掌握階梯波的產(chǎn)生原理及產(chǎn)生過程。關(guān)鍵字：電路 仿真 multisim 負(fù)反饋 階梯波 目次實(shí)驗(yàn)一 1實(shí)驗(yàn)二 11實(shí)驗(yàn)三 17實(shí)驗(yàn)一 單級(jí)放大電路的設(shè)計(jì)與仿真一、實(shí)驗(yàn)?zāi)康?. 設(shè)計(jì)一個(gè)分壓偏置的單管電壓放大電路，要求信號(hào)源頻率 5khz( 峰值 10mv) ， 負(fù)載電阻5.1k 3,電壓增益大于 50。2. 調(diào)節(jié)電路靜態(tài)工作點(diǎn) ( 調(diào)節(jié)電位計(jì) )，觀察電路出現(xiàn)飽和失真和截止失真的輸出 信號(hào)波形,并測(cè)試對(duì)應(yīng)的靜態(tài)工作

8、點(diǎn)值。3. 調(diào)節(jié)電路靜態(tài)工作點(diǎn) ( 調(diào)節(jié)電位計(jì) ),使電路輸出信號(hào)不失真,并且幅度盡可能 大。在此狀態(tài)下測(cè)試： 電路靜態(tài)工作點(diǎn)值； 三極管的輸入、輸出特性曲線和 ? 、 rbe 、rce 值； 電路的輸入電阻、輸出電 阻和電壓增益； 電路的頻率響應(yīng)曲線和 fl 、fh 值。二、實(shí)驗(yàn)要求1. 給出單級(jí)放大電路原理圖。2. 給出電路飽和失真、截止失真和不失真且信號(hào)幅度盡可能大時(shí)的輸出信號(hào)波形 圖,并給出三種狀態(tài)下電路靜態(tài)工作點(diǎn)值。3. 給出測(cè)試三極管輸入、輸出特性曲線和 ? 、 rbe 、 rce 值的實(shí)驗(yàn)圖,并給出 測(cè)試結(jié)果。4. 給出正常放大時(shí)測(cè)量輸入電阻、輸出電阻和電壓增益的實(shí)驗(yàn)圖,給出測(cè)試

9、結(jié)果 并和理論計(jì)算值進(jìn)行比較。5. 給出電路的幅頻和相頻特性曲線,并給出電路的 fl 、fh 值。 6. 分析實(shí)驗(yàn)結(jié)果。三、實(shí)驗(yàn)步驟 實(shí)驗(yàn)原理圖：飽和失真時(shí)波形： 此時(shí)靜態(tài)工作點(diǎn)為： 所 以 , i ( bq ) =4.76685uai(cq)=958.06700uau(beq)=0.62676vu(ceq)=0.31402v截止失真時(shí)波形： 此時(shí)靜態(tài)工作點(diǎn)為： 所 以 , i(bq)=2.07543uai(cq)=440.85400uau(beq)=0.60519vu(ceq)=5.54322v最大不失真時(shí)波形：篇三： eda 實(shí)驗(yàn)總結(jié)報(bào)告數(shù)字 eda 實(shí)驗(yàn) 實(shí)驗(yàn)報(bào)告學(xué)院： 計(jì)算機(jī)科學(xué)與工程

10、學(xué)院專業(yè)：通信工程學(xué)號(hào)：0941903207姓名：薛蕾指導(dǎo)老師：錢強(qiáng)實(shí)驗(yàn)一 四選一數(shù)據(jù)選擇器的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、熟悉 quartus ii 軟件的使用。2 、了解數(shù)據(jù)選擇器的工作原理。3、熟悉 eda 開發(fā)的基本流程。二、實(shí)驗(yàn)原理及內(nèi)容實(shí)驗(yàn)原理 數(shù)據(jù)選擇器在實(shí)際中得到了廣泛的應(yīng)用，尤其是在通信中為了利用多路信號(hào)中的一路， 可以采用數(shù)據(jù)選擇器進(jìn)行選擇再對(duì)該路信號(hào)加以利用。 從多路輸入信號(hào)中選擇其中一路進(jìn)行 輸出的電路稱為數(shù)據(jù)選擇器?；颍涸诘刂沸盘?hào)控制下，從多路輸入信息中選擇其中的某一路 信息作為輸出的電路稱為數(shù)據(jù)選擇器。數(shù)據(jù)選擇器又叫多路選擇器，簡(jiǎn)稱mux。 4 選 1 數(shù)據(jù)選擇器：（1）原理

11、框圖：如右圖。d0 、d1、 d2、d3：輸入數(shù)據(jù) a1 、a0 ：地址變量由地址碼決定從4路輸入中選擇哪1路輸出。（2）真值表如下圖：（3）邏輯圖 數(shù)據(jù)選擇器的原理比較簡(jiǎn)單，首先必須設(shè)置一個(gè)選擇標(biāo)志信號(hào)，目的就是為了從多路信 號(hào)中選擇所需要的一路信號(hào)，選擇標(biāo)志信號(hào)的一種狀態(tài)對(duì)應(yīng)著一路信號(hào)。在應(yīng)用中，設(shè)置一 定的選擇標(biāo)志信號(hào)狀態(tài)即可得到相應(yīng)的某一路信號(hào)。這就是數(shù)據(jù)選擇器的實(shí)現(xiàn)原理。三實(shí)驗(yàn)內(nèi)容1 、分別采用原理圖和 vhdl 語言的形式設(shè)計(jì) 4 選 1 數(shù)據(jù)選擇器 2 、對(duì)所涉及的電路進(jìn)行 編譯及正確的仿真。 電路圖：四、實(shí)驗(yàn)程序library ieee;use ieee.std_logic_1

12、164.all;entity mux4 isport（a0, a1, a2, a3 :in std_logic;s :in std_logic_vector （1 downto 0）; y :out std_logic ）; end mux4;architecture archmux of mux4 is beginy <= a0 when s = 00 else - 當(dāng) s=00 時(shí)， y=a0a1 when s = 01 else - 當(dāng) s=01 時(shí)， y=a1 a2 when s = 10 else - 當(dāng) s=10 時(shí)， y=a2a3; - 當(dāng) s 取其它值時(shí)， y=a2 en

13、d archmux;五、運(yùn)行結(jié)果六實(shí)驗(yàn)總結(jié)真值表分析：當(dāng) js=0 時(shí) ， a1,a0 取 00,01,10,11 時(shí) ， 分 別 可 取 d0,d1,d2,d3. 篇四： eda 實(shí)習(xí)報(bào)告中國地質(zhì)大學(xué)（武漢）實(shí)習(xí)名稱 專 業(yè)：班級(jí)序號(hào)：姓 名：指導(dǎo)教師：實(shí)驗(yàn)一 3/8 譯碼器的實(shí)現(xiàn) 一 實(shí)驗(yàn)?zāi)康? . 學(xué)習(xí)quartus ii的基本操作；2 熟悉教學(xué)實(shí)驗(yàn)箱的使用；3 設(shè)計(jì)一個(gè) 3/8 譯碼器；4 初步掌握 vhdl 語言和原理圖的設(shè)計(jì)輸入，編譯，仿真和調(diào)試過程； 二 實(shí)驗(yàn)說明. 本次實(shí)驗(yàn)要求應(yīng)用 vhdl 語言實(shí)現(xiàn)一個(gè) 3/8 譯碼器。 3/8 譯碼器的邏輯功能如下本實(shí)驗(yàn)要求使用 vhdl

14、語言描述 3/8 譯碼器， 并在實(shí)驗(yàn)平臺(tái)上面實(shí)現(xiàn)這個(gè)譯碼器。 描述的時(shí)候要注意vhdl語言的結(jié)構(gòu)和語法，并熟悉quartus i的文本編輯器的使用方法。嘗試使用不同的 vhdl 語言描述語句實(shí)現(xiàn) 3/8 譯碼器， 并查看其 rtl 結(jié)構(gòu)區(qū)別， 理解不同描述方法對(duì)綜 合結(jié)果的影響。將程序下載到實(shí)驗(yàn)箱上分別用按鍵和 led 作為輸入和輸出對(duì)結(jié)果進(jìn)行驗(yàn)證， 進(jìn)一步熟悉所用 eda 實(shí)驗(yàn)箱系統(tǒng)。所用器件 eda 實(shí)驗(yàn)箱、 ep1k10tc100-3 器件。實(shí)驗(yàn)步驟按照教學(xué)課件 quartus ii使用方法，學(xué)習(xí) quartusi 軟件的使用方法：1 .在 windows 界面雙擊 quartus i

15、圖標(biāo)進(jìn)入 quartus i環(huán)境;2 單擊 file 菜單下的 new project wizard: introduction 建一個(gè)工程并把它保存到自己的路徑下面。 ）按照向?qū)Ю锩娴慕榻B新3 .單擊file菜單下的new,選擇vhdl file，后單擊ok，就能創(chuàng)建一個(gè)后綴名為.vhd（*.bdf ）的文本（原理圖）文件。此 vhd 文件名必須與設(shè)計(jì)實(shí)體名相同。另外,如果已經(jīng)有 設(shè)計(jì)文件存在,可以按 file 菜單里面的 open 來選擇你的文件。4. 輸入完成后檢查并保存,編譯。5. 改錯(cuò)并重新編譯；6. 建 立 仿 真 波形 文件 并 進(jìn) 行 仿 真 。 單 擊 file 菜 單下 的

16、 new, 選 擇 vector waveformfile ,單擊 ok ,創(chuàng)建一個(gè)后綴名為 *.vwf 的仿真波形文件, 按照課件上的方法編輯 輸入波形,保存,進(jìn)行仿真,驗(yàn)證仿真結(jié)果是否正確；7. 選擇器件及分配引腳,重新編譯；8. 根據(jù)引腳分配在試驗(yàn)箱上進(jìn)行連線,使用 led 進(jìn)行顯示；9. 程序下載,觀察實(shí)驗(yàn)結(jié)果并記錄；四 實(shí)驗(yàn)要求1 用 vhdl 語言編寫 3/8 譯碼器；2 編寫 3/8 譯碼器模塊的源程序；3 在 quartusii 平臺(tái)上仿真；4 在實(shí)驗(yàn)板上面實(shí)現(xiàn)這個(gè) 3/8 譯碼器。五、vhdl源程序：library ieee;use ieee.std_logic_1164.a

17、ll;entity deco3to8 isport (輸入端 3 個(gè)端口s:in std_logic_vector(2 downto 0);- -輸出端 7 個(gè)端口y:out std_logic_vector(7 downto 0);-end entity;architecture behave of deco3to8 isbeginwith s selecty<=00000001when000,-當(dāng) s2 ， s1 ， s0 是 000 時(shí) ， 第 一 個(gè) led 燈 亮OOOOOOIOwhenOO1,-當(dāng) s2, si , s0 是 001 時(shí)，第二個(gè) led燈亮00000100wh

18、en010,-當(dāng) s2 , si , s0 是 010 時(shí)，第三個(gè) led 燈亮00001000whe n011,-當(dāng) s2, si, s0 是 011時(shí)，第四個(gè)led燈亮 00010000when100,- 當(dāng)s2 , s1 , s0是100時(shí)，第五個(gè)led燈亮 00100000when101,-當(dāng) s2, s1 , s0 是 101 時(shí)，第六個(gè) led燈亮01000000when110,-當(dāng) s2 , s1 , s0 是 110 時(shí)，第七個(gè) led燈亮10000000when111,-當(dāng) s2, s1, s0 是 111時(shí)，第 八個(gè)led 燈亮zzzzzzzzwhe n others;en

19、d behave;仿真波形：通過在實(shí)驗(yàn)板上的操作，可以看到當(dāng)改變s2, s1 , s0的值時(shí)，對(duì)應(yīng)的led燈會(huì)亮。 心得體會(huì)在本次實(shí)驗(yàn)中我學(xué)會(huì)了用 vhdl 語言編寫簡(jiǎn)單的程序， 檢查程序的錯(cuò)誤， 如何仿真程序以 及如何用實(shí)驗(yàn)箱觀察實(shí)驗(yàn)結(jié)果。在本次實(shí)驗(yàn)中我覺得軟件應(yīng)用仿真比較簡(jiǎn)單，只是實(shí)驗(yàn)箱不 好用，找了好幾個(gè)才找到一個(gè)能用的實(shí)驗(yàn)箱，浪費(fèi)了好多時(shí)間。在以后的實(shí)習(xí)中一定要先找 好好用的實(shí)驗(yàn)箱。實(shí)驗(yàn)二 bcd 七段顯示譯碼器實(shí)驗(yàn)一 實(shí)驗(yàn)?zāi)康? 了解和熟悉組合邏輯電路的設(shè)計(jì)方法和特點(diǎn)；2. 掌握 led 顯示器的工作原理；3 設(shè)計(jì)一個(gè) bcd 七段顯示的譯碼器，并在實(shí)驗(yàn)箱上面實(shí)現(xiàn)你的譯碼器。二 實(shí)驗(yàn)

20、說明led 數(shù)碼顯示器是數(shù)字系統(tǒng)實(shí)驗(yàn)里面經(jīng)常使用的一種顯示器件，因?yàn)樗?jīng)常顯 示的是十進(jìn)制或十六進(jìn)制的數(shù)，所以我們就要對(duì)實(shí)驗(yàn)里面所用到的二進(jìn)制數(shù)進(jìn)行譯碼，將它們轉(zhuǎn)換成 十進(jìn)制的或是十六進(jìn)制的數(shù)。 led 數(shù)碼顯示器分為共陰和共陽兩種，本實(shí)驗(yàn)使用的是共陰的 連接，高電平有效。輸入信號(hào)為d0,d1，d2, d3,相應(yīng)的輸出8段為a、b、c、d、e、f、g、dp。它們的關(guān)系表格如下：實(shí)訓(xùn)內(nèi)容*下圖為譯碼器邏輯圖，請(qǐng)按圖進(jìn)行連線。篇五： eda 實(shí)訓(xùn)報(bào)告 課程名稱 ：指導(dǎo)教師 ： 曹老師實(shí)訓(xùn)目的*四：實(shí)訓(xùn)過程*境 *六：實(shí)訓(xùn)總結(jié)*五：實(shí)訓(xùn)環(huán)面就從這幾個(gè)方班級(jí) ： 10電子 1 班姓名：余振日期：8 路

21、彩燈控制器：實(shí)訓(xùn)題目*面進(jìn)行論述：i：實(shí)訓(xùn)項(xiàng)目：8路彩燈控制器的設(shè)計(jì)。ii：實(shí)訓(xùn)內(nèi)容：1 、彩燈明暗變換節(jié)拍為 0.25s 和 0.5s ，兩種節(jié)拍交替運(yùn)行。 2 、演示花型 3 種：（1）從左向右順次序亮，全亮后逆次序漸滅；（2）從中間到兩邊對(duì)稱地漸亮，全亮后仍由中間向兩邊滅；（3）8 路燈分兩半，從左向右順次漸亮，全亮后則全滅。iii：實(shí)訓(xùn)目的：1 、熟練掌握模擬電路、數(shù)字邏輯電路的設(shè)計(jì)、分析、仿真及調(diào)試的方法。2 、掌握使用 eda （電子設(shè)計(jì)自動(dòng)化）工具設(shè)計(jì)模擬電路、數(shù)字電路的方法，了解系統(tǒng)設(shè) 計(jì)的全過程。3 、熟練掌握 multisim 2001 軟件的基本操作及繪制原理圖和進(jìn)行電路仿真的一般方法4 、通過對(duì)系統(tǒng)電路設(shè)計(jì)與制作， 進(jìn)一步鞏固所學(xué)的理論知識(shí)， 提高分析問題和解決問題 的能力。5 、通過此次實(shí)訓(xùn)， 引導(dǎo)學(xué)生提高和培養(yǎng)自身創(chuàng)新能力， 為后續(xù)課程的學(xué)習(xí)， 畢業(yè)設(shè)計(jì)制 作以及畢業(yè)后的工作打下堅(jiān)實(shí)的基礎(chǔ)。iv：實(shí)訓(xùn)過程1 設(shè)計(jì)方案： 總體方案設(shè)計(jì)如上圖，其中振蕩器產(chǎn)生一個(gè)時(shí)鐘信號(hào)，然后控制器由這個(gè)時(shí)鐘信號(hào)觸發(fā) 而產(chǎn)生已如“ 10000000”等的序列信號(hào)，信號(hào)通過二級(jí)管就可以控制燈的亮暗了。序列信號(hào) 規(guī)律的不同便會(huì)產(chǎn)生不同的花型。彩燈控制器是以高低電平來控制彩燈的亮與滅。如