EDA技術(shù)及其應(yīng)用(一).doc

1、EDA技術(shù)及其應(yīng)用 (一)摘要：在簡要介紹了 EDA技術(shù)特點的基礎(chǔ) L，用 EDA技術(shù)作為開發(fā)手段，實現(xiàn)一個數(shù)字系統(tǒng)的設(shè)計。系統(tǒng)采用了頂層圖形設(shè)計思想，基于硬件描述語言 AI 扔 L，以可編程器件為核心， 具有體積小、可靠性高、靈活性強等特點。并比較了 EnA 技術(shù)與傳統(tǒng)電子設(shè)計方法的差異，總結(jié)出別 rA 技術(shù)的優(yōu)勢。關(guān)鍵詞： EDA數(shù)字系統(tǒng) CPLDVHDL電子設(shè)計的必由之路是數(shù)字化，這已成為共識。在數(shù)字化的道路上，我國的電子技術(shù)經(jīng)歷了一系列重大的變革。從應(yīng)用小規(guī)模集成電路構(gòu)成電路系統(tǒng)， 到廣泛地應(yīng)用微控制器或單片機 (MCU)，在電子系統(tǒng)設(shè)計上發(fā)生了具有里程碑意義的飛躍。電子產(chǎn)品正在以前所

2、未有的速度進(jìn)行著革新，主要表現(xiàn)在大規(guī)?？删幊踢壿嬈骷膹V泛應(yīng)用。特別在當(dāng)前，半導(dǎo)體工藝水平已經(jīng)達(dá)到深亞微米，芯片的集成高達(dá)到干兆位，時鐘頻率也在向干兆赫茲以上發(fā)展，數(shù)據(jù)傳輸位數(shù)達(dá)到每秒幾十億次，未來集成電路技術(shù)的發(fā)展趨勢將是SOC(System0haCh5p)片上系統(tǒng)。從而實現(xiàn)可編程片上系統(tǒng)芯片CPU(復(fù)雜可編程邏輯器件 )和 5PGA(現(xiàn)場可編程門陣列 )必將成為今后電子系統(tǒng)設(shè)計的一個發(fā)展方向。所以電子設(shè)計技術(shù)發(fā)展到今天， 又將面臨另一次更大意義的突破，5PGA在 EDA(電子設(shè)計自動化 )基礎(chǔ)上的廣泛應(yīng)用。EDA 技術(shù)的概念 :EDA 是電子設(shè)計自動化 (E1echonicsDes5pAM

3、toM60n)的縮寫。由于它是一門剛剛發(fā)展起來的新技術(shù)，涉及面廣，內(nèi)容豐富，理解各異，所以目前尚無一個確切的定義。但從 EDA技術(shù)的幾個主要方面的內(nèi)容來看，可以理解為： EDA 技術(shù)是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計算機、大規(guī)模可編程邏輯器件的開發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具，通過有關(guān)的開發(fā)軟件，自動完成用軟件的方式設(shè)計電子系統(tǒng)到硬件系統(tǒng)的一門新技術(shù)。可以實現(xiàn)邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化，邏輯布局布線、邏輯仿真。完成對于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒?EDA 技術(shù)是伴隨著計

4、算機、集成電路、電子系統(tǒng)的設(shè)計發(fā)展起來的，至今已有 30 多年的歷程。大致可以分為三個發(fā)展階段。 20 世紀(jì) 70 年代的 CAD(計算機輔助設(shè)計 )階段：這一階段的主要特征是利用計算機輔助進(jìn)行電路原理圖編輯， PCB布同布線，使得設(shè)計師從傳統(tǒng)高度重復(fù)繁雜的繪圖勞動中解脫出來。 20 世紀(jì) 80 年代的 QtE(計算機輔助工程設(shè)計 )階段：這一階段的主要特征是以邏輯摸擬、定時分析、故障仿真、自動布局布線為核心， 重點解決電路設(shè)計的功能檢測等問題，使設(shè)計而能在產(chǎn)品制作之前預(yù)知產(chǎn)品的功能與性能。 20 吐紀(jì)如年代是EDA(電子設(shè)計自動化 )階段：這一階段的主要特征是以高級描述語言，系統(tǒng)級仿真和綜合

5、技術(shù)為特點，采用 “自頂向下 ”的設(shè)計理念， 將設(shè)計前期的許多高層次設(shè)計由EDA工具來完成。EDA是電子技術(shù)設(shè)計自動化，也就是能夠幫助人們設(shè)計電子電路或系統(tǒng)的軟件工具。該工具可以在電子產(chǎn)品的各個設(shè)計階段發(fā)揮作用，使設(shè)計更復(fù)雜的電路和系統(tǒng)成為可能。在原理圖設(shè)計階段，可以使用EDA 中的仿真工具論證設(shè)計的正確性；在芯片設(shè)計階段，可以使用EDA中的芯片設(shè)計工具設(shè)計制作芯片的版圖：在電路板設(shè)計階段，可以使用EDA中電路板設(shè)計工具設(shè)計多層電路板。特別是支持硬件描述語言的EDA工具的出現(xiàn)，使復(fù)雜數(shù)字系統(tǒng)設(shè)計自動化成為可能，只要用硬件描述語言將數(shù)字系統(tǒng)的行為描述正確，就可以進(jìn)行該數(shù)字系統(tǒng)的芯片設(shè)計與制造。有

6、專家認(rèn)為，21 世紀(jì)將是四 A 技術(shù)的高速發(fā)展期， EDA技術(shù)將是對 21 世紀(jì)產(chǎn)生重大影響的十大技術(shù)之一。EDA 技術(shù)的基本特征 :EDA 代表了當(dāng)今電子設(shè)計技術(shù)的最新發(fā)展方向，利用 EDA工具，電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，大量工作可以通過計算機完成， 并可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出 IC版圖或 PCB版圖的整個過程在汁算機上自動處理完成。設(shè)計者采用的設(shè)計方法是一種高層次的 ”自頂向下 ”的全新設(shè)計方法，這種設(shè)汁方法首先從系統(tǒng)設(shè)計人手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計。在方框圖一級進(jìn)行仿真、糾錯并用硬件描述語言對高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)一級進(jìn)

7、行駛證。然后，用綜合優(yōu)化工具生成具體門電路的網(wǎng)絡(luò)表，其對應(yīng)的物理實現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐?(ASIC)。設(shè)計者的工作僅限于利用軟件的方式，即利用硬件描述語言和 EDA軟件來完成對系統(tǒng)硬件功能的實現(xiàn)。由于設(shè)計的主要仿真和調(diào)試過程是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計上的錯誤，避免設(shè)計工作的浪費，又減少了邏輯功能仿真的工作量，提高了設(shè)計的一次性成功率。由于現(xiàn)代電子產(chǎn)品的復(fù)雜度和集成度的日益提高，一般分離的中小規(guī)模集成電路組合已不能滿足要求，電路設(shè)計逐步地從中小規(guī)模芯片轉(zhuǎn)為大規(guī)模、超大規(guī)模芯片，具有高速度、高集成度、低功耗的可編程朋IC 器件已蓬勃發(fā)展起來。在EDA技術(shù)中所用的大

8、規(guī)模、超大規(guī)模芯片被稱為可編程 ASIC芯片，這些可編程邏輯器件自 70 年代以來，經(jīng)歷了 CPm、 IzPGA、CPLD、FPGA幾個發(fā)展階段，其中 CPm(復(fù)雜可編程邏輯器件 )IzPGA(現(xiàn)場可編程邏輯器件 )肩高密度可編程邏輯器件，目前集成度已高達(dá) 200 萬門片以上，它將掩模 ASIC集成度高的優(yōu)點和可編程邏輯器件設(shè)計生產(chǎn)方便的特點結(jié)合在一起，特別適合于樣品研制或小批量產(chǎn)品開發(fā)，使產(chǎn)品能以最快的速度上市，而當(dāng)市場擴大時，它可以很容易地轉(zhuǎn)由掩模ASIC實現(xiàn)，因此開發(fā)風(fēng)險也大為降低?？梢哉fCPLE)FPGA 器件，已成為現(xiàn)代高層次電子設(shè)計方法的實現(xiàn)裁體。硬件描述語言(HDL)是 EDA技

9、術(shù)的重要組成部分，是EDA設(shè)計開發(fā)中的很重要的軟件工具，VHDL即：超高速集成電路硬件描述語言，仍量凡是作為電子設(shè)計主流硬件的描述語言。它具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡化了硬件設(shè)計任務(wù)，提高了設(shè)計較串和可靠性，用V 佃 L 進(jìn)行電子系統(tǒng)設(shè)計的一個很大的優(yōu)點是設(shè)計者可以專心致力于其功能的實現(xiàn)，而不需要對不影響功能的與工藝有關(guān)的因素花費過多的時間和精力。例如一個32 位的加法器，利用圖形輸入軟件需要輸入500 至 1 刪個門，而利用VHDL語言只需要書寫一行 “AB 十 C”即可。使用硬件描述語言(HDL)可以用模擬仿真的方式完成以前必須設(shè)計和制作好

10、的樣機上才能進(jìn)行的電子電路特性的說明和調(diào)試。能在系統(tǒng)行為級就發(fā)現(xiàn)可能出現(xiàn)的錯誤、問題，并加以多次反復(fù)修改論證，避免了物理級器件的損傷和多次制作，節(jié)約了時間和開發(fā)成本，縮短了電子系統(tǒng)開發(fā)的周期。將EDA技術(shù)與傳統(tǒng)電子設(shè)計方法進(jìn)行比較可以看出，傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計只能在電路板上進(jìn)行設(shè)計，是一種搭積木式的方式，使復(fù)雜電路的設(shè)計、調(diào)試十分困難；如果某一過程存在錯誤查找和修改十分不便；對于集成電路設(shè)計而言，設(shè)計實現(xiàn)過程與具體生產(chǎn)工藝直接相關(guān)，因此可移植性差；只有在設(shè)計出樣機或生產(chǎn)出芯片后才能進(jìn)行實泅，因而開發(fā)產(chǎn)品的周期長。而電子 EDA 技術(shù)則有很大不同， 采用可編程器件， 通過設(shè)計芯片來實現(xiàn)系統(tǒng)功能。采

11、用硬件描述語言作為設(shè)計輸入和庫 (LibraIy)的引入，由設(shè)計者定義器件的內(nèi)部邏輯和管腳，將原來由電路板設(shè)計完成的大部分工作故在芯片的設(shè)計中進(jìn)行。由于管腳定義的靈活性，大大減輕了電路圖設(shè)計和電路板設(shè)計的工作量和難度，有效增強了設(shè)計的靈活性，提高了工作效率。并且可減少芯片的數(shù)量，縮小系統(tǒng)體積，降低能源消耗，提高了系統(tǒng)的性能和可靠性。能全方位地利用計算機自動設(shè)計、仿真和調(diào)試。硬件描述語言 :硬件描述語言 (HDL)是一種用于進(jìn)行電子系統(tǒng)硬件設(shè)計的計算機高級語言，它采用軟件的設(shè)計方法來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式。硬件描述語言可以在三個層次上進(jìn)行電路描述，其層次由高到低分為行為級、

12、R，幾級和門電路級。常用硬件描述語言有 WDL、Velllq 和 AHDL語言。 WDL 語言是一種高級描述語言，適用于行為級和 R，幾級的描述； Vedlq 語言和 ABEL語言屬于一種較低級的描述語言，適用于 R，幾級和門電路級的描述。現(xiàn)在 WDL 和 Velllq 作為工業(yè)標(biāo)準(zhǔn)硬件描述語言，已得到眾多 EDA公司的支持，在電子工程領(lǐng)域，它們已成為事實上的通用硬件描述語言，承擔(dān)幾乎全部的數(shù)字系統(tǒng)的設(shè)計任務(wù)。應(yīng)用 Vf 進(jìn)行電子系統(tǒng)設(shè)計有以下優(yōu)點： (1)與其他硬件描述語言相比， WDL 具有更強的行為描述能力，強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。 (2)VHDL具有豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能檢查設(shè)計系統(tǒng)的功能可行性，并可以隨時對系統(tǒng)進(jìn)行仿真。 (3)Vf 語句的行為描述能力和程序結(jié)構(gòu)，決定了它具有支持大規(guī)模設(shè)計的分解和對已有設(shè)計的再利用功能。 (4)用 Vf 完成的設(shè)計，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并可根據(jù)不同的目標(biāo)芯片自動把 Vf