特征阻抗的計(jì)算與控制22頁

1、1 目錄目錄 摘要.2 前言.4 第一章 特征阻抗的基本概念.5 1.1 特征阻抗的定義.5 1.2 特征阻抗定義的解析.5 1.3 特征阻抗的意義.5 第二章 特征阻抗的計(jì)算與控制.6 2.1 阻抗控制的定義.6 2.2 影響 PCB 跡線阻抗的因素.6 2.3 PCB 傳輸線的主要形式.7 2.4 特征阻抗的計(jì)算.8 2.5 常用的幾種計(jì)算模塊.11 第三章 研究總結(jié).14 3.1 差分線阻抗的控制.14 3.2 PCB 設(shè)計(jì)前的準(zhǔn)備工作.14 3.3 關(guān)于介電常數(shù) ER的問題.14 第四章 PCB 的疊層設(shè)計(jì)和制作工藝流程（擴(kuò)展）.16 4.1 PCB 的疊層設(shè)計(jì).16 4.2 PCB

2、制作工藝流程.17 4.3 重要流程的詳解.18 致謝.20 參考文獻(xiàn).21 附錄.22 2 摘要摘要：本文首先介紹了特征阻抗的基本概念和意義；其次闡述了影響特征阻抗的主要 因素；接著介紹了如何進(jìn)行特征阻抗的計(jì)算與控制；最后是對此研究的經(jīng)驗(yàn)總結(jié)。 關(guān)鍵詞：關(guān)鍵詞：特征阻抗、概念、計(jì)算、總結(jié) 3 Abstract:：This paper first introduces the basic concepts and the significance of characteristic impedance; secondly describes the effects of main factor

3、s of characteristic impedance; then introduced how to characteristic impedance calculation and control; the last is the summary of experiences in this study. Key words: characteristic impedance, concept, calculation, summary 4 前言前言 隨著 PCB 信號切換速度不斷加快，當(dāng)今的 PCB 設(shè)計(jì)者需要理解和控制 PCB 跡線的阻抗。相應(yīng)于現(xiàn)代數(shù)字電路較短的信號傳輸時間和較高

4、的時鐘速率，PCB 跡線 不再是簡單的連接，而是傳輸線。 在實(shí)際情況中，需要在數(shù)字邊際速度高于 1ns 或模擬頻率超過 300Mhz 時控制跡 線阻抗。PCB 跡線的關(guān)鍵參數(shù)之一是其特性阻抗（即波沿信號傳輸線路傳送時電壓與 電流的比值）。印制電路板上導(dǎo)線的特性阻抗是電路板設(shè)計(jì)的一個重要指標(biāo)，特別是 在高頻電路的 PCB 設(shè)計(jì)中，必須考慮導(dǎo)線的特性阻抗和器件或信號所要求的特性阻抗 是否一致，是否匹配。因?yàn)樘卣髯杩乖趥鬏斨惺欠癖３忠恢聦⒂绊懙叫盘柕耐暾詮?而導(dǎo)致信號的失真，由此可見對信號的特征阻抗控制已變得極為重要。 5 第一章第一章 特征阻抗的基本概念特征阻抗的基本概念 1.1 特征阻抗的定義

5、特征阻抗的定義 特征阻抗，又稱為特性阻抗，它是在甚高頻、超高頻范圍的概念1。那什么是特 征阻抗呢？在信號的傳輸過程中，在信號沿到達(dá)的地方，信號線和參考平面（參考平 面指的是電源平面或者是地平面）之間由于電場的建立，就會產(chǎn)生一個瞬間的電流， 如果傳輸線是各向同性的，那么只要信號在傳輸，就會始終存在一個電流 I，而如果信 號的輸出電平為 V，則在信號傳輸過程中傳輸線就會等效成一個電阻，大小為 V/I，我 們把這個等效的電阻稱為傳輸線的特征阻抗（Characteristic Impedance）Z. 1.2 特征阻抗定義的解析特征阻抗定義的解析 首先，必須明白特征阻抗跟線的阻抗的區(qū)別，特征阻抗屬于傳

6、輸線的概念，指的 是傳輸線上點(diǎn)的阻抗，而線的阻抗（一般稱為電阻）是對與直流而言的；其次傳輸線 又分為微帶線和帶狀線，微帶線是指只有一個參考平面的傳輸線，帶狀線是指有兩個 參考平面的傳輸線；最后特征阻抗是對交流信號而言，對直流信號來說傳輸線的電阻 并不是 Z，而是遠(yuǎn)遠(yuǎn)小于這個值（也就是所說的直流電阻） 。 1.3 特征阻抗的意義特征阻抗的意義 信號在傳輸?shù)倪^程中，如果傳輸線上的特征阻抗發(fā)生變化，信號就會在阻抗不連 續(xù)的結(jié)點(diǎn)上產(chǎn)生反射，后果就是 EMI（電磁干擾）有問題，信號不完整。 6 第二章第二章 特征阻抗的計(jì)算與控制特征阻抗的計(jì)算與控制 2.1 阻抗控制的定義阻抗控制的定義 阻抗控制(eIm

7、pedance Controling)，線路板中的導(dǎo)體中會有各種信號的傳遞，為提 高其傳輸速率而必須提高其頻率，線路本身若因蝕刻、疊層厚度、導(dǎo)線寬度等不同因 素的變化，將會造成阻抗值的變化，使其信號失真。故在高速線路板上的導(dǎo)體，其阻 抗值應(yīng)控制在某一范圍之內(nèi)，稱為“阻抗控制”。 2.2 影響影響 PCB 跡線阻抗的因素跡線阻抗的因素 PCB 跡線的阻抗將由其感應(yīng)和電容性電感、電阻和電導(dǎo)系數(shù)確定。影響 PCB 走 線的阻抗的因素主要有: 銅線的寬度、銅線的厚度、介質(zhì)的介電常數(shù)、介質(zhì)的厚度、焊 盤的厚度、地線的路徑、走線周邊的走線等，如圖 2.1 所示。PCB 阻抗的范圍是 25 至 120 歐姆

8、。 圖 2.1 H1:介質(zhì)厚度(PP片或者板材,不包括銅厚) Er1:PP片的介電常數(shù) W1:阻抗線下線寬 W2:阻抗線上線寬(W2=W1-1MIL) S1:阻抗線間距 G1:地線下線寬 G2:地線上線寬 D1:阻抗線到地的距離 T1:成品銅厚 C1:基材的綠油厚度 C2:銅皮或走線上的綠油厚度 C3:基材上面的綠油厚度 Cer:綠油的介電常數(shù) 在實(shí)際情況下，PCB 傳輸線路通常由一個導(dǎo)線跡線、一個或多個參考層和絕緣材 質(zhì)組成。跡線和板層構(gòu)成了控制阻抗。PCB 將常常采用多層結(jié)構(gòu)，并且控制阻抗也可 7 以采用各種方式來構(gòu)建2。但是，無論使用什么方式，阻抗值都將由其物理結(jié)構(gòu)和絕 緣材料的電子特性

9、決定： 信號跡線的寬度和厚度 跡線兩側(cè)的內(nèi)核或預(yù)填材質(zhì)的高度 跡線和板層的配置 內(nèi)核和預(yù)填材質(zhì)的絕緣常數(shù) 2.3 PCB 傳輸線的主要形式傳輸線的主要形式 PCB 傳輸線主要有兩種形式：微帶線（Microstrip）與帶狀線（Stripline）。 微帶線（Microstrip）： 微帶線是一根帶狀導(dǎo)線，指只有一邊存在參考平面的傳輸線，頂部和側(cè)邊都曝置于 空氣中（也可上敷涂覆層），位于絕緣常數(shù) Er 線路板的表面之上，以電源或接地層 為參考。如 2.2 圖所示： 圖 2.2 注意：在實(shí)際的 PCB 制造中，板廠通常會在 PCB 板的表面涂覆一層綠油，因此在實(shí)際 的阻抗計(jì)算中，通常對于表面微帶線

10、采用圖 2.3 所示的模型進(jìn)行計(jì)算： 圖 2.3 帶狀線（Stripline）： 8 帶狀線是置于兩個參考平面之間的帶狀導(dǎo)線，如圖 2.4 所示，H1 和 H2 代表的電介質(zhì) 的介電常數(shù)可以不同。 圖 2.4 上述兩個例子只是微帶線和帶狀線的一個典型示范，具體的微帶線和帶狀線有很多 種，如覆膜微帶線等，都是跟具體的 PCB 的疊層結(jié)構(gòu)相關(guān)。 2.4 特征阻抗的計(jì)算特征阻抗的計(jì)算 用于計(jì)算特特征阻抗的等式需要復(fù)雜的數(shù)學(xué)計(jì)算，因此使用專門的阻抗計(jì)算軟件 SI9000，我們所需做的就是控制特性阻抗的參數(shù)： 絕緣層的介電常數(shù) Er、走線寬度 W1、W2（梯形） 、走線厚度 T 和絕緣層厚度 H。 對于

11、 W1、W2 的說明： 圖 2.5 ABase copper thk For inner layerFor outer layer H OZ0.5MIL0.8MIL 1 OZ1.0MIL1.2MIL 2 OZ1.5MIL1.6MIL 表 2.1 此處的 W=W1，W1=W2. 規(guī)則：W1=W-A 9 W-設(shè)計(jì)線寬 AEtch loss (見表 2.1)（通常情況下取 1mil 就可以了） 走線上下寬度不一致的原因是：PCB 板制造過程中是從上到下而腐蝕，因此腐蝕出來 的線呈梯形。 走線厚度 T 與該層的銅厚有對應(yīng)關(guān)系，具體如下： 銅厚 COPPER THICKNESS Base copper

12、thk For inner layer For outer layer H OZ 0.6mil 1.8mil 1 OZ 1.2MIL 2.5MIL 2 OZ 2.4MIL 3.6MIL （一般信號層的成品銅厚：外層 1OZ=1.4mil，而內(nèi)層考慮蝕刻的因素，我們通常認(rèn)為 內(nèi)層 1OZ=1.2mil，而 0.5OZ=0.6mil。 ） 綠油厚度： 因綠油厚度對阻抗影響較小，故假定為定值 1mil。 我們可以通過控制這幾個參數(shù)來達(dá)到阻抗控制的目的，下面以我們公司常用的底 板 PCB 為例說明阻抗控制的步驟和 SI9000 的使用： 如下圖 2.6 是四層板的層疊結(jié)構(gòu)： 圖 2.6 從制板廠提供的

13、板材數(shù)據(jù)可以得到如下計(jì)算參數(shù)： 板材 FR-4， 板厚 1.6mm+/-10%， 銅厚 1 OZ（1.4mil） 半固化片(PP) 2116(4.0- 5.0mil)，介電常數(shù) 4.2 阻焊油厚度 0.60.2mil，介電常數(shù) 3.5+/-0.3 我們以 USB 信號為例進(jìn)行計(jì)算，USB 信號線的特性差分阻抗為 90+/-10% ohm . 對于計(jì)算精度的說明: 1、對于單端阻抗控制，計(jì)算值等于客戶要求值； 2、對于其他特性阻抗控制： 對于其它所有的阻抗設(shè)計(jì)(包括差別和特性阻抗) 計(jì)算值與名義值差別應(yīng)小于阻抗范圍的 10%： 例如：客戶要求：60+/-10%ohm 10 阻抗范圍=上限 66-

14、下限 54=12ohms 阻抗范圍的 10%=12X10%=1.2ohms 圖 2.7 如圖 2.7 所示，計(jì)算值必須在黑框范圍內(nèi) 58.8-61.2ohm。其余情況類推。 所以 USB 信號線的計(jì)算值須在 88.2-91.8ohm 之間，而 USB 信號線是以差分包地 的方式走線的，且與中間一層做為參考面，所以選用如圖 2.8 包地差分的模塊來進(jìn)行計(jì) 算： 圖 2.8 H1:介質(zhì)厚度(PP片或者板材,不包括銅厚) Er1:PP片的介電常數(shù) W1:阻抗線下線寬 W2:阻抗線上線寬(W2=W1-1MIL) S1:阻抗線間距 D1:阻抗線到地的距離 G1:地線下線寬 G2:地線上線寬 11 T1:

15、成品銅厚 C1:基材的綠油厚度 C2:銅皮或走線上的綠油厚度 C3:基材上面的綠油厚度 Cer:綠油的介電常數(shù) Zo:信號線的特征阻抗值 利用所知的數(shù)據(jù)可以計(jì)算出如上圖 USB 信號走線的數(shù)據(jù)：線寬、間距 6/6/6mil 差分信號與屏蔽地線距離 18mil(符合 3W 準(zhǔn)則)。 同理，雙面板與四層板都是用微帶線傳輸方式計(jì)算的。對于六層及六層板以上的 內(nèi)層則采用帶狀線傳輸方式計(jì)算。 2.52.5 常用的幾種計(jì)算模塊常用的幾種計(jì)算模塊 下面介紹幾種常用到的計(jì)算模塊： 模塊一： 模塊一用在雙面板和四層板中計(jì)算傳輸線的單端阻抗 12 模塊二 模塊二用在雙面板和四層板中計(jì)算傳輸線的差分阻抗 模塊三 模

16、塊三用在雙面板和四層板中計(jì)算單端包地的傳輸線阻抗 13 模塊四 模塊四用在雙面板和四層板中計(jì)算差分包地的傳輸線阻抗 模塊五 模塊五用在六層及六層板以上的內(nèi)層傳輸線的單端阻抗，同理其他的多層板內(nèi)層都是 用帶狀線模塊來計(jì)算的。 14 第三章第三章 研究總結(jié)研究總結(jié) 3.13.1 差分線阻抗的控制差分線阻抗的控制 當(dāng)差分走線在中間信號層走線時，差分阻抗的控制比較困難，因?yàn)榫炔粔?，就?說改變介質(zhì)層厚度對差分阻抗的影響不大，只有改變走線的間距才對差分阻抗影響較 大。但是當(dāng)走線在頂層或底層時，差分阻抗就比較好控制，很容易達(dá)到設(shè)計(jì)要求，通 過實(shí)際計(jì)算發(fā)現(xiàn)，重要的信號線最好走表層，容易進(jìn)行阻抗控制，尤其是

17、時鐘信號差 分對3。 3.2 PCB 設(shè)計(jì)前的準(zhǔn)備工作設(shè)計(jì)前的準(zhǔn)備工作 在 PCB 設(shè)計(jì)之前，首先必須通過阻抗計(jì)算，把 PCB 的疊層參數(shù)確定，如各層的銅 厚，介質(zhì)層的厚度等等，還有差分走線的寬度和間距都需要事先計(jì)算得出，這些就是 PCB 的前端仿真，保證重要的信號線的阻抗控制滿足設(shè)計(jì)要求。 3.3 關(guān)于介電常數(shù)關(guān)于介電常數(shù) Er 的問題的問題 1、以我們使用最多的 FR-4 介質(zhì)的材料板為例：實(shí)際多層板是芯板和壓合樹脂層堆疊 而成，其芯板本身也是由半固化片組合而成。常用的三種半固化片技術(shù)指標(biāo)如表 3.1 所示。 半固化片編號Er(f=1GHZ)h(mm) 10803.60.075 21164

18、.20.105 76284.50.175 表 3.1 半固化片組合的介電常數(shù)不是簡單的算術(shù)平均，甚至在構(gòu)成微帶線和帶狀線時的 Er 值也有所不同。另一方面，F(xiàn)R-4 的 Er 也隨信號頻率的變化有一定改變，不過在 1GHz 以下一般認(rèn)為 FR-4 材料的 Er 值約 4.2。通常計(jì)算時采用 4.2。 當(dāng)我們計(jì)算層疊結(jié)構(gòu)時候通常需要把幾張 PP 疊在一起,例如:2116+106,其厚度為 0.15MM,即 6MIL;1080*2+7628,其厚度為 0.31MM,即 12.2MIL 等.但需注意以下幾點(diǎn):1, 一般不允許 4 張或 4 張以上 PP 疊放在一起,因?yàn)閴汉蠒r容易產(chǎn)生滑板現(xiàn)象.2,7

19、628 的 PP 一般不允許放在外層,因?yàn)?7628 表面比較粗糙,會影響板子的外觀.3,另外 3 張 1080 也不允許放在外層,因?yàn)閴汉蠒r也容易產(chǎn)生滑板現(xiàn)象. 2、在實(shí)際的阻抗控制中，一般采用介質(zhì)為 FR-4，其 Er 約 4.2，線條厚度 t 對阻抗影響 較小，實(shí)際主要可以調(diào)整的是 H 和 W，W(設(shè)計(jì)線寬)一般情況下是由設(shè)計(jì)人員決定的， 但在設(shè)計(jì)時應(yīng)充分考慮線寬對阻抗的配合性和實(shí)際加工精度。當(dāng)然，采用較小的 W 值 后線條厚度 t 的影響就不容忽視了。H(介質(zhì)層厚度)對阻抗控制的影響最大，實(shí)際 H 有 兩類情況：一種是芯板，材料供應(yīng)商所提供的板材中 H 的厚度也是由以上三種半固化 片組

20、合而成，但其在組合的過程中必然會考慮三種材料的特性，而絕非無條件的任意 15 組合，因此板材的厚度就有了一定的規(guī)定，形成了一個相應(yīng)的清單，同時 H 也有了 一 定的限制。如 0.17mm 1/1 的芯板為 2116 1，0.4mm 1/1 的芯板為 10802+76281 等。 另一種 是多層板中壓合部分的厚度：其方法基本上與前相同但需注意銅層的損失。如內(nèi)電層 間用半固化片進(jìn)行填充，因在制作內(nèi)層的過程中銅箔被蝕刻掉的部分很少，則半固化 片中樹脂對該區(qū)的填充亦很少，則半固化片的厚度損失可忽略。反之，如信號層之間 用半固化片進(jìn)行填充，由于銅箔被蝕刻掉的部分較多，則半固化片的厚度損失會很大 且難以估

21、計(jì)。因此，有人建議在內(nèi)層的信號層要求鋪銅以減少厚度損失。 3、特征阻抗與傳輸線的寬度是成反比的,寬度越寬，阻抗越低,反之則阻抗更高。 16 第四章第四章 PCBPCB 的疊層設(shè)計(jì)和制作工藝流程（擴(kuò)展）的疊層設(shè)計(jì)和制作工藝流程（擴(kuò)展） 4.14.1 PCBPCB 的疊層設(shè)計(jì)的疊層設(shè)計(jì) 1、在有些板的設(shè)計(jì)要求中對板層厚度有限制時，此時要達(dá)到比較好的阻抗控制，采用 好的疊層設(shè)計(jì)非常關(guān)鍵。從實(shí)際的計(jì)算中可以得出以下結(jié)論： a. 每個信號層都要有參考平面相鄰, 能保證其阻抗和信號質(zhì)量; b. 每個電源層都要有完整的地平面相鄰, 使得電源的性能得以較好的保證; 2、PADS LAYOUT 中層定義選項(xiàng)卡各

22、個參數(shù)的解釋說明： 圖 4.1 如圖 4.1 所示，coating 表示涂覆層，如果沒有涂覆層，就在 thickness 中填 0,dielectric（介電常數(shù)）填 1（空氣）。 substrate 表示基板層，即電介質(zhì)層，一般采用 FR-4，厚度是通過阻抗計(jì)算軟件計(jì)算 得到，介電常數(shù)為 4.2（頻率小于 1GHz 時）。 點(diǎn)擊 Weight(oz)項(xiàng)，可以設(shè)定鋪銅的銅厚，銅厚決定了走線的厚度。 3、絕緣層的 Prepreg/Core 的概念： PP（prepreg）是種介質(zhì)材料，由玻璃纖維和環(huán)氧樹脂組成，core 其實(shí)也是 PP 類型介 質(zhì)，只不過他的兩面都覆有銅箔，而 PP 沒有，制作多

23、層板時，通常將 CORE 和 PP 配合使用，CORE 與 CORE 之間用 PP 粘合。 4、PCB 疊層設(shè)計(jì)中的注意事項(xiàng)： （1）、翹曲問題 PCB 的疊層設(shè)計(jì)要保持對稱，即各層的介質(zhì)層厚、鋪銅厚度上下對稱，拿六層板來 說，就是 TOP-GND 與 BOTTOM-POWER 的介質(zhì)厚度和銅厚一致，GND-L2 與 L3- POWER 的介質(zhì)厚度和銅厚一致。這樣在層壓的時候不會出現(xiàn)翹曲。 17 （2）、信號層應(yīng)該和鄰近的參考平面緊密耦合（即信號層和鄰近敷銅層之間的介質(zhì)厚 度要很小）；電源敷銅和地敷銅應(yīng)該緊密耦合。 （3）、在很高速的情況下，可以加入多余的地層來隔離信號層，但建議不要多家電源

24、層來隔離，這樣可能造成不必要的噪聲干擾。 （4）、典型的疊層設(shè)計(jì)層分布如表 4.1 所示： 層數(shù)123456789101112 4SGNDPWRS 4GNDSSPWR 6SSGNDPWRSS 6SGNDSSPWRS 6SPWRGNDSGNDS 8SGNDSGNDPWRSGNDS 8SSGNDSSPWRSS 10SGNDSSGNDPWRSSGNDS 10SSPWRGNDSSGNDPWRSS 12SGNDSSPWRSSPWRSSGNDS 12SGNDSPWRSPWRSGNDSSPWRS 常用多層 PCB 疊層設(shè)計(jì)配置 表 4.1 4.24.2 PCBPCB 制作工藝流程制作工藝流程 1、單面板工藝

25、流程 開料鉆孔印線路全板鍍金蝕刻檢驗(yàn)印阻焊噴錫印字符成形 成品檢查過松香包裝 2、雙面板噴錫板工藝流程 開料鉆孔沉銅加厚圖形轉(zhuǎn)移電銅電錫蝕刻退錫檢驗(yàn)印阻焊印字 符噴錫成形測試成品檢查包裝 3、雙面板鍍鎳金工藝流程 開料鉆孔沉銅加厚圖形轉(zhuǎn)移鍍鎳、金去膜蝕刻二次鉆孔檢驗(yàn)絲印 阻焊絲印字符成形測試檢驗(yàn) 4、多層板噴錫板工藝流程 開料鉆定位孔內(nèi)層圖形內(nèi)層蝕刻檢驗(yàn)黑化層壓鉆孔沉銅加厚 圖形轉(zhuǎn)移(外層)鍍錫、蝕刻退錫二次鉆孔檢驗(yàn)印阻焊印字符噴錫成形 測試成品檢查包裝 5、多層板鍍鎳金工藝流程 開料鉆定位孔內(nèi)層圖形內(nèi)層蝕刻檢驗(yàn)黑化層壓鉆孔沉銅加厚 圖形轉(zhuǎn)移(外層)鍍金、去膜蝕刻二次鉆孔檢驗(yàn)絲印阻焊絲印字符成

26、形 測試成品檢查包裝 6、多層板沉鎳金板工藝流程 18 開料鉆定位孔內(nèi)層圖形內(nèi)層蝕刻檢驗(yàn)黑化層壓鉆孔沉銅加厚 圖形轉(zhuǎn)移(外層)鍍錫、蝕刻退錫二次鉆孔檢驗(yàn)絲印阻焊化學(xué)沉鎳金絲印 字符成形測試成品檢查包裝 4.34.3 重要流程的詳解重要流程的詳解 1、開料 目的：根據(jù)工程資料 MI 的要求，在符合要求的大張板材上，裁切成小塊生產(chǎn)板件符 合客戶要求的小塊板料。 流程：大板料按 MI 要求切板鋦板啤圓角、磨邊出板 2、鉆孔 目的：根據(jù)工程資料（客戶資料） ，在所開符合要求尺寸的板料上，相應(yīng)的位置鉆出所 求的孔徑。 流程：疊板銷釘上板鉆孔下板檢查、修理 3、沉銅 目的：沉銅是利用化學(xué)方法在絕緣孔壁上沉

27、積上一層薄銅 流程：粗磨掛板沉銅自動線下板浸 1%稀 H2SO4加厚銅 4、圖形轉(zhuǎn)移 目的：圖形轉(zhuǎn)移是生產(chǎn)菲林上的圖像轉(zhuǎn)移到板上 流程：（藍(lán)油流程）：磨板印第一面烘干印第二面烘干爆光沖影檢查； （干膜流程）：麻板壓膜靜置對位曝光靜置沖影檢查 5、圖形電鍍 目的：圖形電鍍是在線路圖形裸露的銅皮上或孔壁上電鍍一層達(dá)到要求厚度的銅層與 要求厚度的金鎳或錫層 流程：上板除油水洗二次微蝕水洗酸洗鍍銅水洗浸酸鍍錫水洗 下板。 6、退膜 目的：用 NaOH 溶液退去抗電鍍覆蓋膜層使非線路銅層裸露出來 流程：水膜：插架浸堿沖洗擦洗過機(jī)；干膜：放板過機(jī) 7、蝕刻 目的：蝕刻是利用化學(xué)反應(yīng)法將非線路部位的銅層腐蝕去 8、綠油 目的：綠油是將綠油菲林的圖形轉(zhuǎn)移到板上，起到保護(hù)線路和阻止焊接零件時線路上 錫 的作用。 流程：磨板印感光綠油鋦板曝光沖影；磨板印第一面烘板印第二面 烘 板。 9、字符 19 目的：字符是提供