十二小時電子鐘課設報告

1、27十二小時電子鐘 課程設計說明書課程設計名稱： 數字邏輯 課程設計題目： 十二小時電子鐘 學 院 名 稱： 信息工程學院 專業(yè)： 電子信息工程 班級： 130414 學號： 13041432 姓名：何貴涵 評分： 教師： 鄧洪峰、陶秋香 20 15 年 9 月 14 日第 27 頁 數字邏輯 課程設計任務書20 15 20 16 學年 第 一 學期第 1 周 4 周 題目十二小時電子鐘內容及要求1. 基本要求：利用基本數字電路制作小時電子鐘，要求顯示時分秒；并能實現(xiàn)校時校分功能。2. 提高要求：1）針對影響電子鐘走時精度的因素提出改進方案 2）增加日期顯示 3）實現(xiàn)倒計時功能 4)實現(xiàn)整點報

2、時（非語音報時）5）定時功能。3.進度安排1. 根據任務要求，查閱相關資料，完成設計的前期工作；（兩天）2. 根據資料，進行方案設計并對比論證，完成參數計算；（三天）3. 庫房領取元器件，制作電路板，連接電路，完成電路調試；（二十五天）4. 檢查完畢后，撰寫實驗報告。5.學生姓名：陳家智 何貴涵指導時間：第14周指導地點：E樓311室任務下達2015年 9月7 日任務完成2015 年 10月 2 日考核方式1.評閱 2.答辯 3.實際操作 4.其它指導教師鄧洪峰、陶秋香系（部）主任賈杰注：1、此表一組一表二份，課程設計小組組長一份；任課教師授課時自帶一份備查。2、課程設計結束后與“課程設計小結

3、”、“學生成績單”一并交院教務存檔。 摘要 這個設計主要以數字電路的基礎理論、低頻電子線路為指導，采用中、小規(guī)模的集成器LM555、CD4060、74LS161和LS248設計而成。該電路采用模塊設計、分模塊安裝調試等方法設計而成，所選用的器件主要是中小規(guī)模的集成芯片，本產品由于采用多片74LS系列的集成芯片組成，生產成本低等原因使這個產品設計既容易實現(xiàn)，又不會浪費太多成本。 產品由石英晶體振蕩器產生頻率可以調節(jié)的時鐘脈沖信號，經十五分頻得到秒信號秒沖作為數字鐘計數器的時鐘信號，當到達整點前一秒時，電路通過一個蜂鳴器準時報時。這個電路還可以通過手動，即過撥動開關來選擇是否進行實踐校準。 關鍵詞

4、：電子鐘、分頻、計數、驅動目錄 前言.6第1章 電路初步設計.61.1 設計內容以及要求.61.2 系統(tǒng)框圖.61.3設計方案.71.4 設計過程.8第2章 電路詳參設計.82.1 晶體振蕩器電路.82.2 分頻器電路.92.3 時間計數器電路.102.4 譯碼驅動電路.122.5 數碼管.132.6 整點報時電路及倒計時功能.16第3章 測試及調試.18 3.1 晶體振蕩器電路的測試和調試.183.2 分頻器電路的測試和調試.183.3 時間計數器電路的測試和調試.193.4 譯碼驅動電路的測試和調試.193.5 整點報時電路的測試和調試.19結 論.19參考文獻.20附 錄.20附錄 I

5、總電路圖.21附錄II 電路圖PCB.22附錄III 實物圖.25附錄 IV 元器清單.26 前言 基于十二小時電子鐘在日常生活中的應用，能夠了解生活中一些電子產品的工作原理以及其制作過程，以便能更好的了解生活。本實驗采用的是十分簡易的方法：使用中、小規(guī)模的集成電子器件制作而成。第1章 總電路的初步設計1.1 設計內容以及要求 1.1.1 設計要求 1.基本要求：利用基本數字電路制作小時電子鐘，要求顯示時分秒；并能實現(xiàn)校時校分功能。 2.提高要求：計時過程具有報時功能以及倒計時功能，當時間到達整點進行蜂鳴器報時； 1.1.2 主要參考元器件 LM555、CD4060、74LS161、74LS2

6、48、74LS741.2 系統(tǒng)框圖 圖1.1所示為十二小時電子鐘的原理框圖，該電路由晶振分頻電路、74LS161芯片構成的計數單元、74LS248驅動電路、手動校時電路等主體模塊構成。 1.3 設計方案 根據設計要求可知，設計電路的核心部分是74LS161構成的計數器，設計圍繞著怎樣使計數器正常工作，由于數字電子鐘實驗要求精度高，因此想到的是利用石英晶體振蕩器產生頻率穩(wěn)定信號，再經分頻，得到所需的秒信號作為74LS161的CP脈沖信號。其次，電路產生的時鐘秒信號也會有誤差，我們要考慮的是，如何實現(xiàn)手動校時。經過考慮，我們選擇通過雙擲開關來實現(xiàn)CP信號的送入是手動還是自動，若開關打向手動這邊，則

7、人為送入單次脈沖到CP，若開關打向自動這邊，則電路產生的秒信號送入CP；然后，我們考慮的是如何產生上面提到的單次脈沖，我們采用的是用RS鎖存器來實現(xiàn)穩(wěn)定的輸出脈沖；最后，當電路將要到達整點時，通過對74LS161的輸出端進行處理，通過蜂鳴器進行整點報時。1.4 設計過程 在接到課題之后，首先按照設計的課題要求查找資料，獲取設計中可能應用到的知識和數據信息。根據所查資料，進行數據的估算，畫出了符合實驗要求的基本原理圖，對原理圖各個部分電路進行仿真，并修改產生的錯誤，證實各部分電路的可行性；最后對整個電路進行仿真和調試，證實所設計的基本原理圖的可行性。第2章 電路設計2.1 石英晶體振蕩器電路晶體

8、振蕩器是構成數字式時鐘的核心，它保證了時鐘的走時準確及穩(wěn)定。圖2.2-1所示電路通過非門構成的輸出為方波的數字式晶體振蕩電路，這個電路中，CMOS非門U1與晶體、電容和電阻構成晶體振蕩器電路，并實現(xiàn)整形功能，將振蕩器輸出近似于正弦波的波形轉換為較理想的方波。輸出反饋電阻P1位非門提供偏置，使電路工作于放大區(qū)域，即非門的功能近似于一個高增益的反相放大器。電容C1、C2與晶體構成一個諧振型網絡，完成對振蕩器頻率的控制功能，同時提供了一個180度相移，從而和非門構成一個正反饋網絡，實現(xiàn)了振蕩器的功能。由于晶體具有較高的頻率穩(wěn)定性及準確性，從而保證了輸出頻率的穩(wěn)定和準確。晶體XTAL的頻率選為3276

9、8HZ。該元件專為數字鐘電路而設計，其頻率較低，有利于減少分頻器級數。從有關手冊中，可查得C1、C2均為30pF。當要求頻率準確度和穩(wěn)定度更高是，還可接入校正電容并采取溫度補償措施。由于CMOS電路的輸入阻抗極高，因此反饋電阻R1可選為22M歐姆。較高的反饋電阻有利于提高振蕩頻率的穩(wěn)定性。圖2.1 石英晶體振蕩器 圖2.2 CD4060內部結構圖2.2 分頻器電路 通常，數字鐘的晶體振蕩器輸出頻率較高，為了得到1HZ的秒信號輸入，需要對振蕩器的輸出信號進行分頻。 通常實現(xiàn)分頻器的電路是計數器電路，一般采用多級2進制計數器來實現(xiàn)。例如，將32768HZ的振蕩信號分頻為1HZ的分頻倍數為32768

10、，即實現(xiàn)分頻功能的計數器相當于15級2進制計數器。 本實驗中采用CD4060來構成分頻電路。CD4060在數字集成電路中可實現(xiàn)的分頻次數最高，而且CD4060還包含振蕩電路所需的非門，使用更為方便。 CD4060計數為14級2進制計數器，可以將32768HZ的信號分頻為2HZ，其內部框圖如圖2.2-2所示，從圖中可以看出，CD4060的時鐘輸入端的兩個串接的非門，因此可以直接實現(xiàn)振蕩和分頻功能。在CD4060的輸出端再接一個74LS74，可再進行二分頻，從而得到1s的信號。以下為CD4060、電阻及晶振連接成一個晶振分頻電路，CD4060的輸出端3腳得到的是2HZ的脈沖信號。圖2.3 晶振分頻

11、電路2.3 時間計數單元 時間計數單元有時計數、分計數和秒計數等幾個部分。時計數單元一般為12進制計時器，其輸出為兩位8421BCD碼形式；分計數單元和秒計數單元為60進制計數器，其輸出也為8421BCD碼，我們采用16進制計數器74LS161來實現(xiàn)時間計數單元的功能。 74LS161管腳圖與真值表如下所示 秒個位計數單元為10進制計數器，需將74LS161的QD與QA接入與非門的輸入腳，與非門的輸出腳接74LS161的清零端CR。 秒十位計數單元為6進制計數器，需要進制轉換。需將QB與QC接入與非門的輸入腳，與非，門的輸出腳接74LS161的清零端CR。 將秒個位的CR接入秒十位的CP腳，這

12、樣，當秒個位計數單元完成一個計數循環(huán)時，CR變?yōu)榈碗娖矫}沖，使秒十位計一個數。 分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為12進制計數器，不是10的整數倍，因此需將個位和十位計數單元合并為一個整體才能進行12進制轉換。 圖2.5 由74LS161構成的六十進制計數器 圖2.6 由74LS161構成的12進制計數器2.4 譯碼驅動電路電路分析：計數器實現(xiàn)了對時間的累計以8421BCD碼形式輸出，選用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需的輸出邏輯和一定的電流，選用74LS248作為

13、顯示譯碼電路，選用LED數碼管作為顯示單元電路。一個74LS248與一個LED數碼管連接起來成一個驅動電路如下，數碼管可以從0到計數器計數范圍變化。 2.5 手動校時電路 當重新接通電源或走時出現(xiàn)誤差時都需要對時間進行校正。通常，校正時間的方法是：首先截斷正常的計數通路，然后再進行人工出觸發(fā)器計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正好后，再轉入正常計時狀態(tài)即可。根據要求，數字鐘應具有時、分、秒校正功能，因此，應截斷秒個位，分個位和時個位的直接計數通路，并采用正常計數信號與校正信號可以隨時切換的電路接入其中。圖2.8所示即為帶有基本RS觸發(fā)器的校時電路。當開關打在圖示中的位

14、置時，其右邊的兩個與非門的上一個輸出為高電平，下一個輸出為低電平，則電路的最終輸出的信號為正常輸入信號。當要實現(xiàn)時間校準時，應將開關打向另一面，即其右邊的兩個與非門上一個輸出高電平，下一個輸出低電平，則電路的最終輸出端輸出的信號為手動輸出信號。圖2.9所示為分單元與時單元合起來的校時電路。 在上面兩圖中，正常信號指的是晶振經分頻后產生的秒信號及計數器產生的清零脈沖，校正信號指的是通過手動按鍵，產生所需的脈沖。然后將該校正信號加到上兩圖中所示的校正信號輸入端口，即完成了一個完整的校時電路，單次脈沖產生電路如下。 圖2.10 單次脈沖產生電路2.6 整點報時電路 在時間出現(xiàn)整點前一數秒內，數字鐘會

15、自動報時，以示提醒。若要求簡單，可選為電路在59分在進位時的CLK在接出到一個整點報時電路。該電路圖如下。倒計時功能：我們由于時間及現(xiàn)實的原因只是做了秒的個位倒計時，利用的是直接在74LS161接上一些門達到倒計時功能具體如下： A3 A2 A1 A0 Z3 Z2 Z1 Z00 0 0 0 0 9 1 0 0 1 1 0 0 0 1 8 1 0 0 0 2 0 0 1 0 7 0 1 1 13 0 0 1 1 6 0 1 1 04 0 1 0 0 5 0 1 0 15 0 1 0 1 4 0 1 0 06 0 1 1 0 3 0 0 1 17 0 1 1 1 2 0 0 1 08 1 0 0

16、0 1 0 0 0 19 1 0 0 1 0 0 0 0 0由上面可得：Z0=，Z1=A1，Z2=A1A2，Z3= 由于考慮到有競爭冒險，所以在74LS266D后面加了一個非門。圖如下： 第3章3.1 分頻晶振電路的測試與調式電路圖如圖2.3所示，電路圖如圖2.3所示，因為一開始不知道庫房儲件情況，導致開始進行實物連接時沒有合適的石英晶體，去電子市場太匆忙也沒找到合適的石英晶體，最后臨時改成了555秒脈（T=(R1+2R2)Cln2=0.9773s)沖進行實物連接.3.2 時間計數單元電路的測試與調試 電路圖如圖2.5-2.6所示，接通5V電源，秒計數單元，分計數單元的計數周期與設計好的進制一

17、致，分別是60進制，60進制12進制，符合設計要求。 3.3 譯碼驅動及顯示的測試與調試 電路模塊如圖2.7所示，由于數碼管數字顯示及計數器周期均正常，說明74LS248與數碼管的連接均正常，符合設計要求。3.4 手動校時電路的測試與調試 由于沒有領到74LS85所以手動校時電路暫時沒有制作出來3.5 整點報時電路的測試與調試 當電路正常計數以后，時鐘走到59分時，蜂鳴器發(fā)出警報，時間為1S，然后停息，與實驗設計預想的一致，符合設計要求。結論 接到的這個課題雖然電路圖看起來很繁瑣，但各個模塊功能很清晰，通過對各個功能模塊的仔細分析和推敲，對計數器功能有了比較清楚的掌握了。在本次實驗過程開始后我們組在對各模塊進行原理分析后很快進行分工，把秒信號、基本要求（秒分時）和日期顯示交由一個人負責，其余提高要求另外一個人做，一起進行綜合仿真調試和實物制作。我負責基本要求（秒分時）和日期顯示，首先做秒信號，在最一開始做秒信號時，用的是石英晶體震蕩電路加分頻電路，發(fā)現(xiàn)Multisim不能仿真晶振秒信號，在仿真中我們用的是函數發(fā)生器代替秒信號（這樣也利于更便捷的調節(jié)頻率），基本要求利用的是74ls160（考慮到160相對較靈活所以采用了160）和74ls161的多層級聯(lián)，用160輸出端和161清零端做進位達到