計(jì)算機(jī)組成原理第二章(第六講)

1、計(jì)算機(jī)組成原理 第一章第一章 計(jì)算機(jī)系統(tǒng)概論計(jì)算機(jī)系統(tǒng)概論 第二章第二章 運(yùn)算方法和運(yùn)算器運(yùn)算方法和運(yùn)算器 第三章第三章 存儲(chǔ)系統(tǒng)存儲(chǔ)系統(tǒng) 第四章第四章 指令系統(tǒng)指令系統(tǒng) 第五章第五章 中央處理器中央處理器 第六章第六章 總線系統(tǒng)總線系統(tǒng) 第七章第七章 外圍設(shè)備外圍設(shè)備 第八章第八章 輸入輸出系統(tǒng)輸入輸出系統(tǒng) 第九章第九章 并行組織并行組織 目錄 計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 上一講回顧 1.原碼除法原理原碼除法原理 （1）回復(fù)余數(shù)法）回復(fù)余數(shù)法 （2 2）不回復(fù)余數(shù)法（加減交替法）不回復(fù)余數(shù)法（加減交替法） 2.并行除法器并行除法器 （1 1）可控加法）可控加法/ /減法（減法（CASCAS

2、）單元）單元 圖圖2.10(a)2.10(a) （2 2）不回復(fù)余數(shù)陣列除法器）不回復(fù)余數(shù)陣列除法器 圖圖2.10(b)2.10(b) 3.邏輯運(yùn)算邏輯運(yùn)算 運(yùn)算器是數(shù)據(jù)的加工處理部件，是運(yùn)算器是數(shù)據(jù)的加工處理部件，是CPU的重要的重要 組成部分；組成部分； 最基本的結(jié)構(gòu)中包含：最基本的結(jié)構(gòu)中包含：算術(shù)算術(shù)/邏輯運(yùn)算單元邏輯運(yùn)算單元、數(shù)、數(shù) 據(jù)緩存寄存器、據(jù)緩存寄存器、通用寄存器通用寄存器、多路轉(zhuǎn)換器和數(shù)據(jù)總、多路轉(zhuǎn)換器和數(shù)據(jù)總 線等邏輯構(gòu)件。線等邏輯構(gòu)件。 2.5 定點(diǎn)運(yùn)算器的組成定點(diǎn)運(yùn)算器的組成 由一位全加器由一位全加器(FA)構(gòu)成的構(gòu)成的行波進(jìn)位加法器行波進(jìn)位加法器，它可以實(shí)現(xiàn)補(bǔ)碼數(shù)的加

3、，它可以實(shí)現(xiàn)補(bǔ)碼數(shù)的加 法運(yùn)算和減法運(yùn)算。但是這種加法法運(yùn)算和減法運(yùn)算。但是這種加法/減法器存在兩個(gè)問(wèn)題：減法器存在兩個(gè)問(wèn)題： （1）由于）由于串行進(jìn)位串行進(jìn)位，它的運(yùn)算時(shí)間很長(zhǎng)。假如加法器由，它的運(yùn)算時(shí)間很長(zhǎng)。假如加法器由n位全加器位全加器 構(gòu)成，每一位的進(jìn)位延遲時(shí)間為構(gòu)成，每一位的進(jìn)位延遲時(shí)間為20ns，那么最壞情況下，那么最壞情況下， 進(jìn)位信號(hào)從最進(jìn)位信號(hào)從最 低位傳遞到最高位而最后輸出穩(wěn)定，至少需要低位傳遞到最高位而最后輸出穩(wěn)定，至少需要n*20ns，這在高速計(jì)算中，這在高速計(jì)算中 顯然是不利的。顯然是不利的。 （2）就行波進(jìn)位加法器本身來(lái)說(shuō)，它只能完成加法和減法兩種操作）就行波進(jìn)位加

4、法器本身來(lái)說(shuō)，它只能完成加法和減法兩種操作 而而不能完成邏輯操作不能完成邏輯操作。 本節(jié)我們介紹的多功能算術(shù)本節(jié)我們介紹的多功能算術(shù)/邏輯運(yùn)算單元邏輯運(yùn)算單元(ALU)不僅具有多種算術(shù)不僅具有多種算術(shù) 運(yùn)算和邏輯運(yùn)算的功能，而且具有運(yùn)算和邏輯運(yùn)算的功能，而且具有先行進(jìn)位先行進(jìn)位邏輯，邏輯， 從而能實(shí)現(xiàn)高速運(yùn)算。從而能實(shí)現(xiàn)高速運(yùn)算。 2.5.2 多功能算術(shù)多功能算術(shù)/邏輯邏輯 運(yùn)算單元運(yùn)算單元(ALU) 1. 1. 基本思想基本思想 全加器的表達(dá)式為： Si = Ai Bi Ci Ci+1 = AiBi + BiCi + AiCi 一位全加器內(nèi)部邏輯圖 B C Si Ci+ 1 AB C A A

5、iBi Ci 我們將我們將Ai和和Bi先組合成由控制參數(shù)先組合成由控制參數(shù)S0，S1，S2，S3控制的組合函數(shù)控制的組合函數(shù)Xi和和Yi， 然后再將然后再將Xi，Yi和下一位進(jìn)位數(shù)通過(guò)全加器進(jìn)行全加。這樣，不同的控制參數(shù)可和下一位進(jìn)位數(shù)通過(guò)全加器進(jìn)行全加。這樣，不同的控制參數(shù)可 以得到不同的組合函數(shù)，因而能夠?qū)崿F(xiàn)多種算術(shù)運(yùn)算和邏輯運(yùn)算。以得到不同的組合函數(shù)，因而能夠?qū)崿F(xiàn)多種算術(shù)運(yùn)算和邏輯運(yùn)算。 因此，一位算術(shù)因此，一位算術(shù)/ /邏輯運(yùn)算單元邏輯運(yùn)算單元 的邏輯表達(dá)式為的邏輯表達(dá)式為 F Fi iX Xi iYYi iCCn n i i C Cn n i i1 1 X Xi iY Yi iY Y

6、i iC Cn n i i C Cn n i iX Xi i 上式中進(jìn)位下標(biāo)用上式中進(jìn)位下標(biāo)用n ni i代替原來(lái)代替原來(lái) 以為全加器中的以為全加器中的i i，i i代表集成在一片代表集成在一片 電路上的電路上的ALUALU的二進(jìn)制位數(shù)。對(duì)于的二進(jìn)制位數(shù)。對(duì)于4 4位位 一片的一片的ALUALU，i i0 0，1 1，2 2，3 3。n n代表代表 若干片若干片ALUALU組成更大字長(zhǎng)的運(yùn)算器時(shí)組成更大字長(zhǎng)的運(yùn)算器時(shí) 每片電路的進(jìn)位輸入，例如當(dāng)每片電路的進(jìn)位輸入，例如當(dāng)4 4片組片組 成成1616位字長(zhǎng)的運(yùn)算器時(shí)，位字長(zhǎng)的運(yùn)算器時(shí)，n n0 0，4 4，8 8， 1212。 控制參數(shù)控制參數(shù)S

7、0 S0 ，S1 S1 ，S2 S2 ，S3 S3 分別控制輸入分別控制輸入Ai Ai 和和Bi Bi ，產(chǎn)生，產(chǎn)生Y Y和和X X 的函數(shù)。其中的函數(shù)。其中YiYi是受是受S0 S0 、S1S1控制的控制的AiAi和和BiBi的組合函數(shù)，而的組合函數(shù)，而XiXi是受是受S2 S2 、 S3S3控制的控制的AiAi和和BiBi組合函數(shù)，其函數(shù)關(guān)系如表組合函數(shù)，其函數(shù)關(guān)系如表2.52.5所示。所示。 2.邏輯表達(dá)式邏輯表達(dá)式 表表2.5 Xi,Yi2.5 Xi,Yi與控制參數(shù)和輸入量的關(guān)系與控制參數(shù)和輸入量的關(guān)系 根據(jù)上面所列的函數(shù)關(guān)系根據(jù)上面所列的函數(shù)關(guān)系, ,即可列出即可列出XiXi和和Yi

8、Yi的邏輯表達(dá)式：的邏輯表達(dá)式： 2.5 定點(diǎn)運(yùn)算器的組成定點(diǎn)運(yùn)算器的組成 進(jìn)一步化簡(jiǎn)并代入前面的求和與進(jìn)位表達(dá)式，可得進(jìn)一步化簡(jiǎn)并代入前面的求和與進(jìn)位表達(dá)式，可得ALUALU的某一位邏輯的某一位邏輯 表達(dá)式如下表達(dá)式如下 ： 4位之間采用先行進(jìn)位公式位之間采用先行進(jìn)位公式,根據(jù)式（根據(jù)式（2.36）,每一位的進(jìn)位公式可每一位的進(jìn)位公式可 遞推如下：遞推如下： 第第0位向第位向第1位的進(jìn)位公式為位的進(jìn)位公式為 Cn 1 Y0X0Cn 其中其中Cn是向第是向第0位（末位）的進(jìn)位。位（末位）的進(jìn)位。 第第1位向第位向第2位的進(jìn)位公式為位的進(jìn)位公式為 Cn 2 Y1X1Cn 1 Y1Y0X1X0X1

9、Cn 第第2位向第位向第3位的進(jìn)位公式為位的進(jìn)位公式為 Cn 3 Y2X2Cn 2 Y2Y1X1Y0X1X2X0X1X2Cn 第第3位的進(jìn)位輸出（即整個(gè)位的進(jìn)位輸出（即整個(gè)4位運(yùn)算進(jìn)位輸出）公式為位運(yùn)算進(jìn)位輸出）公式為 Cn 4 Y3X3Cn 3 Y3Y2X3Y1X2X3Y0X1X2X3 X0X1X2X3Cn 設(shè)設(shè) GY3Y2X3Y1X2X3Y0X1X2X3 PX0X1X2X3 則則 Cn 4 GPCn(2.37) 這樣這樣,對(duì)一片對(duì)一片ALU來(lái)說(shuō)來(lái)說(shuō),可有三個(gè)進(jìn)位輸出。其中可有三個(gè)進(jìn)位輸出。其中G稱為稱為進(jìn)位發(fā)進(jìn)位發(fā) 生輸出生輸出,P稱為稱為進(jìn)位傳送輸出進(jìn)位傳送輸出。 在電路中多加這兩個(gè)進(jìn)位

10、輸出的目的在電路中多加這兩個(gè)進(jìn)位輸出的目的,是為了便于實(shí)現(xiàn)多片（組）是為了便于實(shí)現(xiàn)多片（組） ALU之間的先行進(jìn)位之間的先行進(jìn)位,為此還需一個(gè)配合電路為此還需一個(gè)配合電路,稱之為稱之為先行進(jìn)位發(fā)生先行進(jìn)位發(fā)生 器器(CLA),下面還要介紹。下面還要介紹。 Cn+4是本片是本片(組組)的最后進(jìn)位輸出。邏輯表達(dá)式表明的最后進(jìn)位輸出。邏輯表達(dá)式表明,這是一個(gè)先這是一個(gè)先 行進(jìn)位邏輯。換句話說(shuō)行進(jìn)位邏輯。換句話說(shuō),第第0位的進(jìn)位輸入位的進(jìn)位輸入Cn可以直接傳送到最高位可以直接傳送到最高位 上去上去,因而可以實(shí)現(xiàn)高速運(yùn)算。因而可以實(shí)現(xiàn)高速運(yùn)算。 用正邏輯表示的用正邏輯表示的4位算術(shù)位算術(shù)/邏輯運(yùn)算單元邏

11、輯運(yùn)算單元(ALU)的邏輯電路圖如的邏輯電路圖如 下圖所示下圖所示,它是根據(jù)上面的原始推導(dǎo)公式用它是根據(jù)上面的原始推導(dǎo)公式用TTL電路實(shí)現(xiàn)的。這個(gè)期電路實(shí)現(xiàn)的。這個(gè)期 間的商業(yè)標(biāo)號(hào)為間的商業(yè)標(biāo)號(hào)為74181ALU。 上演示圖中除了上演示圖中除了S0S3四個(gè)控制端外四個(gè)控制端外,還有一個(gè)控制端還有一個(gè)控制端 ,它使用來(lái)控制它使用來(lái)控制ALU是進(jìn)行算術(shù)運(yùn)算還是進(jìn)行邏輯運(yùn)算的。是進(jìn)行算術(shù)運(yùn)算還是進(jìn)行邏輯運(yùn)算的。 當(dāng)當(dāng)0時(shí)時(shí),對(duì)進(jìn)位信號(hào)沒(méi)有任何影響。此時(shí)對(duì)進(jìn)位信號(hào)沒(méi)有任何影響。此時(shí)F 不僅與不僅與 本位的被操作數(shù)本位的被操作數(shù)Y和操作數(shù)和操作數(shù)X 有關(guān)有關(guān),而且與本位的進(jìn)位輸出而且與本位的進(jìn)位輸出,即

12、即 C 有關(guān)有關(guān),因此因此0時(shí)時(shí),進(jìn)行進(jìn)行算術(shù)操作算術(shù)操作。 當(dāng)當(dāng)1時(shí)時(shí),封鎖了各位的進(jìn)位輸出封鎖了各位的進(jìn)位輸出,即即C 0,因此各位的因此各位的 運(yùn)算結(jié)果運(yùn)算結(jié)果F 僅與僅與Y 和和X 有關(guān)有關(guān),故故1時(shí)時(shí),進(jìn)行進(jìn)行邏輯操作邏輯操作。 3.算術(shù)邏輯運(yùn)算的實(shí)現(xiàn)算術(shù)邏輯運(yùn)算的實(shí)現(xiàn) 圖圖2.12(b)示出了工作于負(fù)邏輯和正邏輯操作數(shù)方式的示出了工作于負(fù)邏輯和正邏輯操作數(shù)方式的74181ALU方方 框圖。顯然框圖。顯然,這個(gè)器件執(zhí)行的正邏輯輸入這個(gè)器件執(zhí)行的正邏輯輸入/輸出方式的一組算術(shù)運(yùn)算和邏輯輸出方式的一組算術(shù)運(yùn)算和邏輯 操作與負(fù)邏輯輸入操作與負(fù)邏輯輸入/輸出方式的一組算術(shù)運(yùn)算和邏輯操作是等效

13、的。輸出方式的一組算術(shù)運(yùn)算和邏輯操作是等效的。 表表2.6列出了列出了74181ALU的運(yùn)算功能表，它有兩種工作方式。對(duì)的運(yùn)算功能表，它有兩種工作方式。對(duì)正邏輯正邏輯操作數(shù)操作數(shù) 來(lái)說(shuō)，算術(shù)運(yùn)算稱來(lái)說(shuō)，算術(shù)運(yùn)算稱高電平操作高電平操作，邏輯運(yùn)算稱，邏輯運(yùn)算稱正邏輯操作正邏輯操作(即高電平為即高電平為“1”，低電，低電 平為平為“0”)。對(duì)于負(fù)邏輯操作數(shù)來(lái)說(shuō)，正好相反。由于。對(duì)于負(fù)邏輯操作數(shù)來(lái)說(shuō)，正好相反。由于S S 有有16種狀態(tài)組合，種狀態(tài)組合， 因此對(duì)正邏輯輸入與輸出而言，有因此對(duì)正邏輯輸入與輸出而言，有16種算術(shù)運(yùn)算功能和種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能。同樣，種邏輯運(yùn)算功能。同樣， 對(duì)

14、于負(fù)邏輯輸入與輸出而言，也有對(duì)于負(fù)邏輯輸入與輸出而言，也有16種算術(shù)運(yùn)算功能和種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能。種邏輯運(yùn)算功能。 表表2.5 74181ALU算術(shù)算術(shù)/邏輯運(yùn)算功能表邏輯運(yùn)算功能表 說(shuō)明：說(shuō)明：(1)H高電平高電平,L低電平低電平.(2)*表示每一位均移到下一個(gè)更高位表示每一位均移到下一個(gè)更高位,即即A* 2A 注意注意,表表2.5中算術(shù)運(yùn)算操作是用中算術(shù)運(yùn)算操作是用補(bǔ)碼補(bǔ)碼表示法來(lái)表示的。表示法來(lái)表示的。 其中其中“加加”是指是指算術(shù)加算術(shù)加,運(yùn)算時(shí)要考慮進(jìn)位運(yùn)算時(shí)要考慮進(jìn)位,而符號(hào)而符號(hào)“”是是 指指“邏輯加邏輯加”。 其次其次,減法是用補(bǔ)碼方法進(jìn)行的減法是用補(bǔ)碼方法進(jìn)行

15、的,其中數(shù)的反碼是內(nèi)部產(chǎn)生其中數(shù)的反碼是內(nèi)部產(chǎn)生 的的,而結(jié)果輸出而結(jié)果輸出“A減減B減減1”,因此做減法時(shí)需在最末位產(chǎn)生一因此做減法時(shí)需在最末位產(chǎn)生一 個(gè)強(qiáng)迫進(jìn)位個(gè)強(qiáng)迫進(jìn)位(加加1),以便產(chǎn)生以便產(chǎn)生“A減減B”的結(jié)果。另外的結(jié)果。另外,“AB”輸輸 出端可指示兩個(gè)數(shù)相等出端可指示兩個(gè)數(shù)相等,因此它與其他因此它與其他ALU的的“AB輸出端輸出端 按按“與與”邏輯連接后邏輯連接后,可以檢測(cè)兩個(gè)數(shù)的相等條件?？梢詸z測(cè)兩個(gè)數(shù)的相等條件。 前面說(shuō)過(guò)前面說(shuō)過(guò),74181ALU設(shè)置了設(shè)置了P和和G兩個(gè)本組先行進(jìn)位輸出端。如果將四片兩個(gè)本組先行進(jìn)位輸出端。如果將四片 74181的的P,G輸出端送入到輸出端

16、送入到74182先行進(jìn)位部件（先行進(jìn)位部件（CLA）,又可實(shí)現(xiàn)第二級(jí)的先行進(jìn)又可實(shí)現(xiàn)第二級(jí)的先行進(jìn) 位位,即組與組之間的先行進(jìn)位。即組與組之間的先行進(jìn)位。 假設(shè)假設(shè)4片（組）片（組）74181的先行進(jìn)位輸出依次為的先行進(jìn)位輸出依次為P0,G0,G1P1,P2,G2,P3,G3,那么那么 參考式參考式(2.37)的進(jìn)位邏輯表達(dá)式的進(jìn)位邏輯表達(dá)式,先行進(jìn)位部件先行進(jìn)位部件74182CLA所提供的進(jìn)位邏輯關(guān)系所提供的進(jìn)位邏輯關(guān)系 如下：如下： Cn G0P0Cn Cn G1P1Cn G1G0P1P0P1Cn Cn G2P2Cn G2G1P2G0P1P2P0P1P2Cn(2.38) Cn 4 G3P3

17、Cn G3G2P3G1P1P2G0P1P2P3P0P1P2P3Cn G*P*Cn 其中其中 P*P0P1P2P3 G*G3G2P3G1P1P2G0P1P2P3 根據(jù)以上表達(dá)式根據(jù)以上表達(dá)式,用用TTL器件實(shí)現(xiàn)的成組先行進(jìn)位部件器件實(shí)現(xiàn)的成組先行進(jìn)位部件74182的邏輯電路如下的邏輯電路如下 圖所示圖所示 其中其中G*稱為成組進(jìn)位發(fā)生輸出稱為成組進(jìn)位發(fā)生輸出,P*稱為成組進(jìn)位傳送輸出。稱為成組進(jìn)位傳送輸出。 4.兩級(jí)先行進(jìn)位的兩級(jí)先行進(jìn)位的ALU 下面介紹如何用若干個(gè)下面介紹如何用若干個(gè)74181ALU位片，與配套的位片，與配套的74182先行進(jìn)位部件先行進(jìn)位部件CLA 在一起，構(gòu)成一個(gè)全字長(zhǎng)的

18、在一起，構(gòu)成一個(gè)全字長(zhǎng)的ALU。 下圖示出了用兩個(gè)下圖示出了用兩個(gè)16位全先行進(jìn)位部件級(jí)聯(lián)組成的位全先行進(jìn)位部件級(jí)聯(lián)組成的32位位ALU邏輯方框圖。在邏輯方框圖。在 這個(gè)電路中使用了八個(gè)這個(gè)電路中使用了八個(gè)74181ALU和兩個(gè)和兩個(gè)74182CLA器件。很顯然，對(duì)一個(gè)器件。很顯然，對(duì)一個(gè)16位位 來(lái)說(shuō)，來(lái)說(shuō)，CLA部件構(gòu)成了第二級(jí)的先行進(jìn)位邏輯，即實(shí)現(xiàn)四個(gè)小組（位片）之間的部件構(gòu)成了第二級(jí)的先行進(jìn)位邏輯，即實(shí)現(xiàn)四個(gè)小組（位片）之間的 先行進(jìn)位，從而使全字長(zhǎng)先行進(jìn)位，從而使全字長(zhǎng)ALU的運(yùn)算時(shí)間大大縮短。的運(yùn)算時(shí)間大大縮短。 總線是計(jì)算機(jī)內(nèi)各部件之間傳送信息的公用的總線是計(jì)算機(jī)內(nèi)各部件之間傳送

19、信息的公用的 一組連線。一組連線。 由于計(jì)算機(jī)內(nèi)部的由于計(jì)算機(jī)內(nèi)部的主要工作過(guò)程主要工作過(guò)程是是信息傳送和信息傳送和 加工加工的過(guò)程的過(guò)程, ,因此在機(jī)器內(nèi)部各部件之間的數(shù)據(jù)傳送因此在機(jī)器內(nèi)部各部件之間的數(shù)據(jù)傳送 非常頻繁。為了非常頻繁。為了減少減少內(nèi)部的傳送線并便于控制內(nèi)部的傳送線并便于控制, ,通常通常 將一些寄存器之間數(shù)據(jù)傳送的通路加以歸并將一些寄存器之間數(shù)據(jù)傳送的通路加以歸并, ,組成組成總總 線結(jié)構(gòu)線結(jié)構(gòu)，使不同來(lái)源的信息在此傳輸線上分時(shí)傳送。，使不同來(lái)源的信息在此傳輸線上分時(shí)傳送。 2.5.3 內(nèi)部總線 內(nèi)部總線和外部總線 根據(jù)總線所在位置，總線分為根據(jù)總線所在位置，總線分為內(nèi)部總

20、線內(nèi)部總線和和外部外部 總線總線兩類。兩類。 內(nèi)部總線內(nèi)部總線是指是指CPU內(nèi)各部件的連線內(nèi)各部件的連線 外部總線外部總線是指是指系統(tǒng)總線系統(tǒng)總線，即，即CPU與存儲(chǔ)器、與存儲(chǔ)器、I/O 系統(tǒng)之間的連線。系統(tǒng)之間的連線。 單向總線和雙向總線 按總線的邏輯結(jié)構(gòu)來(lái)說(shuō)，總線可分為按總線的邏輯結(jié)構(gòu)來(lái)說(shuō)，總線可分為單向傳送單向傳送 總線總線和和雙向傳送總線雙向傳送總線。 所謂所謂單向總線單向總線，就是信息只能向一個(gè)方向傳送，就是信息只能向一個(gè)方向傳送 所謂所謂雙向總線雙向總線，就是信息可以分兩個(gè)方向傳送，就是信息可以分兩個(gè)方向傳送， 既可以發(fā)送數(shù)據(jù)，也可以接收數(shù)據(jù)。既可以發(fā)送數(shù)據(jù)，也可以接收數(shù)據(jù)。 下圖為由三態(tài)門組成的雙向數(shù)據(jù)總線。下圖為由三態(tài)門組成的雙向數(shù)據(jù)總線。 2.5.4 定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)定點(diǎn)運(yùn)算器的基本結(jié)構(gòu) 運(yùn)算器包括運(yùn)算器包括ALU陣列乘除器陣列乘除器寄存器寄存器多路開(kāi)關(guān)多路開(kāi)關(guān) 三態(tài)緩沖器三態(tài)緩沖器數(shù)據(jù)總線等邏輯部件數(shù)據(jù)總線等邏輯部件。 運(yùn)算器的設(shè)計(jì)，主要是圍繞運(yùn)算器的設(shè)計(jì)，主要是圍繞ALU和寄存器同數(shù)和寄存器同數(shù) 據(jù)總線之間如何傳送操作數(shù)和運(yùn)算結(jié)果進(jìn)行的。據(jù)總線之間如何傳送操