數字電子技術第四章-組合邏輯電路講解

1、4 組合邏輯電路組合邏輯電路 4.1組合邏輯電路的分析組合邏輯電路的分析 4.2組合邏輯電路的設計組合邏輯電路的設計 4.3組合邏輯電路中的競爭和冒險組合邏輯電路中的競爭和冒險 4.4常用組合邏輯集成電路常用組合邏輯集成電路 組合邏輯電路的一般框圖組合邏輯電路的一般框圖 Li = f (A1, A2 , , An ) (i=1, 2, , m) 工作特征工作特征: : 組合邏輯電路工作特點組合邏輯電路工作特點: :在任何時刻，電路的輸出狀態(tài)只取在任何時刻，電路的輸出狀態(tài)只取 決于同一時刻的輸入狀態(tài)而與電路原來的狀態(tài)無關。決于同一時刻的輸入狀態(tài)而與電路原來的狀態(tài)無關。 關于組合邏輯電路關于組合邏

2、輯電路 結構特征結構特征: 1、輸出、輸入之間沒有反饋延遲通路，、輸出、輸入之間沒有反饋延遲通路， 2、不含記憶單元、不含記憶單元 = 1 L1 B C A Z = L2 A1 A2 An L1 L2 Lm 組組合合邏邏輯輯電電 二二. 組合邏輯電路的分析步驟：組合邏輯電路的分析步驟： 4.1 組合邏輯電路分析組合邏輯電路分析 1、 由邏輯圖寫出各輸出端的邏輯表達式；由邏輯圖寫出各輸出端的邏輯表達式； 2、 化簡和變換邏輯表達式；化簡和變換邏輯表達式； 3、 列出真值表；列出真值表； 4、 根據真值表或邏輯表達式，經分析最后確定其功能。根據真值表或邏輯表達式，經分析最后確定其功能。 根據已知邏

3、輯電路，經分析確定電路的的邏輯功能。根據已知邏輯電路，經分析確定電路的的邏輯功能。 一一. 組合邏輯電路分析組合邏輯電路分析 三、組合邏輯電路的分析舉例三、組合邏輯電路的分析舉例 例例1 分析如圖所示邏輯電路的功能。分析如圖所示邏輯電路的功能。 = 1 = 1 L B C A Z LZC 1.根據邏輯圖寫出輸出函數的邏輯表達式根據邏輯圖寫出輸出函數的邏輯表達式 2. 列寫真值表。列寫真值表。 )(CBAL 1 0 0 1 0 1 1 0 111 011 101 001 110 010 100 000 CBABAZ 0 0 1 1 1 1 0 0 3. 確定邏輯功能：確定邏輯功能： 解：解： (

4、)ABC ABC 輸入變量的取值中有奇數輸入變量的取值中有奇數 個個1時，時，L為為1，否則，否則L為為0, 電路具有為電路具有為奇校驗奇校驗功能。功能。 如要實現偶校驗，電路應做何改變？如要實現偶校驗，電路應做何改變？ B A 1 C Y X Z 1 1 ; 5、畫出邏輯圖。畫出邏輯圖。 4、根據器件的類型根據器件的類型, ,簡化和變換邏輯表達式簡化和變換邏輯表達式 二、組合邏輯電路的設計步驟二、組合邏輯電路的設計步驟 一、組合邏輯電路的設計：根據實際邏輯問題，求出所要求邏輯一、組合邏輯電路的設計：根據實際邏輯問題，求出所要求邏輯 功能的最簡單邏輯電路。功能的最簡單邏輯電路。 4.2 組合邏

5、輯電路的設計組合邏輯電路的設計 例例1 1 某火車站有特快、直快和慢車三種類型的客運列車進出，某火車站有特快、直快和慢車三種類型的客運列車進出， 試用兩輸入與非門和反相器設計一個指示列車等待進站的邏試用兩輸入與非門和反相器設計一個指示列車等待進站的邏 輯電路，輯電路，3 3個指示燈一、二、三號分別對應特快、直快和慢車。個指示燈一、二、三號分別對應特快、直快和慢車。 列車的優(yōu)先級別依次為特快、直快和慢車，要求當特快列車列車的優(yōu)先級別依次為特快、直快和慢車，要求當特快列車 請求進站時，無論其它兩種列車是否請求進站，一號燈亮。請求進站時，無論其它兩種列車是否請求進站，一號燈亮。 當特快沒有請求，直快

6、請求進站時，無論慢車是否請求，二當特快沒有請求，直快請求進站時，無論慢車是否請求，二 號燈亮。當特快和直快均沒有請求，而慢車有請求時，三號號燈亮。當特快和直快均沒有請求，而慢車有請求時，三號 燈亮。燈亮。 解：解：1、 邏輯抽象邏輯抽象。 輸入信號輸入信號: I0、I1、I2分別為特快、直快和慢車的進站請求信號分別為特快、直快和慢車的進站請求信號 且有進站請求時為且有進站請求時為1，沒有請求時為，沒有請求時為0。 輸出信號輸出信號: L0、L1、L2分別為分別為3個指示燈的狀態(tài)，個指示燈的狀態(tài)， 且燈亮為且燈亮為1，燈滅為，燈滅為0。 輸輸 入入輸輸 出出 I0I1I2L0L1L2 00000

7、0 1100 01010 001001 根據題意列出真值表根據題意列出真值表 寫出各輸出邏輯表達式。寫出各輸出邏輯表達式。 101 IIL 2102 IIIL L0 = I0 輸輸 入入輸輸 出出 I0I1I2L0L1L2 000000 1100 01010 001001 真值表真值表 2、 根據真值表寫出各輸出邏輯表達式。根據真值表寫出各輸出邏輯表達式。 101 IIL 2102 IIIL L0 = I0 00 IL 101 IIL 2102 IIIL 3、 根據要求將上式變換為與非形式根據要求將上式變換為與非形式 4、 根據輸出邏輯表達式畫出邏輯圖。根據輸出邏輯表達式畫出邏輯圖。 00 I

8、L 101 IIL 2102 IIIL 例例2 試設計一個碼轉換電路，將試設計一個碼轉換電路，將4位格雷碼轉換為自然二進位格雷碼轉換為自然二進 制碼?？梢圆捎萌魏芜壿嬮T電路來實現。制碼?？梢圆捎萌魏芜壿嬮T電路來實現。 解：解：(1) 明確邏輯功能，列出真值表。明確邏輯功能，列出真值表。 設輸入變量為設輸入變量為G3、G2、G1、G0為格雷碼，為格雷碼， 當輸入格雷碼按照從當輸入格雷碼按照從0到到15遞增排序時，遞增排序時， 可列出邏輯電路真值表可列出邏輯電路真值表 輸出變量輸出變量B3、B2、B1和和B0為自然二進制碼。為自然二進制碼。 0 1 1 10 1 0 0 0 1 1 00 1 0

9、1 0 1 0 10 1 1 1 0 1 0 00 1 1 0 0 0 1 10 0 1 0 0 0 1 00 0 1 1 0 0 0 10 0 0 1 0 0 0 00 0 0 0 B3 B2 B1 B0G3 G2 G1 G0 輸輸 出出輸輸 入入 1 1 1 11 0 0 0 1 1 1 01 0 0 1 1 1 0 11 0 1 1 1 1 0 01 0 1 0 1 0 1 11 1 1 0 1 0 1 01 1 1 1 1 0 0 11 1 0 1 1 0 0 01 1 0 0 B3 B2 B1 B0G3 G2 G1 G0 輸輸 出出輸輸 入入 邏輯電路真值表邏輯電路真值表 0 0 0

10、 0 0 0 0 0 1 1 1 1 1 1 1 1 B3 G0 G2 G3 G1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B2 G0 G2 G3 G1 (2) 畫出各輸出函數的卡諾圖，并化簡和變換。畫出各輸出函數的卡諾圖，并化簡和變換。 33 GB 2 B 2 G 3 G 2 G 3 G 2 G 3 G 1 B 1 G 2 G 3 G 1 G 2 G 3 G 1 G 2 G 3 G 1 G ( 2 G 3 G) ) 2 G 3 G 1 G 2 G 3 G) ) 2 G 3 G 1 G 3 G 2 G 1 G 0 B 3 G 2 G 1 G 0 G (3) 根據邏輯表達

11、式，畫出邏輯圖根據邏輯表達式，畫出邏輯圖 =1 B0 B1 B2 B3 G0 G1 G2 G3 =1 =1 4.3 組合邏輯電路中的競爭冒險組合邏輯電路中的競爭冒險 4.3.1 產生的競爭冒險的原產生的競爭冒險的原 因因 4.3.2 消去競爭冒險的方法消去競爭冒險的方法 4.3 組合邏輯電路中的競爭冒險組合邏輯電路中的競爭冒險 考慮門的延時時間考慮門的延時時間 BAL ABL 4.3.1 產生競爭冒險的原因產生競爭冒險的原因 C C AC CB L 競爭競爭:當一個邏輯門的兩個輸入端的信號同時向相反方向變化，當一個邏輯門的兩個輸入端的信號同時向相反方向變化， 而變化的時間有差異的現象。而變化的

12、時間有差異的現象。 冒險冒險:兩個輸入端的信號取值的變化方向是相反時，如門電路輸兩個輸入端的信號取值的變化方向是相反時，如門電路輸 出端的邏輯表達式簡化成兩個互補信號相乘或者相加，出端的邏輯表達式簡化成兩個互補信號相乘或者相加，由競爭由競爭 而可能產生輸出干擾脈沖的現象。而可能產生輸出干擾脈沖的現象。 4.3.2 消去競爭冒險的方法消去競爭冒險的方法 1. 1. 發(fā)現并消除互補變量發(fā)現并消除互補變量 A B C 1 & L B = C = 0時時 為消掉為消掉AA，變換邏輯函數式為，變換邏輯函數式為 )(CABAL 可能出現競爭冒險?？赡艹霈F競爭冒險。 AA F BCBAACF 2. 增加乘積

13、項增加乘積項, ,避免互補項相加避免互補項相加 A AC CB C B 1 & & 1 L ， 當當A=B=1時，根據邏輯表達式有時，根據邏輯表達式有 CBACL 當當A=B=1時時 CBACL 1 CCL CBACL AB CCL AB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 11 1 1 AB C 00011110 0 1 在卡諾圖中，函數的每一個與項對應一個合并圈，在卡諾圖中，函數的每一個與項對應一個合并圈， 若兩個合并圈相切，相切之處會出現冒險若兩個合并圈相切，相切之處會出現冒險。 CAABF 相切處：相切處：B=C=1 CAABF令令B=C=1

14、 AA 消除冒險的方法：消除冒險的方法： 在相切處增加一個合并圈在相切處增加一個合并圈 BC。 4.4 若干典型的組合邏輯集成電路若干典型的組合邏輯集成電路 4.4.1 編碼器編碼器 4.4.2 譯碼器譯碼器/數據分配器數據分配器 4.4.3 數據選擇器數據選擇器 4.4.5 算術運算電路算術運算電路 4.4.1 編碼器編碼器 什么是編碼？什么是編碼？ 用文字、數字或符號代表特定對象的過程叫編碼。用文字、數字或符號代表特定對象的過程叫編碼。 例如：運動員的編號例如：運動員的編號 XXXX代表某一個運動員。代表某一個運動員。 一位十進制數有一位十進制數有0 09 9共共1010個編碼。個編碼。

15、二位十進制數有二位十進制數有000099,99,共共100100個編碼。個編碼。 在數字系統(tǒng)中：用在數字系統(tǒng)中：用n n位二進制數進行編碼，共有位二進制數進行編碼，共有2 2n n 個編碼信息。個編碼信息。 什么是編碼器？什么是編碼器？ 能夠完成編碼功能的電路叫編碼器。能夠完成編碼功能的電路叫編碼器。 普通編碼器和優(yōu)先編碼器。普通編碼器和優(yōu)先編碼器。 普通編碼器：任何時候只允許輸入一個有效編碼信號，否則普通編碼器：任何時候只允許輸入一個有效編碼信號，否則 輸出就會發(fā)生混亂。輸出就會發(fā)生混亂。 優(yōu)先編碼器：允許同時輸入兩個以上的有效編碼信號。當同優(yōu)先編碼器：允許同時輸入兩個以上的有效編碼信號。當

16、同 時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預先設定的優(yōu)時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預先設定的優(yōu) 先級別，只對其中優(yōu)先權最高的一個進行編碼。先級別，只對其中優(yōu)先權最高的一個進行編碼。 編碼器的分類編碼器的分類 1000 0100 0010 0001 Y0Y1I3I2I1I0 （2）邏輯功能表）邏輯功能表 編碼器的輸入為高電平有效。編碼器的輸入為高電平有效。 Y1 Y0 I0 I1 I2 I3 （a）邏輯框圖）邏輯框圖 4 輸輸 入入 二進制碼輸二進制碼輸 出出 11 01 10 00 321032100 321032101 IIIIIIIIY IIIIIIIIY 1. 普通編碼器普

17、通編碼器 321032100 321032101 IIIIIIIIY IIIIIIIIY I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 當所有的輸入都為當所有的輸入都為1時，時， Y1Y0 = ？Y1Y0 = 00 無法輸出有效編碼。無法輸出有效編碼。 結論：普通編碼器不能同時輸入兩個已上的有效編碼信號結論：普通編碼器不能同時輸入兩個已上的有效編碼信號 I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 I2 = I3 = 1 , I1= I0= 0時，時， Y1Y0 = ？ Y1Y0 = 00 2. 2. 優(yōu)先編碼器優(yōu)先編碼器 優(yōu)先編碼器

18、的提出：優(yōu)先編碼器的提出： 實際應用中，經常有兩實際應用中，經常有兩 個或更多輸入編碼信號個或更多輸入編碼信號 同時有效。同時有效。 必須根據輕重緩急，規(guī)定好這些外設允許操作的先后次必須根據輕重緩急，規(guī)定好這些外設允許操作的先后次 序，即優(yōu)先級別。序，即優(yōu)先級別。 識別多個編碼請求信號的優(yōu)先級別，并進行相應編碼的邏識別多個編碼請求信號的優(yōu)先級別，并進行相應編碼的邏 輯部件稱為優(yōu)先編碼器。輯部件稱為優(yōu)先編碼器。 42 線優(yōu)先編碼器設計線優(yōu)先編碼器設計 （1）列出功能表）列出功能表 輸輸 入入輸輸 出出 I0I1I2I3Y1Y0 100000 10001 1010 111 高高 低低 輸入編碼信號

19、高電平有效，輸出為二進制代碼輸入編碼信號高電平有效，輸出為二進制代碼 輸入編碼信號優(yōu)先級從高到低為輸入編碼信號優(yōu)先級從高到低為I0I3 輸入為編碼信號輸入為編碼信號I3 I0 輸出為輸出為Y1 Y0 3210 IIIY 321 IIY （2）寫出邏輯表達式）寫出邏輯表達式 （3）畫出邏輯電路）畫出邏輯電路 8線線3線優(yōu)先權編碼器線優(yōu)先權編碼器CD4532的示意框圖、引腳圖的示意框圖、引腳圖 3. 集成電路編碼器集成電路編碼器 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

20、16 I4 I5 I6 I7 EI Y2 Y1 GND VCC EO GS I3 I2 I1 I0 Y0 EI=1,EI=1,編碼器工作；編碼器工作；GS=1GS=1編碼器輸出有效；編碼器輸出有效； EO=1,EO=1,有效有效0 0輸出輸出 I2 1 1 1 1 1 1 1 1 1 1 1 & & 1 & 1 & & 1 & 1 G S 1 E 1 1 & I1 I7 I6 I5 I4 I3 I0 E I Y2 Y1 Y0 CD4532電路圖電路圖 優(yōu)先編碼器優(yōu)先編碼器CD4532功能表功能表 輸輸 入入輸輸 出出 EII7I6I5I4I3I2I1I0Y2Y1Y0GSEO LLLLLL HL

21、LLLLLLLLLLLH HHHHHHL HLHHHLHL HLLHHLHHL HLLLHHLLHL HLLLLHLHHHL HLLLLLHLHLHL HLLLLLLHLLHHL HLLLLLLLHLLLHL 兩片兩片CD4532構成構成1616線線-4-4線優(yōu)先編碼器線優(yōu)先編碼器 。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1

22、 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 譯碼器的分類：譯碼器的分類： 譯碼譯碼：將二進制代碼翻譯成代表某一特定含義的信號的過程將二進制代碼翻譯成代表某一特定含義的信號的過程 1 1 、譯碼器的概念與分類譯碼器的概念與分類 譯碼器譯碼器：具有譯碼功能的邏輯電路稱為譯碼器具有譯碼功能的邏輯電路稱為譯碼器。 唯一地址譯碼器唯一地址譯碼器 代碼變換器代碼變換器 將一系列代碼轉換成與之一一對應的有效信號。將一系列代碼轉換成與之一一對應的有效信號。 將一種代碼轉換成另一種代碼。將一種代碼轉換成另一種代碼。 二進制譯碼器二進制譯碼器

23、 二二十進制譯碼器十進制譯碼器 顯示譯碼器顯示譯碼器 常見的唯一地址譯碼器：常見的唯一地址譯碼器： 4.4.2 譯碼器譯碼器/ /數據分配器數據分配器 2 2線線-4-4線譯碼器的邏輯電路分析線譯碼器的邏輯電路分析 1 A1 1 1 A0 & & & & E 0Y 1Y 2Y 3Y LHHHHHL HLHHLHL HHLHHLL HHHLLLL HHHHH Y3Y2Y1Y0A0A1E 輸出輸出輸輸 入入 功能表功能表 01 0AAEY 01 1AAEY 01 2AAEY 01 3AAEY （1） 二進制譯碼器二進制譯碼器 x0 x1 xn-1 y0 y1 21 n y EI 使能輸入使能輸入

24、二進制二進制 譯碼器譯碼器 n 個輸個輸 入端入端 使能輸使能輸 入端入端 2n個輸個輸 出端出端 設輸入端的個數為設輸入端的個數為n，輸出端的個數為，輸出端的個數為M 則有則有 M=2n 2、集成電路譯碼器、集成電路譯碼器 (a) 74HC139集成譯碼器（集成譯碼器（24譯碼器）譯碼器） Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E LHHHHHL HLHHLHL HHLHHLL HHHLLLL HHHHH Y3Y2Y1Y0A0A1E 輸出輸出輸輸 入入 功能表功能表 邏輯符號邏輯符號 (b) 74HC138(74LS138)集成譯碼器集成譯碼器 A0 A

25、1 A2 1E 2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引腳圖引腳圖 邏輯圖邏輯圖 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74HC138集成譯碼器內部結構集成譯碼器內部結構 邏輯圖邏輯圖 E3 A0 A1 A2 1 1 0Y 1Y 1 2Y 3Y 1 1 1 1 & & & & & & & & 1 1 1 4Y 5Y 6Y 7Y 2 E 1E & & & & & & & & & 74HC138集成譯碼器功能表集成譯碼器功

26、能表 2E1 E 0Y1 Y 2Y3Y4Y 5Y 6Y 7Y LHHHHHHHHHHLLH HLHHHHHHLHHLLH HHLHHHHHHLHLLH HHHLHHHHLLHLLH HHHHLHHHHHLLLH HHHHHLHHLHLLLH HHHHHHLHHLLLLH HHHHHHHLLLLLLH HHHHHHHHL HHHHHHHHHX HHHHHHHHH A2E3 輸輸 出出輸輸 入入 A1A0 2E1 E 0Y1 Y 2Y3Y4Y 5Y 6Y 7Y LHHHHHHHHHHLLH HLHHHHHHLHHLLH HHLHHHHHHLHLLH HHHLHHHHLLHLLH HHHHLHHHH

27、HLLLH HHHHHLHHLHLLLH HHHHHHLHHLLLLH HHHHHHHLLLLLLH HHHHHHHHL HHHHHHHHHX HHHHHHHHH A2E3 輸輸 出出輸輸 入入 A1A0 012 0AAAY 012 1AAAY 012 2AAAY 012 3AAAY 012 5AAAY 012 6AAAY 012 4AAAY 012 7AAAY A B C E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3 1 1、已知下圖所示電路的、已知下圖所示電路的輸入信號波形，試畫出譯碼器輸出的波形。輸入信號波形，試畫出譯碼器輸出的波形。 譯碼器的應用譯碼器的應用 74HC138 Y

28、0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 E3 E2 E1 A 0 A 1 A 2 A 0 +5V E Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 C B A 74H C138 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1/274H C139 B0 B1 B2 B3 B4 (0) Y0 Y1 Y2 Y3 E A0 A1 24 L 0L 7 L 8 L 15L 16L 23 L 31 L 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (I) 74H C1

29、38 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (II) (III) 2、譯碼器的擴展譯碼器的擴展 用用74X139和和74X138構成構成5線線-32線譯碼器線譯碼器 3 3線線8 8線譯碼器的線譯碼器的 含三變量函數的全部最小項。含三變量函數的全部最小項。Y Y0 0 Y Y7 7 基于這一點用該器件能夠方便地實現三變量邏輯函數?；谶@一點用該器件能夠方便地實現三變量邏輯函數。 3、用譯碼器實現邏輯函數。、用譯碼器實現邏輯函數。 012 0AAAY

30、 0 m 1 1mCBAY 7 7mCBAY 2 2mBCAY . . . 當當E3 =1 ，E2 = E1 = 0時時 7620 mmmm 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 7620 mmmm ABCAL 用一片用一片74HC138實現函數實現函數 首先將函數式變換為最小項之和的形式首先將函數式變換為最小項之和的形式 在譯碼器的輸出端加一個與非門，即可實現給定的組合在譯碼器的輸出端加一個與非門，即可實現給定的組合 邏輯函數邏輯函數. +5V A B C L & 7620YYYY ABCCABCBACBAL 數據分配器：相當于多

31、輸出的單刀多擲開關，是一種能將數據分配器：相當于多輸出的單刀多擲開關，是一種能將 從數據分時送到多個不同的通道上去的邏輯電路。從數據分時送到多個不同的通道上去的邏輯電路。 數據分配器示意圖數據分配器示意圖 數數據據輸輸入入 通通道道選選擇擇信信號號 Y0 Y1 Y7 用用74HC138組成數據分配器組成數據分配器 用譯碼器實現數據分配器用譯碼器實現數據分配器 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 +5V D= E2 Y0 Y0 0 1 0 CBAEDECBAEEEY1 3 12 32 當當ABC = 010 時，時， Y2=D C

32、B A 輸輸 入入輸輸 出出 E3E E1 1E E2 2A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7 LLXXXXHHHHHHHH HLDLLLDHHHHHHH HLDLLHHDHHHHHH HLDLHLHHDHHHHH HLDLHHHHHDHHHH HLDHLLHHHHDHHH HLDHLHHHHHHDHH HLDHHLHHHHHHDH HLDHHHHHHHHHHD 74HC138譯碼器作為數據分配器時的功能表譯碼器作為數據分配器時的功能表 1 2 3 4 5 6 7 89 10 11 12 13 14 15 16 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 0 GND Y 7 Y

33、 8 Y 9 A 3 A 2 A 1 A 0 VCC A0 A1 A2 A3 1 1 1 1 1 1 1 1 & & & & & & & & & & Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 功能：將功能：將8421BCD碼譯成為碼譯成為10 個狀態(tài)輸出。個狀態(tài)輸出。 （2） 集成二集成二十進制譯碼器十進制譯碼器74HC42 功能表功能表 P148P148 十進十進 制數制數 BCD輸入輸入輸輸 出出 A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9 0LLLLLHHHHHHHHH 1LLLHHLHHHHHHHH 2LLHLHHLHHHHHHH 3LLHHHHHLHH

34、HHHH 4LHLLHHHHLHHHHH 5LHLHHHHHHLHHHH 6LHHLHHHHHHLHHH 7LHHHHHHHHHHLHH 8HLLLHHHHHHHHLH 9HLLHHHHHHHHHHL 例例4.4.5 BCD譯碼器譯碼器74HC42輸入端輸入端 波形如（波形如（b）所示，畫出）所示，畫出 輸出端波形輸出端波形 （3）七段七段顯示譯碼器顯示譯碼器 脈脈沖沖信信號號 計計數數器器 譯譯碼碼器器 驅驅動動器器 顯顯示示器器 KHz 發(fā)光二極管可以單獨封裝，也可以 組合封裝為LED數碼管。 發(fā)光二極管按驅動方式又分為共陽 極和共陰極接法。 輸入低有效輸入低有效 輸入高有效輸入高有效 共

35、陽極接法共陽極接法 共陰極接法共陰極接法 abf g cde a b c d e f g cde a b fg abf g cde V5 常用的集成七段顯示譯碼器常用的集成七段顯示譯碼器 -CMOS七段顯示譯碼器七段顯示譯碼器74HC4511 a b c d e f g D 0 74HC4511 D 3 D2 D1 LT BL LE LT HHLHHHHHLLHHHL9 HHHHHHHLLLHHHL8 LLLLHHHHHHLHHL7 HHHHHLLLHHLHHL6 HHLHHLHHLHLHHL5 HHLLHHLLLHLHHL4 HLLHHHHHHLLHHL3 HLHHLHHLHLLHHL2 L

36、LLLHHLHLLLHHL1 LHHHHHHLLLLHHL0 gfedcba 字形字形 輸輸 出出輸輸 入入 十進十進 制或功制或功 能能D3 D2D1D0 BLLE CMOS七段顯示譯碼器七段顯示譯碼器74HC4511功能表功能表 *HHH鎖鎖 存存 熄滅熄滅LLLLLLLHL滅滅 燈燈 HHHHHHH L 燈燈 測測 試試 熄滅熄滅LLLLLLLHHHHHHL15 熄滅熄滅LLLLLLLLHHHHHL14 熄滅熄滅LLLLLLLHLHHHHL13 熄滅熄滅LLLLLLLLLHHHHL12 熄滅熄滅LLLLLLLHHLHHHL11 熄滅熄滅 LLLLLLLLHLHHHL10 LT gfedc

37、ba 字形字形 輸輸 出出輸輸 入入十進十進 制制 或功或功 能能 BLLE D3D2D1D0 CMOS七段顯示譯碼器七段顯示譯碼器74HC4511功能表功能表(續(xù)續(xù)) oLT 燈測試，顯示燈測試，顯示8 BL 滅燈，消除首尾無效滅燈，消除首尾無效0 LE 0輸出隨輸入變化，輸出隨輸入變化，1鎖存輸入鎖存輸入 例例 由由74HC4511構成構成24小時及分鐘的譯碼電路如圖所示，小時及分鐘的譯碼電路如圖所示， 試分析小時高位是否具有零熄滅功能。試分析小時高位是否具有零熄滅功能。 H7 H6 H5 H4 0 (0) 4511 4 顯顯示示器器4 1 (0) (I) (II) (III) ag ag

38、 ag ag LT LE BL (III) D3 D2 D1 D0 LT LE BL (I) LT LE BL (II) LT LE BL 1 H3 H2 H1 H0 M 7 M 6 M 5 M 4 M 3 M 2 M 1 M 0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 4.3.3 數據選擇器數據選擇器 1 1、數據選擇器的定義與功能、數據選擇器的定義與功能 數據選擇器：能實現數數據選擇器：能實現數 據選擇功能的邏輯電路據選擇功能的邏輯電路 。它的作用相當于多個。它的作用相當于多個 輸入的單刀多擲開關，輸入的單刀多擲開關， 又稱又稱“多路開關多路開關” 。 通通

39、道道選選擇擇 數數據據輸輸出出 I0 I1 1 2 n I S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 4選選1數據選擇器數據選擇器 2 2 位地位地 址碼輸入址碼輸入 端端 使能信號輸使能信號輸 入端，低電入端，低電 平有效平有效 1 1路數據輸路數據輸 出端出端 （1 1）邏輯電路）邏輯電路 數數 據據 輸輸 入入 端端 （2 2）工作原理及邏輯功能）工作原理及邏輯功能 0 0 I I3 3 0 1 1 0 1 1 =1=1=0=0 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 301201101001 ISSISSISSISSY 33

40、221100 mImImImIY 01 Y S0S1 E 地址地址使能使能 輸出輸出 輸輸 入入 功能表功能表 000I0 001I1 010I2 011I3 74LS151功能框功能框圖圖 D7 Y Y E 7474HC151151 D6 D5 D4 D3 D2 D1 D0 S2S1 S0 2、集成電路數據選擇器、集成電路數據選擇器 8選選1數據選擇器數據選擇器74HC151 2 2、集成電路數據選擇器、集成電路數據選擇器 E D0 D1 D2 D3 D4 D5 D6 D7 S0 S1 S2 Y Y 1 1 1 1 1 1 1 & & & & & & & & & & 2 2個互補個互補 輸出

41、端輸出端 8 8 路數據路數據 輸入端輸入端 1 1個使能個使能 輸入端輸入端 3 3 個地址個地址 輸入端輸入端 74LS151的邏輯圖的邏輯圖 輸 入輸 出 使 能 選 擇 YY ES2S1S0 HXXXLH LLLLD0 LLLHD1 LLHLD2 LLHHD3 LHLLD4 LHLHD5 LHHLD6 LHHHD7 3、74LS151的功能表的功能表 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 D 70126012 501240123012 201210120012 DSSSDSSS DSSSDSSSDSSS DSSSDSSSDSSSY ii i mDY 7 0 當當E

42、=1時，時，Y=1 。 當當E=0時時 比較比較Y與與L，當，當 D3=D5=D6=D7= 1 D0=D1=D2=D4=0時時， D7E 74HC151 D6D5D4D3D2D1D0 S2 S1 S0 L Y X Y Z 1 0 Y=L 例例1 試用試用8選選1數據選擇器數據選擇器 74LS151產生邏輯函數產生邏輯函數 XYZYXYZXL ZXYXYZYXYZX XYZYXYZXL Z )Z(Z 0 E 2 SX 1 SY 0 SZ 7766554433221100 DmDmDmDmDmDmDmDmY 7653 mmmmL 解解: 5 5、數據選擇器、數據選擇器74LS151的的應用應用 利

43、用利用8 8選選1 1數據選擇器組成函數產生器的一般步驟數據選擇器組成函數產生器的一般步驟 a a、將函數變換成最小項表達式、將函數變換成最小項表達式 b b、使器件處于使能狀態(tài)、使器件處于使能狀態(tài) c c、地址、地址信號信號S2、 S1 、 S0 作為函數的輸入變量作為函數的輸入變量 d d、一個數據輸入、一個數據輸入D0D7信號對應地址變量的一個最信號對應地址變量的一個最 小項。比如邏輯表達式中僅有小項。比如邏輯表達式中僅有mi ,則相應則相應Di =1，其他，其他 的數據輸入端均為的數據輸入端均為0。 總結總結: : 4.4.5 算術運算電路算術運算電路 A B S C HA FA Ai

44、 Bi Ci-1 Ci Si 在兩個在兩個1 1位二進制數相加時，不考慮低位來的進位的相加位二進制數相加時，不考慮低位來的進位的相加 -半加半加 在兩個二進制數相加時，考慮低位進位的相加在兩個二進制數相加時，考慮低位進位的相加 -全加全加 加法器分為半加器和全加器兩種。加法器分為半加器和全加器兩種。 半加器半加器全加器全加器 1 1、半加器和全加器、半加器和全加器 兩個兩個4 4 位二進制數相加位二進制數相加: : （1 1） 1 1位半加器（位半加器（Half Adder） 不考慮低位進位，將兩個不考慮低位進位，將兩個1 1位二進制數位二進制數A、B相加的器件。相加的器件。 半加器的真值表半

45、加器的真值表 邏輯表達式邏輯表達式 1 0 0 0 C 011 110 101 000 SBA 半加器的真值表半加器的真值表 A B =1 & C=AB BAS BABAS C = AB 邏輯圖邏輯圖 （2 2） 全加器（全加器（Full Adder） 11 10 10 01 10 01 01 00 全加器真值表全加器真值表 全加器能進行加數、被加數和低位來的進位信號相加，全加器能進行加數、被加數和低位來的進位信號相加， 并根據求和結果給出該位的進位信號。并根據求和結果給出該位的進位信號。 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 111 011 101 001 110 010 100 000 CSCBA i iiii CBA ABCCBACBACBAS i iio )( CBAAB BCACBAABC S A B Ci Co BA i CBA AB i )(CBA 1 CO CO A B S C O C i C O C I 于是可得全加器的邏輯表達式為于是可得全加器的