基于FPGA的FFT處理器的研究

1、基于fpga的fft處理器的研究 目    錄中文摘要11   緒論11.1  eda技術(shù)及其發(fā)展簡介  21.2  可編程邏輯器件  31.3  dsp技術(shù)及其應(yīng)用簡介41.4  兩類dsp解決方案的比較52   fpga設(shè)計(jì)簡介  72.1  工具的選擇 72.2  quartus ii設(shè)計(jì)實(shí)現(xiàn)流程92.2.1  建立工作庫文件夾和編輯設(shè)計(jì)文件92.2.2  創(chuàng)建工程  92.2.3  編譯前

2、設(shè)置 102.2.4  全程編譯 112.2.5  時(shí)序仿真 122.2.6  應(yīng)用rtl電路圖觀察器132.3  fpga的結(jié)構(gòu)和原理  143 fft的fpga實(shí)現(xiàn) 153.1引言   153.2fft的基本概念 153.2.1fft的推導(dǎo) 153.2.2算法種類 173.2.3ditfft算法193.2.4運(yùn)算量的比較 233.2.5原位計(jì)算和碼位倒讀243.3fft部分模塊的fpga實(shí)現(xiàn) 243.3.1單級蝶形運(yùn)算模塊243.3.2蝶形因子的仿真實(shí)現(xiàn)27結(jié)論 28參考文獻(xiàn) 28英文摘要 29致謝 29附錄 30基于f

3、pga的fft處理器的研究 摘要：快速傅立葉變換fft是信號分析與處理中的重要變換dft的快速算法，隨著電子器件和信號處理技術(shù)的發(fā)展，這種變換必將得到更為廣泛的研究和應(yīng)用。本文討論了1種基于fpga的fft處理器，并設(shè)計(jì)了fft的部分模塊。結(jié)合高速、實(shí)時(shí)快速傅里葉變換（fft）的實(shí)際需求,在分析了基、按時(shí)間抽?。╠it）fft算法的基礎(chǔ)上,采用多級串行的同步流水線結(jié)構(gòu),利用現(xiàn)場可編程門陣列（fpga）完成8點(diǎn)fft。該結(jié)構(gòu)采用了基于流水線結(jié)構(gòu)和快速并行乘法器的蝶形處理器。乘法器采用基2算法，以8點(diǎn)復(fù)數(shù)fft為實(shí)例設(shè)計(jì)相應(yīng)的控制電路。此fft結(jié)構(gòu)使用vhdl語言完成了部分模塊的設(shè)計(jì)，用

4、quartus ii軟件進(jìn)行了仿真和驗(yàn)證。結(jié)果表明,利用fpga實(shí)現(xiàn)復(fù)雜的數(shù)字信號處理(dsp)算法是完全可行的，且在此基礎(chǔ)上易于擴(kuò)展為大點(diǎn)數(shù)fft運(yùn)算結(jié)構(gòu)。關(guān)鍵詞：現(xiàn)場可編程門陣列；快速傅立葉變換；蝶形處理器；按時(shí)間抽取fft算法based on fpga abstract: with the developments of electronic technology, the fft, a high-speed algorithm of dft which is an important transform of the signal analyzing and processi

5、ng, will be applied broadly. the research of fft processor based on fpga is discussed and the part of fft processor module is designed in this paper. this paper is dedicated to the description of design and implementation of a high speed and real-time fft processor with fpga. synchronously pipelined

6、 architecture which is based on fft algorithm of radix 2 and dit(decimation in time) is utilized to achieve high throughput. this fft architecture is based on a butterfly processor which employs pipeline architecture and fast parallel multiplier. a control unite is designed for 8 points complex numb

7、er fft. the fft structure is written in vhdl, synthesized in fpga, and proceeded simulation and validation based on the software quartus ii. an example demonstrates that the high-performance fpga is suitable for complicated digital signal processing, and this fft structure is easy to expand more poi

8、nts fft structure.keywords: fpga; fft; butterfly processor; dit-fft1  緒論眾所周知，信號與信號處理是信息科學(xué)中近10幾年來發(fā)展最為迅速的學(xué)科之1。而現(xiàn)場可編程門陣列fpga（field programmable gate array）正處于革命性數(shù)字信號處理的前沿。全新的fpga系列正在越來越多地替代專用集成電路asic（application specific integrated circuit）和可編程數(shù)字信號處理器pdsp（programmable digital signal processor）用作前端

9、數(shù)字信號處理的運(yùn)算。fpga具有許多與asic相同的特點(diǎn)，如：在規(guī)模、重量和功耗等方面都有所降低。而且吞吐量更高、能夠更好的防止未授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)1步降低，開發(fā)時(shí)間也大大縮短。還具有在線路中可重復(fù)編程的特性。從而可以產(chǎn)生更為經(jīng)濟(jì)的設(shè)計(jì)。正如我們現(xiàn)在已經(jīng)看到的，隨著fpga在數(shù)字信號處理中的大規(guī)模應(yīng)用，正在日漸深入地影響我們的生產(chǎn)和生活，也必將在這1領(lǐng)域引起深刻的變革。    dft是信號分析與處理中的1種重要變換。因直接計(jì)算dft的計(jì)算量與變換區(qū)間長度的平方成正比，當(dāng) 較大時(shí)，計(jì)算量太大，所以在fft出現(xiàn)以前，直接用dft算法進(jìn)行譜分析和信號的實(shí)時(shí)處理

10、是不切實(shí)際的。直到1965年j.w.cooley和j.w.tukey對dft提出了1種快速、通用的算法，稱之為快速傅里葉變換（fft，fast fourier transform），也稱為“庫利圖基（cooley-tukey）算法”。使得dft得到了廣泛的應(yīng)用，并推動(dòng)了數(shù)字信號處理技術(shù)的迅速發(fā)展。fft不是1種新的變換，而僅是dft的快速算法。他使信號的實(shí)時(shí)處理和設(shè)備的簡化得以實(shí)現(xiàn)。fft的應(yīng)用非常廣泛，比如應(yīng)用在信號的頻譜分析、信號的濾波、快速卷積等方面。從此，離散時(shí)間系統(tǒng)的研究與應(yīng)用在許多方面取代了傳統(tǒng)的連續(xù)時(shí)間系統(tǒng)，20世紀(jì)70年代初，國外市場就已經(jīng)開始出售fft的專用硬件，現(xiàn)在fft處理機(jī)已成為相當(dāng)普通的計(jì)算機(jī)外圍設(shè)備。本文就是