計算機組成原理_數(shù)值的機器運算

1、西華師范大學西華師范大學 1 西華師范大學西華師范大學西華師范大學西華師范大學 2 運算器是計算機進行算術運算和邏運算器是計算機進行算術運算和邏 輯運算的主要部件，運算器的邏輯結(jié)構輯運算的主要部件，運算器的邏輯結(jié)構 取決于機器的指令系統(tǒng)、數(shù)據(jù)表示方法取決于機器的指令系統(tǒng)、數(shù)據(jù)表示方法 和運算方法等。本章主要討論數(shù)值數(shù)據(jù)和運算方法等。本章主要討論數(shù)值數(shù)據(jù) 在計算機中實現(xiàn)算術運算和邏輯運算的在計算機中實現(xiàn)算術運算和邏輯運算的 方法，以及運算部件的基本結(jié)構和工作方法，以及運算部件的基本結(jié)構和工作 原理。原理。 西華師范大學西華師范大學 運算器的設計方法運算器的設計方法 作為計算機的核心部件作為計算機

2、的核心部件運算器，它所運算器，它所 具有的只是簡單的算術、邏輯運算以及移具有的只是簡單的算術、邏輯運算以及移 位、計數(shù)等功能，因此計算機中對數(shù)據(jù)信位、計數(shù)等功能，因此計算機中對數(shù)據(jù)信 息的加工的基本思想就是：將各種復雜的息的加工的基本思想就是：將各種復雜的 運算處理分解為最基本的算術運算和邏輯運算處理分解為最基本的算術運算和邏輯 運算。運算。 2021-6-213 西華師范大學西華師范大學 ( (1) ) 如何構成一位全加器。如何構成一位全加器。 （2）將）將N個一位全加器通過加法進位鏈連接構成個一位全加器通過加法進位鏈連接構成N位并行位并行 加法器；加法器； （3）將加法器擴展為多功能的算術

3、）將加法器擴展為多功能的算術/邏輯運算部件；邏輯運算部件； （4）將加法器與移位器組合，構成定點乘法器與除法器）將加法器與移位器組合，構成定點乘法器與除法器 。將計算定點整數(shù)的階碼運算器和計算定點小數(shù)的尾數(shù)。將計算定點整數(shù)的階碼運算器和計算定點小數(shù)的尾數(shù) 運算器組合構成浮點運算器；運算器組合構成浮點運算器； （5）在算術）在算術/邏輯運算部件的基礎上，配合各類相關的寄邏輯運算部件的基礎上，配合各類相關的寄 存器，構成計算機中的運算器。存器，構成計算機中的運算器。 2021-6-21 運算器的邏輯組織結(jié)構設計分為以下層次：運算器的邏輯組織結(jié)構設計分為以下層次： 西華師范大學西華師范大學 本章學習

4、內(nèi)容本章學習內(nèi)容 4.1 基本算術運算的實現(xiàn)基本算術運算的實現(xiàn) 4.2 定點加減運算定點加減運算 4.3 帶符號數(shù)的移位和舍入操作帶符號數(shù)的移位和舍入操作 4.4 定點乘法運算定點乘法運算 4.5 定點除法運算定點除法運算 4.6 規(guī)格化浮點運算規(guī)格化浮點運算 4.7 十進制整數(shù)的加法運算十進制整數(shù)的加法運算 4.8 邏輯運算與實現(xiàn)邏輯運算與實現(xiàn) 4.9 運算器的基本組成與實例運算器的基本組成與實例 5 西華師范大學西華師范大學 本章學習要求本章學習要求 掌握：定點補碼加法和減法運算方法掌握：定點補碼加法和減法運算方法 理解：理解：3 3種溢出檢測方法種溢出檢測方法 理解理解：補碼移位運算和常

5、見的舍入操作方法：補碼移位運算和常見的舍入操作方法 了解了解：串行加法器與并行加法器串行加法器與并行加法器 理解理解：進位產(chǎn)生和進位傳遞進位產(chǎn)生和進位傳遞 掌握：定點原碼、補碼乘法運算方法掌握：定點原碼、補碼乘法運算方法 掌握：定點原碼、補碼加減交替除法運算方法掌握：定點原碼、補碼加減交替除法運算方法 理解：浮點加減乘除運算理解：浮點加減乘除運算 理解：邏輯運算理解：邏輯運算 了解：運算器的基本結(jié)構及浮點協(xié)處理器了解：運算器的基本結(jié)構及浮點協(xié)處理器 6 西華師范大學西華師范大學 4.1 基本算術運算的實現(xiàn)基本算術運算的實現(xiàn) 計算機中最基本的算術運算是加法運計算機中最基本的算術運算是加法運 算，

6、不論加、減、乘、除運算最終都可算，不論加、減、乘、除運算最終都可 以歸結(jié)為加法運算。所以在此討論最基以歸結(jié)為加法運算。所以在此討論最基 本的運算部件本的運算部件加法器，以及并行加加法器，以及并行加 法器的進位問題。法器的進位問題。 7 西華師范大學西華師范大學 4.1.1 加法器加法器 1.全加器全加器 全加器（全加器（FA）是最基本的加法單元是最基本的加法單元 ，它有三個輸入量：操作數(shù)，它有三個輸入量：操作數(shù)Ai和和Bi、低位低位 傳來的進位傳來的進位Ci-1，兩個輸出量：本位和兩個輸出量：本位和Si 、向高位的進位向高位的進位Ci。 圖圖4-1 全加器的邏輯框圖全加器的邏輯框圖 8 FA

7、AiBi Si CiCi-1 西華師范大學西華師范大學 全加器真值表全加器真值表 9 AiBiCi-1SiCi 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 西華師范大學西華師范大學西華師范大學西華師范大學 10 根據(jù)真值表，可得到全加器的邏輯表達式為：根據(jù)真值表，可得到全加器的邏輯表達式為： Si=Ai Bi Ci-1 Ci=AiBi+(Ai Bi)Ci-1 全加器的邏輯表達式全加器的邏輯表達式 西華師范大學西華師范大學 2.串行加法器與并行加法器串行加法器與并行加法器 加法器有

8、串行和并行之分。在串行加法器有串行和并行之分。在串行 加法器中，只有一個全加器，數(shù)據(jù)逐位加法器中，只有一個全加器，數(shù)據(jù)逐位 串行送入加法器進行運算；并行加法器串行送入加法器進行運算；并行加法器 則由多個全加器組成，其位數(shù)的多少取則由多個全加器組成，其位數(shù)的多少取 決于機器的字長，數(shù)據(jù)的各位同時運算。決于機器的字長，數(shù)據(jù)的各位同時運算。 11 西華師范大學西華師范大學西華師范大學西華師范大學 12 串行加法器器件少、成本低，但運算速度慢，串行加法器器件少、成本低，但運算速度慢， 并行加并行加法器同法器同時對數(shù)據(jù)的各位相加，主要解決時對數(shù)據(jù)的各位相加，主要解決 加法的最長運算時間問題。雖然操作數(shù)的

9、各位是同加法的最長運算時間問題。雖然操作數(shù)的各位是同 時提供的，但低位運算所產(chǎn)生的進位會影響高位的時提供的，但低位運算所產(chǎn)生的進位會影響高位的 運算結(jié)果。運算結(jié)果。 例如：例如：11111111和和00000101相加，最低位產(chǎn)生的進位將相加，最低位產(chǎn)生的進位將 逐位影響至最高位，逐位影響至最高位， 并行加法器的最長運算時間主要是由進位信號并行加法器的最長運算時間主要是由進位信號 的傳遞時間決定的，而每個全加器本身的求和延遲的傳遞時間決定的，而每個全加器本身的求和延遲 只是次要因素。只是次要因素。 提提高并行加法器速度的關鍵是盡量加快進位產(chǎn)生和高并行加法器速度的關鍵是盡量加快進位產(chǎn)生和 傳遞的

10、速度。傳遞的速度。 2.串行加法器與并行加法器串行加法器與并行加法器 西華師范大學西華師范大學西華師范大學西華師范大學 13 并行加法器中的每一個全加器都有一個從并行加法器中的每一個全加器都有一個從 低位送來的進位輸入和一個傳送給高位的進位低位送來的進位輸入和一個傳送給高位的進位 輸輸出。傳出。傳遞進位信號的邏輯線路連接起來構成遞進位信號的邏輯線路連接起來構成 的進位網(wǎng)絡稱為進位的進位網(wǎng)絡稱為進位鏈。鏈。 每每一位的進位表達式為：一位的進位表達式為： Ci=AiBi+(Ai Bi)Ci-1 其其中：中：Gi=AiBi為進位產(chǎn)生函數(shù)為進位產(chǎn)生函數(shù) Pi=Ai Bi為進位傳遞函數(shù)為進位傳遞函數(shù) 進

11、位表達式進位表達式Ci=Gi+PiCi-1 4.1.2 進位的產(chǎn)生和傳遞進位的產(chǎn)生和傳遞 西華師范大學西華師范大學西華師范大學西華師范大學 14 圖圖4-3 串行進位的并行加法器串行進位的并行加法器 其中：其中：C1=G1+P1C0 C2=G2+P2C1 Cn=Gn+PnCn-1 串行進位的并行加法器串行進位的并行加法器 FAFAFA C1C2Cn-1 Cn A1B1A2B2AnBn S1S2Sn C0 西華師范大學西華師范大學 串行進位的并行加法器的總延遲時間串行進位的并行加法器的總延遲時間 與字長成正比，字長越長，總延遲時間與字長成正比，字長越長，總延遲時間 就越就越長。長。 若一若一級級

12、“與門與門”、“或門或門”的延遲的延遲時間為時間為tyty， 每每一級全加器的進位延遲時間為一級全加器的進位延遲時間為2 2tyty。 在在字長為字長為n n位的情況位的情況下，不下，不考慮考慮G Gi i、P Pi i的形成時的形成時 間，從間，從C C0 0CCn n的最長延遲時間為的最長延遲時間為2 2ntynty。 15 西華師范大學西華師范大學西華師范大學西華師范大學 16 1 1. .并行進位方式并行進位方式 并行進位又叫先行進位、同時進位，其并行進位又叫先行進位、同時進位，其 特點是各級進位信號同時形成。特點是各級進位信號同時形成。 C1=G1+P1C0 C2=G2+P2C1=G

13、2+P2G1+P2P1C0 C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1 +P4P3P2P1C0 4.1.3 并行加法器的快速進位并行加法器的快速進位 西華師范大學西華師范大學西華師范大學西華師范大學 17 這種進位方式是快速的，若不考慮這種進位方式是快速的，若不考慮G Gi i 、P Pi i的形成時間，從的形成時間，從C C0 0CCn n的最長延遲時的最長延遲時 間僅為間僅為2 2tyty，而與字長無關。但是隨著加而與字長無關。但是隨著加 法器位數(shù)的增加，法器位數(shù)的增加，C Ci i的邏輯表達式

14、會變得的邏輯表達式會變得 越來越長，輸入變量會越來越多，這會越來越長，輸入變量會越來越多，這會 使電路結(jié)構變得很復雜，所以完全采用使電路結(jié)構變得很復雜，所以完全采用 并行進位是不現(xiàn)實的。并行進位是不現(xiàn)實的。 1.1.并行進位方式（續(xù)）并行進位方式（續(xù)） 西華師范大學西華師范大學西華師范大學西華師范大學 18 單級先行進位方式（組內(nèi)并行、組間串行）單級先行進位方式（組內(nèi)并行、組間串行） 以以1616位加法器為例，可分為位加法器為例，可分為4 4組，每組組，每組4 4 位。第一小組組內(nèi)的進位邏輯函數(shù)位。第一小組組內(nèi)的進位邏輯函數(shù)C C1 1、C C2 2、C C3 3、 C C4 4的表達式與前述

15、相同，它們是同時產(chǎn)生的，的表達式與前述相同，它們是同時產(chǎn)生的， 實現(xiàn)上述進位邏輯函數(shù)的電路稱之為實現(xiàn)上述進位邏輯函數(shù)的電路稱之為4 4位先行位先行 進位電路進位電路CLACLA，其延遲時間是其延遲時間是2 2tyty。 利用這種利用這種4 4位的位的CLACLA電路以及進位產(chǎn)生電路以及進位產(chǎn)生/ /傳傳 遞電路和求和電路可以構成遞電路和求和電路可以構成4 4位的位的CLACLA加法器。加法器。 用用4 4個這樣的個這樣的CLACLA加法器，很容易構成加法器，很容易構成1616位的單位的單 級先行進位加法器。級先行進位加法器。 2.2.分組并行進位方式分組并行進位方式 西華師范大學西華師范大學西

16、華師范大學西華師范大學 19 16位單級先行進位加法器 圖圖4-4 16位單級先行進位加法器位單級先行進位加法器 4位CLA 加法器 4位CLA 加法器 4位CLA 加法器 4位CLA 加法器 A4A1A8A5A12A9A16A13 B4B1B8B5B12B9B16B13 S4S1S8S5S12S9S16S13 C4C8C12C16 C0 西華師范大學西華師范大學 16位單級先行進位時間圖 圖圖4-5 16位單級先行進位時間圖位單級先行進位時間圖 20 2 4 6 8 ty Ci C0C1C4C8C12C16 西華師范大學西華師范大學西華師范大學西華師范大學 21 多級先行進位方式（組內(nèi)并行、

17、組間并行）多級先行進位方式（組內(nèi)并行、組間并行） 仍以字長為仍以字長為1616位的加法器作為例子，分析位的加法器作為例子，分析 兩級先行進位加法器的設計方法。第一小組的兩級先行進位加法器的設計方法。第一小組的 進位輸出進位輸出C C4 4可以變成兩個與項相或：可以變成兩個與項相或： C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 =G1*+P1*C0 其中：其中：G1*=G4+P4G3+P4P3G2+P4P3P2G1 P1*=P4P3P2P1 Gi*稱為組進位產(chǎn)生函數(shù)稱為組進位產(chǎn)生函數(shù) Pi*稱為組進位傳遞函數(shù)稱為組進位傳遞函數(shù) 2.2.分組并行進位方式（續(xù)）分組并

18、行進位方式（續(xù)） 西華師范大學西華師范大學西華師范大學西華師范大學 22 依次類推，可以得到：依次類推，可以得到： C8=G2*+P2*C4=G2*+P2*G1*+P2*P1*C0 C12=G3*+P3*G2+P3*P2*G1*+P3*P2*P1*C0 C16=G4*+P4*G3*+P4*P3*G2*+P4*P3*P2*G1* +P4*P3*P2*P1*C0 西華師范大學西華師范大學西華師范大學西華師范大學 23 成組先行進位電路成組先行進位電路BCLABCLA，其延遲時間其延遲時間 是是2 2tyty。利用這種利用這種4 4位的位的BCLABCLA電路以及進位電路以及進位 產(chǎn)生產(chǎn)生/ /傳遞

19、電路和求和電路可以構成傳遞電路和求和電路可以構成4 4位的位的 BCLABCLA加法器。加法器。1616位的兩級先行進位加法器位的兩級先行進位加法器 可由可由4 4個個BCLABCLA加法器和加法器和1 1個個CLACLA電路組成。電路組成。 西華師范大學西華師范大學西華師范大學西華師范大學 24 16位兩級先行進位加法器 圖圖4-6 16位兩級先行進位加法器位兩級先行進位加法器 CLA電路 BCLA 加法器 BCLA 加法器 BCLA 加法器 BCLA 加法器 A4A1A8A5A12A9A16A13 B16B13B12B9B8B5B4B1 S4S1S8S5S12S9S16S13 C0 C16

20、 . P2P1P3P4G1G2G3G4 C4C8C12 * 西華師范大學西華師范大學西華師范大學西華師范大學 25 若不考慮若不考慮G Gi i、P Pi i的形成時間，的形成時間，C C0 0經(jīng)過經(jīng)過 2 2tyty產(chǎn)生第一小組的產(chǎn)生第一小組的C C1 1、C C2 2、C C3 3及所有組進及所有組進 位產(chǎn)生函數(shù)位產(chǎn)生函數(shù)G Gi i* *和組進位傳遞函數(shù)和組進位傳遞函數(shù)P Pi i* *；再再 經(jīng)過經(jīng)過2 2tyty，由由CLACLA電路產(chǎn)生電路產(chǎn)生C C4 4、C C8 8、C C12 12、 、C C16 16； ； 再經(jīng)過再經(jīng)過2 2tyty后，才能產(chǎn)生第二、三、四小后，才能產(chǎn)生第

21、二、三、四小 組內(nèi)的組內(nèi)的C C5 5C C7 7、C C9 9C C11 11、 、C C13 13 C C15 15。 。此時加此時加 法器的最長進位延遲時間是法器的最長進位延遲時間是6 6tyty。 2.分組并行進位方式（續(xù)）分組并行進位方式（續(xù)） 西華師范大學西華師范大學西華師范大學西華師范大學 26 16位兩級先行進位時間圖位兩級先行進位時間圖 圖圖4-7 16位兩級先行進位時間圖位兩級先行進位時間圖 2 4 6 ty Ci C0C1C4C8C12C16 * 西華師范大學西華師范大學西華師范大學西華師范大學 27 定點數(shù)的加減運算包括原碼、補碼定點數(shù)的加減運算包括原碼、補碼 和反碼和

22、反碼3 3種帶符號數(shù)的加減運算，其中補種帶符號數(shù)的加減運算，其中補 碼加減運算實現(xiàn)起來最方便。碼加減運算實現(xiàn)起來最方便。 4.2 定點加減運算定點加減運算 西華師范大學西華師范大學西華師范大學西華師范大學 28 原碼加減運算規(guī)則：原碼加減運算規(guī)則： 參加運算的操作數(shù)取其絕對值；參加運算的操作數(shù)取其絕對值； 若做加法，則兩數(shù)直接相加，若做減法，則若做加法，則兩數(shù)直接相加，若做減法，則 將減數(shù)先變一次補，再進行加法運算；將減數(shù)先變一次補，再進行加法運算； 運算之后，可能有兩種情況：運算之后，可能有兩種情況： 有進位，結(jié)果為正，即得到正確的結(jié)果。有進位，結(jié)果為正，即得到正確的結(jié)果。 無進位，結(jié)果為負

23、，則應再變一次補，才無進位，結(jié)果為負，則應再變一次補，才 能得到正確的結(jié)果。能得到正確的結(jié)果。 結(jié)果加上符號位。結(jié)果加上符號位。 通常，把運算之前的變補稱為前變補，運算之通常，把運算之前的變補稱為前變補，運算之 后的變補稱為后變補。后的變補稱為后變補。 4.2.1 原碼加減運算原碼加減運算 西華師范大學西華師范大學西華師范大學西華師范大學 ( X + Y )補 = X補 + Y補 （1） ( X - Y )補 = X補 + (-Y)補 （2） 4.2.2 補碼加減運算補碼加減運算 根據(jù)補碼加法公式可推出：根據(jù)補碼加法公式可推出： X-YX-Y補 補= =X+(-Y)X+(-Y)補 補= =XX

24、補 補+- +-YY補 補 西華師范大學西華師范大學西華師范大學西華師范大學 式（1）：操作碼為“加”時，兩數(shù)直接相加。 3) X= 3 Y= 2 X補=0 0011 Y補=1 1110 0 0001 （+1補碼） 2) X= 3 Y= 2 X補=1 1101 Y補=1 1110 1 1011 （ 5補碼） 1) X=3 Y=2 X補=0 0011 Y補=0 0010 0 0101 （+5補碼） 4) X= 3 Y= 2 X補=1 1101 Y補=0 0010 1 1111（1補碼） 例. 求(X+Y)補 ( X + Y )補補 = X補補 + Y補補 （1） 西華師范大學西華師范大學西華師范

25、大學西華師范大學 2021-6-2131 ( X - Y )補補 = X補補 + (-Y)補補 （2） 式（2）：操作碼為“減”時，將減轉(zhuǎn)換為加。 Y補 (Y)補： 將Y補變補 不管Y補為正或負，將其符號連同尾數(shù)一起各 位變反，末位加1。 即將減數(shù)變補后與被減數(shù)相加。 西華師范大學西華師范大學西華師范大學西華師范大學 32 例例3：A=0.1011，B=-0.1110，求求A+B A補 補=0.1011 B補補=1.0010 0.1011 A補 補 + 1.0010 B補 補 1.1101 A+B補 補 A+B補 補=1.1101 A+B=-0.0011 示例示例 西華師范大學西華師范大學西華

26、師范大學西華師范大學 33 例例4：A=0.1011，B=-0.0010，求求A-B A補 補=0.1011 B補補=1.1110 -B補 補=0.0010 0.1011 A補 補 + 0.0010 -B補 補 0.1101 A-B補 補 A-B補 補=0.1101 A-B=0.1101 示例示例 西華師范大學西華師范大學 2021-6-2134 1) X= 4 Y= 5 X補=0 0100 Y補=1 1011 (-Y)補=0 0101 0 1001 （+9補碼） 2) X= 4 Y= 5 X補=1 1100 Y補=0 0101 (-Y)補=1 1011 1 0111 （9補碼） 例. 求(X

27、 Y)補 X補=0 0100 Y補=1 1011 X補=1 1100 Y補=0 0101 西華師范大學西華師范大學 35 解： A補 B補 A補 + B補 + = 0 . 1 0 1 1 = 1 . 1 0 1 1 = 1 0 . 0 1 1 0= A + B補 驗證 例 設 A = 0.1011，B = 0.0101 求 A + B補 0.1011 0.0101 0.0110 A + B = 0 . 0 1 1 0 A補 B補 A補 + B補 + = 1 , 0 1 1 1 = 1 , 1 0 1 1 = 1 1 , 0 0 1 0= A + B補 驗證 1001 1110 0101+ 例設

28、 A = 9，B = 5 求 A+B補 解： A + B = 1110 示例示例 西華師范大學西華師范大學 2021-6-2136 設機器數(shù)字長為設機器數(shù)字長為 8 8 位（含位（含 1 1 位符號位）位符號位） 且且 A A = 15 = 15， B B = 24 = 24，用補碼求，用補碼求 A A B B 解： A = 15 = 0001111 B = 24= 0011000 A補 + B補 + A補= 0, 0001111 B補= 1, 1101000 = 1, 1110111= A B補 B補 = 0, 0011000 A B = 1001 = 9 A補= 0, 0001111 B補

29、= 1, 1101000 示例示例 西華師范大學西華師范大學 補碼加減運算的硬件實現(xiàn)電路的基本原理仍是補碼加減運算的硬件實現(xiàn)電路的基本原理仍是 加法器。只是為了實現(xiàn)減法，需要在加法器電加法器。只是為了實現(xiàn)減法，需要在加法器電 路中增加取反加路中增加取反加1 1的功能。的功能。 1. 1. 行波進位的補碼加行波進位的補碼加/ /減法器減法器 AABB補 補 AA補 補 -B-B補 補 AA補 補 BB補 補 1 1 且且 A1A1A A 在需要作減法時，在需要作減法時，將將B B取反（取反（B1B1）后送入加）后送入加 法器，并使法器，并使C C0 01 1，即可實現(xiàn)減法運算。，即可實現(xiàn)減法運算

30、。 2021-6-2137 l實現(xiàn)電路實現(xiàn)電路 西華師范大學西華師范大學 波行進位的補碼加/減法器電路 2021-6-2138 西華師范大學西華師范大學 M M0 B0 Bi i通過異或門與通過異或門與0 0異或，異或，B Bi i00B Bi i， C C0 00 0 作作 A AB B M M1 B1 Bi i通過異或門與通過異或門與1 1異或，異或，B Bi i11B Bi i， C C0 01 1 作作 A AB B 電路中采用進出符號位的進位進行溢出判斷。電路中采用進出符號位的進位進行溢出判斷。 OVROVRC Cn nCCn n1 1 2021-6-2139 西華師范大學西華師范大

31、學西華師范大學西華師范大學 40 在計算機算術運算中，有時必須將采在計算機算術運算中，有時必須將采 用給定位數(shù)表示的數(shù)轉(zhuǎn)換成具有更多位數(shù)用給定位數(shù)表示的數(shù)轉(zhuǎn)換成具有更多位數(shù) 的某種表示形式，這被稱為的某種表示形式，這被稱為“符號擴展符號擴展”。 實際上補碼的符號擴展非常簡單，所實際上補碼的符號擴展非常簡單，所 有附加位均用符號位填充，即正數(shù)用有附加位均用符號位填充，即正數(shù)用0進行進行 填充，負數(shù)用填充，負數(shù)用1填充。填充。 4.符號擴展 西華師范大學西華師范大學 4.2.3 補碼的溢出判斷與檢測方法 1 1. .溢出的產(chǎn)生溢出的產(chǎn)生 在補碼運算中，若兩個正數(shù)相加，結(jié)果為負；在補碼運算中，若兩個

32、正數(shù)相加，結(jié)果為負； 兩個負數(shù)相加，結(jié)果為正，則結(jié)果出錯。兩個負數(shù)相加，結(jié)果為正，則結(jié)果出錯。 例例5 5：設：設：X=1011B=11D，Y=111B=7D 則則 X補 補=0,1011， ，Y補 補=0,0111 0,1 0 1 1X補 補 + 0,0 1 1 1Y補 補 1,0 0 1 0X+Y補 補 X+Y補 補=1,0010 X+Y=-1110B=-14D 兩正數(shù)相加結(jié)果為兩正數(shù)相加結(jié)果為-14D，顯然是錯誤的。顯然是錯誤的。 41 西華師范大學西華師范大學 例例6：設：設：X=-1011B=-11D，Y=-111B=-7D 則則 X補 補=1,0101 Y補補=1,1001 1,0

33、 1 0 1X補 補 + 1,1 0 0 1Y補 補 0,1 1 1 0X+Y補 補 X+Y補 補=0,1110 X+Y=1110B=14D 兩負數(shù)相加結(jié)果為兩負數(shù)相加結(jié)果為14D，顯然也是錯誤的。顯然也是錯誤的。 42 西華師范大學西華師范大學 2021-6-2143 如果兩個正數(shù)相加，得到結(jié)果為負；兩個負數(shù)如果兩個正數(shù)相加，得到結(jié)果為負；兩個負數(shù) 相加，得到的結(jié)果為正，則運算結(jié)果是錯誤的。相加，得到的結(jié)果為正，則運算結(jié)果是錯誤的。 造成錯誤的原因，是因為運算結(jié)果超出了機器所能表 示的數(shù)據(jù)范圍，數(shù)值位侵占了符號位，正確符號被擠 走了。 正溢出：兩個正數(shù)相加的結(jié)果超出機器所能表示的最大 正數(shù)。

34、 負溢出：兩個負數(shù)相加的結(jié)果小于機器所能表示的最小 負數(shù)。 出現(xiàn)溢出后，機器將無法正確表示，因此必須正確判別 溢出并及時加以處理。 溢出判斷：在什么情況下可能產(chǎn)生溢出？ 西華師范大學西華師范大學西華師范大學西華師范大學 正確正確 0 0011 0 0010 （1）A=3 B=2 3+2： 0 0101 （2）A=10 B=7 10+7： 0 1010 0 0111 1 0001 正溢正溢 正確正確 負溢負溢 （3）A= -3 B= -2 -3+(-2)： 1 1011 1 1101 1 1110 （4）A= -10 B= -7 -10+(-7)： 0 1111 1 0110 1 1001 西華

35、師范大學西華師范大學西華師范大學西華師范大學 45 正確正確 正確正確 （5）A=6 B= -4 6+(-4)： 0 0010 0 0110 1 1100 （6）A= -6 B=4 -6+4： 1 1110 1 1010 0 0100 西華師范大學西華師范大學西華師范大學西華師范大學 2021-6-2146 （2）A=10 B=7 10+7 ：0 1010 0 0111 1 0001 （4）A= -10 B= -7 -10+(-7)： 0 1111 1 0110 1 1001 1. 硬件判斷邏輯一（SA、SB與Sf的關系） 溢出= SASBSfSASfSB 西華師范大學西華師范大學西華師范大學

36、西華師范大學 正確 0 0011 0 0010 （1）A=3 B=2 3+2： 0 0101 （2）A=10 B=7 10+7： 0 1010 0 0111 1 0001 正溢 正確負溢 （3）A= -3 B= -2 -3+(-2)： 1 1011 1 1101 1 1110 （4）A= -10 B= -7 -10+(-7)： 0 1111 1 0110 1 1001 Cf=0 C1=0 Cf=0 C1=1 Cf=1 C1=1 Cf=1 C1=0 1 111 2. 硬件判斷邏輯二（Cf與C1的關系） 西華師范大學西華師范大學西華師范大學西華師范大學 48 正確正確 （5）A=6 B= -4 6

37、+(-4)： 0 0010 0 0110 1 1100 （6）A= -6 B=4 -6+4： 1 1110 1 1010 0 0100 Cf=1 C1=1 Cf=0 C1=0 11 溢出= Cf C1 西華師范大學西華師范大學西華師范大學西華師范大學 （1）3+2： 正確 00 0011 00 0010 00 0101 （2）10+7： 00 1010 00 0111 01 0001 正溢 正確負溢 （3）-3+(-2)： 11 0111 11 1101 11 1110 （4）-10+(-7)： 10 1111 11 0110 11 1001 第一符號位Sf1 第二符號位Sf2 3. 硬件判斷

38、邏輯三（雙符號位） 西華師范大學西華師范大學西華師范大學西華師范大學 正確正確 （5）6+(-4)： 00 0010 00 0110 11 1100 （6）-6+4： 11 1110 11 1010 00 0100 溢出= Sf1 Sf2 西華師范大學西華師范大學西華師范大學西華師范大學 2021-6-2151 溢出= Sf1 Sf2 1. 硬件判斷邏輯一（SA、SB與Sf的關系） 溢出= SASBSfSASfSB 2. 硬件判斷邏輯二（Cf與C的關系） 溢出= Cf C1 3. 硬件判斷邏輯三（雙符號位） 西華師范大學西華師范大學 2021-6-2152 溢出判斷電路溢出判斷電路 & =1=

39、1 XfSfYf OVR =1 OVR CfC1 西華師范大學西華師范大學 2021-6-2153 例例1 1：x x0.10010.1001，y y0.01010.0101，求，求x xy y？ 解：解： xx變形補變形補00.100100.1001， yy變形補變形補00.010100.0101 00.100100.1001 00.010100.0101 00.111000.1110 xy變形補00.100100.010100.1110 xy0.1110 西華師范大學西華師范大學 2021-6-2154 例例2 2：x x0.01100.0110，y y0.00110.0011，求，求x

40、xy y？ 解：解： xx變形補變形補11.101011.1010， yy變形補變形補11.110111.1101， 11.101011.1010 11.110111.1101 11.011111.01111 1 丟模丟模 xy變形補11.101011.110111.0111 xy0.1001 西華師范大學西華師范大學 2021-6-2155 例例3 3：x x0.10100.1010，y y0.10010.1001，求，求x xy y？ 解：解：xx變形補變形補00.101000.1010， yy變形補變形補00.100100.1001， x xyy變形補變形補00.101000.10100

41、0.100100.1001 S Sf1f1SSf2f21 1 運算結(jié)果溢出運算結(jié)果溢出 00.101000.1010 00.100100.1001 01.001101.0011 正溢出正溢出 西華師范大學西華師范大學 2021-6-2156 例例4 4：x x0.11010.1101，y y0.10110.1011，求，求x xy y？ 解：解：xx變形補變形補11.001111.0011， yy變形補變形補11.010111.0101， x xyy變形補變形補11.001111.001111.010111.0101 S Sf1f1SSf2f21 1 運算結(jié)果溢出運算結(jié)果溢出 11.00111

42、1.0011 11.010111.0101 10.100010.10001 1 負溢出負溢出 西華師范大學西華師范大學 2021-6-2157 變形補碼在正常情況下，變形補碼在正常情況下， S Sf1f1S Sf2f2，所，所 以存儲數(shù)據(jù)時采用正常補碼，只在運算以存儲數(shù)據(jù)時采用正常補碼，只在運算 時采用變形補碼，以便判別溢出。時采用變形補碼，以便判別溢出。 變形補碼的溢出判斷電路變形補碼的溢出判斷電路 =1 OVR Sf1Sf2 西華師范大學西華師范大學 4.2.4 補碼定點加減運算的實現(xiàn)補碼定點加減運算的實現(xiàn) 要實現(xiàn)補碼加法，則需給出要實現(xiàn)補碼加法，則需給出X XF F、 Y YF F和和F

43、 FX X三個控制信號，同時打開門三個控制信號，同時打開門A A、 門門B B和門和門C C，把寄存器把寄存器X X和寄存器和寄存器Y Y的內(nèi)容的內(nèi)容 送入加法器的兩個輸入端進行加法運算，送入加法器的兩個輸入端進行加法運算， 并把結(jié)果送回，最后由打入脈沖并把結(jié)果送回，最后由打入脈沖CPCPX X打入打入 寄存器寄存器X X。 減法與加法的不同之處在于，加法使減法與加法的不同之處在于，加法使 用用Y YF F控制信號，減法使用控制信號，減法使用 F F和和1 1F F 控制信號，其余控制信號相同。控制信號，其余控制信號相同。 58 Y 西華師范大學西華師范大學 補碼加減運算的邏輯電路補碼加減運算

44、的邏輯電路 圖圖4-8 補碼加減運算器框圖補碼加減運算器框圖 59 B F 0 10 1 XXsYs Fs 寄存器寄存器 加法器 YF F X X F 1 F FY Y CPX A C 1 西華師范大學西華師范大學西華師范大學西華師范大學 60 在計算機中，實現(xiàn)乘除運算的方案通常有在計算機中，實現(xiàn)乘除運算的方案通常有3 3種：種： 軟件實現(xiàn)。在低檔微機中無乘除運算指令，軟件實現(xiàn)。在低檔微機中無乘除運算指令， 只能用乘法和除法子程序來實現(xiàn)乘除運算。只能用乘法和除法子程序來實現(xiàn)乘除運算。 在原有實現(xiàn)加減運算的運算器基礎上增加在原有實現(xiàn)加減運算的運算器基礎上增加 一些邏輯線路，使乘除運算變換成加減和

45、移位操一些邏輯線路，使乘除運算變換成加減和移位操 作。在機器中設有乘除指令。作。在機器中設有乘除指令。 設置專用的乘、除法器，機器中設有相應設置專用的乘、除法器，機器中設有相應 的乘除指令。的乘除指令。 不管采用什么方案實現(xiàn)乘除法，基本原理不管采用什么方案實現(xiàn)乘除法，基本原理 是相同的。如果采用第種方案，則必然會涉及是相同的。如果采用第種方案，則必然會涉及 到移位操作。到移位操作。 4.3 帶符號數(shù)的移位和舍入操作帶符號數(shù)的移位和舍入操作 西華師范大學西華師范大學西華師范大學西華師范大學 61 1 1. .原碼的移位規(guī)則原碼的移位規(guī)則 不論正數(shù)還是負數(shù)，在左移或右移時，符號位不論正數(shù)還是負數(shù)，

46、在左移或右移時，符號位 均不變，空出位一律以均不變，空出位一律以“0 0”補入。補入。 負數(shù)的原碼移位前后結(jié)果為：負數(shù)的原碼移位前后結(jié)果為： 左移：移位前有：左移：移位前有：1 1 X X1 1 X X2 2 X Xn-1 n-1 X Xn n 移位后有：移位后有：1 1 X X2 2 X X3 3 X Xn n 0 0 右移：移位前有：右移：移位前有：1 1 X X1 1 X X2 2 X Xn-1 n-1 X Xn n 移位后有：移位后有：1 1 0 0 X X1 1 X Xn-2 n-2 X Xn-1 n-1 4.3.1 帶符號數(shù)的移位操作帶符號數(shù)的移位操作 西華師范大學西華師范大學 2

47、.2.補碼的移位規(guī)則補碼的移位規(guī)則 正數(shù)正數(shù) 符號位不變，不論左移或右移，空出位一符號位不變，不論左移或右移，空出位一 律以律以“0 0”補入。補入。 負數(shù)負數(shù) 符號位不變，左移后的空出位補符號位不變，左移后的空出位補“0 0”， 右移后的空出位補右移后的空出位補“1 1”。 左移：移位前有：左移：移位前有：1 1 X X1 1 X X2 2 X Xn-1 n-1 X Xn n 移位后有：移位后有：1 1 X X2 2 X X3 3 X Xn n 0 0 右移：移位前有：右移：移位前有：1 1 X X1 1 X X2 2 X Xn-1 n-1 X Xn n 移位后有：移位后有：1 1 1 1

48、X X1 1 X Xn-2 n-2 X Xn-1 n-1 62 西華師范大學西華師范大學 3.3.移位功能的實現(xiàn)移位功能的實現(xiàn) 在計算機中，通常移位操作由移位寄存在計算機中，通常移位操作由移位寄存 器來實現(xiàn)，但也有一些計算機不設置專門的器來實現(xiàn)，但也有一些計算機不設置專門的 移位寄存器，而在加法器的輸出端加一個移移位寄存器，而在加法器的輸出端加一個移 位器。移位器是由與門和或門組成的邏輯電位器。移位器是由與門和或門組成的邏輯電 路（實際是一個多路選擇器），可以實現(xiàn)直路（實際是一個多路選擇器），可以實現(xiàn)直 傳（不移位）、左斜一位送（左移一位）和傳（不移位）、左斜一位送（左移一位）和 右斜一位送（

49、右移一位）的功能。右斜一位送（右移一位）的功能。 63 西華師范大學西華師范大學 移位器邏輯電路 圖圖4-9 移位器邏輯電路移位器邏輯電路 64 Li FiFi+1Fi-1 2F L F L F/2 L 1 西華師范大學西華師范大學 4.3.2 帶符號數(shù)的舍入操作帶符號數(shù)的舍入操作 在算術右移時，由于受到硬件的限制，在算術右移時，由于受到硬件的限制， 運算結(jié)果有可能需要舍去一定的尾數(shù)，這運算結(jié)果有可能需要舍去一定的尾數(shù)，這 會造成一些誤差。為了縮小誤差，就要進會造成一些誤差。為了縮小誤差，就要進 行舍入處理。假定經(jīng)過運算后的數(shù)共有行舍入處理。假定經(jīng)過運算后的數(shù)共有p+qp+q 位，現(xiàn)僅允許保留

50、前位，現(xiàn)僅允許保留前p p位。常見的舍入方法位。常見的舍入方法 有：有： 恒舍（切斷）恒舍（切斷） 無論多余部分無論多余部分q q位為何代碼，一律舍去，位為何代碼，一律舍去， 保留部分的保留部分的p p位不作任何改變。位不作任何改變。 65 西華師范大學西華師范大學 馮馮諾依曼舍入法諾依曼舍入法 這種舍入法又稱為恒置這種舍入法又稱為恒置1 1法，即不論多法，即不論多 余部分余部分q q位為何代碼，都把保留部分位為何代碼，都把保留部分p p位的位的 最低位置最低位置1 1。 下舍上入法下舍上入法 下舍上入就是下舍上入就是0 0舍舍1 1入。用將要入。用將要舍去的舍去的q q 位的最高位位的最高位

51、作為判斷標志，以決定保留部作為判斷標志，以決定保留部 分是否加分是否加1 1。如該位為。如該位為0 0，則舍去整個，則舍去整個q q位位 （相當于恒舍）；如該位為（相當于恒舍）；如該位為1 1，則在保留的，則在保留的 p p位的最低位上加位的最低位上加1 1。 66 西華師范大學西華師范大學 查表舍入法查表舍入法 查表舍入法又稱查表舍入法又稱ROMROM舍入法，因為它用舍入法，因為它用 ROMROM來存放舍入處理表，每次經(jīng)查表來讀得來存放舍入處理表，每次經(jīng)查表來讀得 相應的處理結(jié)果。通常，相應的處理結(jié)果。通常，ROMROM表的容量為表的容量為2 2K K 個單元，每個單元字長為個單元，每個單元

52、字長為K-1K-1位。舍入處理位。舍入處理 表的內(nèi)容設置一般采用的方法是：當表的內(nèi)容設置一般采用的方法是：當K K位數(shù)位數(shù) 據(jù)的高據(jù)的高K-1K-1位為全位為全“1 1”時，讓那些單元按時，讓那些單元按 恒舍法填入恒舍法填入K-1K-1位全位全“1 1”，其余單元都按，其余單元都按 下舍上入法來填其內(nèi)容。下舍上入法來填其內(nèi)容。 67 西華師范大學西華師范大學 4.4 定點乘法運算定點乘法運算 在計算機中，乘法運算大多數(shù)由累加在計算機中，乘法運算大多數(shù)由累加 與移位來實現(xiàn)，也有些機器中具有由大與移位來實現(xiàn)，也有些機器中具有由大 規(guī)模集成電路制造的陣列乘法模塊。規(guī)模集成電路制造的陣列乘法模塊。 6

53、8 西華師范大學西華師范大學 4.4.1 原碼一位乘法原碼一位乘法 1 1. .原碼一位乘法算法原碼一位乘法算法 原碼一位乘法是從手算演變而來的，原碼一位乘法是從手算演變而來的， 即用兩個操作數(shù)的絕對值相乘，乘積的符即用兩個操作數(shù)的絕對值相乘，乘積的符 號為兩操作數(shù)符號的異或值（同號為正，號為兩操作數(shù)符號的異或值（同號為正， 異號為負）。異號為負）。 乘積乘積P=|X|P=|X|Y|Y| 符號符號P Ps s=X=Xs sY Ys s 式中：式中：P Ps s為乘積的符號，為乘積的符號，X Xs s和和Y Ys s為被乘為被乘 數(shù)和乘數(shù)的符號。數(shù)和乘數(shù)的符號。 69 西華師范大學西華師范大學

54、原碼一位乘法的規(guī)則：原碼一位乘法的規(guī)則： 參加運算的操作數(shù)取其絕對值；參加運算的操作數(shù)取其絕對值； 令乘數(shù)的最低位為判斷位，若為令乘數(shù)的最低位為判斷位，若為“1 1”， 加被乘數(shù)，若為加被乘數(shù)，若為“0 0”，不加被乘數(shù)（加，不加被乘數(shù)（加0 0）；）； 累加后的部分積以及乘數(shù)右移一位；累加后的部分積以及乘數(shù)右移一位； 重復重復n n次次和和 ； 符號位單獨處理，同號為正，異號為符號位單獨處理，同號為正，異號為 負。負。 70 西華師范大學西華師范大學 通常，乘法運算需要通常，乘法運算需要3 3個寄存器。被乘個寄存器。被乘 數(shù)存放在數(shù)存放在B B寄存器中；乘數(shù)存放在寄存器中；乘數(shù)存放在C C寄

55、存器寄存器 中；中；A A寄存器用來存放部分積與最后乘積的寄存器用來存放部分積與最后乘積的 高位部分，它的初值為高位部分，它的初值為0 0。運算結(jié)束后寄存。運算結(jié)束后寄存 器器C C中不再保留乘數(shù)，改為存放乘積的低位中不再保留乘數(shù)，改為存放乘積的低位 部分。部分。 例例8 8：已知：已知：X=0.1101X=0.1101，Y=-0.1011Y=-0.1011，求：求： X XY Y。 |X|=00.1101 |X|=00.1101B B，|Y|=.1011|Y|=.1011C C，0 0A A 71 西華師范大學西華師范大學 原碼一位乘法示例原碼一位乘法示例 A C 說明說明 72 0 0.0

56、 0 0 0 1 0 1 1 +|X| 0 0.1 1 0 1 C4=1，+|X| 0 0.1 1 0 1 0 0.0 1 1 0 1 1 0 1 部分積右移一位部分積右移一位 0 1.0 0 1 1 +|X| 0 0.1 1 0 1 C4=1，+|X| 0 0.1 0 0 1 1 1 1 0 部分積右移一位部分積右移一位 +0 0 0.0 0 0 0 C4=0，+0 0 0.1 0 0 1 0 0.0 1 0 0 1 1 1 1 部分積右移一位部分積右移一位 +|X| 0 0.1 1 0 1 C4=1，+|X| 0 1.0 0 0 1 0 0.1 0 0 0 1 1 1 1 部分積右移一位部

57、分積右移一位 PS=XS YS=0 1=1 X Y=-0.10001111 西華師范大學西華師范大學 原碼一位乘法流程圖原碼一位乘法流程圖 73 End Y N |X| B,|Y| C 0 A,0 CR Cn=1? CR+1CR CR=n? (A+0) A C C (A+B) A C C XS YS PS YN 圖圖4-11 原碼一位乘法流程圖原碼一位乘法流程圖 西華師范大學西華師范大學 2.原碼一位乘法運算的實現(xiàn)原碼一位乘法運算的實現(xiàn) 圖圖4-124-12中中A A、B B是是n+2n+2位的寄存器，位的寄存器，C C是是n n位的寄位的寄 存器，存器，A A寄存器和寄存器和C C寄存器是級

58、聯(lián)在一起的，它們寄存器是級聯(lián)在一起的，它們 都具有右移一位的功能，在右移控制信號的作用都具有右移一位的功能，在右移控制信號的作用 下，下，A A寄存器最低一位的值將移入寄存器最低一位的值將移入C C寄存器的最高寄存器的最高 位。位。C C寄存器的最低位的值作為字級與門的控制信寄存器的最低位的值作為字級與門的控制信 號，以控制加被乘數(shù)還是不加被乘數(shù)（即加號，以控制加被乘數(shù)還是不加被乘數(shù)（即加0 0）。）。 C C寄存器中的乘數(shù)在逐次右移過程中將逐步丟失，寄存器中的乘數(shù)在逐次右移過程中將逐步丟失， 取而代之的是乘積的低位部分。原碼一位乘法運取而代之的是乘積的低位部分。原碼一位乘法運 算器電路中除去

59、三個寄存器外，還需要一個算器電路中除去三個寄存器外，還需要一個n+2n+2位位 的加法器、一個計數(shù)器、的加法器、一個計數(shù)器、n+2n+2個與門（控制是否加個與門（控制是否加 被乘數(shù)）和一個異或門（處理符號位）。被乘數(shù)）和一個異或門（處理符號位）。 74 西華師范大學西華師范大學 4.4.2 補碼一位乘法補碼一位乘法 雖然原碼乘法比補碼乘法容易實現(xiàn)，但雖然原碼乘法比補碼乘法容易實現(xiàn)，但 因為補碼加減法簡單，在以加減運算為主的因為補碼加減法簡單，在以加減運算為主的 通用機中操作數(shù)都用補碼表示，所以這類計通用機中操作數(shù)都用補碼表示，所以這類計 算機在做乘法時常使用補碼乘法。算機在做乘法時常使用補碼乘

60、法。 1 1. .校正法校正法 校正法是將校正法是將 XX補 補和 和 YY補 補按原碼規(guī)則運算， 按原碼規(guī)則運算， 所得結(jié)果根據(jù)情況再加以校正，從而得到正所得結(jié)果根據(jù)情況再加以校正，從而得到正 確的確的 X XYY補 補。補碼乘法的統(tǒng)一表達式： 。補碼乘法的統(tǒng)一表達式： X XYY補 補= =XX補 補 (0.(0.Y Y1 1Y Y2 2Y Yn n)+-X)+-X補 補 Y Ys s 75 西華師范大學西華師范大學 補碼一位乘校正法示例 1. 0.10010.1101 2. 0.1001 0.1101 練習練習 西華師范大學西華師范大學 2.比較法比較法Booth乘法乘法 遞推公式：遞推