MOSFET的短溝道效應

1、mosfet的短溝道效應mosfet的短溝道效應 編輯整理：尊敬的讀者朋友們：這里是精品文檔編輯中心，本文檔內(nèi)容是由我和我的同事精心編輯整理后發(fā)布的，發(fā)布之前我們對文中內(nèi)容進行仔細校對，但是難免會有疏漏的地方，但是任然希望（mosfet的短溝道效應）的內(nèi)容能夠給您的工作和學習帶來便利。同時也真誠的希望收到您的建議和反饋，這將是我們進步的源泉，前進的動力。本文可編輯可修改，如果覺得對您有幫助請收藏以便隨時查閱，最后祝您生活愉快 業(yè)績進步，以下為mosfet的短溝道效應的全部內(nèi)容。21mosfet的短溝道效應3第8章 mosfet的短溝道效應mosfet的溝道長度小于3um時發(fā)生的短溝道效應較為明

2、顯。短溝道效應是由以下五種因素引起的，這五種因素又是由于偏離了理想按比例縮小理論而產(chǎn)生的。它們是：（1） 由于電源電壓沒能按比例縮小而引起的電場 增大;（2） 內(nèi)建電勢既不能按比例縮小又不能忽略；（3） 源漏結深不能也不容易按比例減小;（4） 襯底摻雜濃度的增加引起載流子遷移率的降低;（5） 亞閾值斜率不能按比例縮小.（a） 亞閾值特性我們的目的是通過mosfet的亞閾值特性來推斷閾值電壓到底能縮小到最小極限值。對于長溝道器件而言，亞閾值電流由下式給出也可以寫成如下的形式式中的為單位面積耗盡區(qū)電容。是熱電壓，在大于幾個熱電壓時有對上式兩邊取對數(shù)上式也可以寫成從式（8。4）中可以看出,當時，即當

3、柵源電壓等于亞閾值電壓時有亞閾值電流：為了使時,器件可以關斷,我們可以令(8.4）中的,則有如果規(guī)定關斷時（當）的電流比在(當）的電流小5個數(shù)量級,式（8。7）和式(8。8）的兩邊相除則有得到亞閾值電壓的最小值為如果則亞閾值電壓的最小值是.如果還想將閾值電壓降低到400mv左右，那么就要減小的值，使?？紤]到溫度對閾值電壓的影響,按比例縮小閾值電壓將更加困難。閾值電壓的溫度系數(shù).導致閾值電壓在溫度范圍（085）內(nèi)的變化是85mv。制造工藝引起的最小變化也在50mv之間。工藝和溫度引起的變化合計為135mv左右。因此，對增強型的mos器件其閾值電壓一般都控制在之間。（b） 短溝道效應使閾值電壓減小

4、對理想mosfet器件，我們是利用電荷鏡像原理導出閾值電壓的表達式.見下圖.式中忽略了溝道中的反型層電荷密度, 為最大耗盡層單位面積電荷密度.這個電荷密度都由柵的有效面積控制。并忽略了由于源/漏空間電荷區(qū)進入有效溝道區(qū)造成的對閾值電壓值產(chǎn)生影響的因素。圖8。2a顯示了長溝道的n溝mosfet的剖面圖。在平帶的情況下，且源漏電壓為零，源端和漏端的空間電荷區(qū)進入了溝道區(qū)，但只占溝道長度的很小一部分。此時的柵電壓控制著溝道區(qū)反型時的所有反型電荷和空間電荷，如圖8.2b所示.隨著溝道長度的減小，溝道區(qū)中由柵壓控制的電荷密度減小。隨著漏端電壓的增大,漏端的空間電荷區(qū)更嚴重地延伸到溝道區(qū)，從而柵電壓控制的

5、體電荷會變得更少.由于柵極控制的溝道電荷區(qū)中的電荷數(shù)量會對閾值電壓造成影響，如式(8.12)所示.我們可以用圖8。3所示的模型，定量的計算出短溝道效應對閾值電壓造成的影響。假設源/漏結的擴散橫向與縱向相等，都為.這種假設對擴散工藝形成的結來說是合理的，但對例子注入形成的結則不那么準確。我們首先考慮源端、漏端和襯底都接地的情況。在短溝道情況下，假定柵極梯形區(qū)域中的電荷有柵極控制。在閾值反型點，降落在溝道區(qū)的空間電荷區(qū)上的勢差為，源和漏結的內(nèi)建電勢差也約為,這表明這三個空間電荷區(qū)的寬度大體相等。如圖8.3a。假定梯形區(qū)內(nèi)的單位面積平均電荷密度為，則有上式可以寫成由圖8。3b 可以看出,有如下關系：

6、由（8。15)式將（8.17）帶入（8.18)帶入（8.15）式與長溝道器件相比，短溝道器件閾值電壓表達式應該寫成考慮短溝道效應后,mosfet器件的閾值電壓會降低.在這個模型的假設下，只有減小源/漏結的深度和增大單位面積柵電容，才能降低閾值電壓的偏移量。另外,式（8。22）是建立在源、溝道、漏的空間電荷區(qū)都相等的假設基礎上推導出來的，如果漏端電壓增大,這會使柵控制的溝道電荷數(shù)量減少，變短,使閾值電壓變成了漏極電壓的函數(shù)，隨著漏極電壓增大，n溝器件的閾值電壓也會減小.mosfet的窄溝道效應mosfet結構的表面空間電荷區(qū)電荷、電場、電容為了更詳細地分析表面空間電荷層的性質(zhì)，可以通過求解泊松方

7、程，定量地求出表面層中的電場強度、電勢分布.為此,我們?nèi)≥S垂直于半導體的表面并指向體內(nèi),規(guī)定軸的原點在表面處。表面空間電荷區(qū)中的電荷密度、電場強度和電勢都是的函數(shù)。在利用泊松方程求解之前,我們先做如下假設：（1)半導體的表面是無限大表面（表面尺寸遠大于空間電荷區(qū)的寬度,盡管這種假設會帶來誤差,但其誤差及其微小,可以忽略不計）；這樣我們可以利用一維的泊松方程求解。(2）為了討論更一般的情況,半導體中的摻雜為補償摻雜（這一假設更符合實際，因為nmos器件的溝道大都是經(jīng)過了補償摻雜，以得到合適的閾值電壓值；pmos器件的襯底n阱的形成也是在p型原始襯底經(jīng)過補償摻雜獲得的）.（3）在半導體內(nèi)部，假定表

8、面空間電荷電離雜質(zhì)為一常數(shù)，且與體內(nèi)相等，電中性條件成立，所以空間電荷區(qū)的凈濃度（4）其凈摻雜表現(xiàn)為p型半導體.空間電荷區(qū)的凈濃度可以寫成如下形式：其中分別表示電離的施主雜質(zhì)和電離的受主雜質(zhì)濃度；如果在常溫下雜質(zhì)完全電離，則有（這是因為我們假設其摻雜為補償摻雜)，；分別表示點處的p型半導體空穴（多子）濃度和電子（少子）濃度。在上述假設下，一維泊松方程的表達式：將和帶入上式可以寫成上式中的是半導體的介電常數(shù)、括弧中的第一項是是p型襯底的過剩少子濃度,第二項p型襯底的多子增量.其表達式分別由下式表示:將(8。28)和（8。29)兩式帶入式(8。27)的泊松方程:將上式兩邊同乘以，左邊可以寫成上式的

9、是電壓為時的電場強度.將半導體內(nèi)的電場設為零，對上式積分得將(8.30）式的右邊對積分得：第一項積分得第二項積分得所以：及令稱謂德拜長度。則應當注意：上式中的大于零時取“”號,小于零時取“”號。稱做德拜長度.式（8.38)叫做函數(shù),是表征半導體空間電荷層的一個重要參數(shù)。通過函數(shù)，可以方便地將表面空間電荷層的基本參數(shù)表達出來。在表面處,由此得到半導體的表面處電場強度為根據(jù)高斯定理，表面的單位面積電荷與表面電場的關系上式中的負號是因為規(guī)定電場方向指向半導體內(nèi)部為正。將（8。40)帶入上式，注意：當金屬電極為正，即大于零時，用負號；反之,用正號。上式表示表面空間電荷層的單位電荷密度隨表面勢變化，這相

10、當于電容效應.微分電容可由求得:在第7章,我們只是定性地討論過mos器件空間電荷層存在著4中狀態(tài),仍以p型襯底半導體為例：（1） 多子堆積狀態(tài)（2） 耗盡狀態(tài)（3） 平帶狀態(tài)（4） 少子反型狀態(tài)圖（8。6)是表面電荷密度和表面勢的函數(shù)關系圖,詳細標出了p型硅在溫度是300k,摻雜濃度時,表面電荷密度和表面勢的函數(shù)關系。有了半導體表面電場，表面電荷和表面電容的表達式，就可以精確分析各種狀態(tài)下情況.1 多數(shù)載流子堆積狀態(tài)當外加電壓0時,表面勢及表面層內(nèi)的電勢都是負值，對于足夠大和值,函數(shù)中因子的值遠比的值小。又因為p型半導體遠小于1，這樣函數(shù)中只有含項起主要作用，其它項都可以略去。將上式帶入式(8

11、。40）、(8。42)和式 (8。43）中，可得以上三式分別表示在多數(shù)載流子堆積狀態(tài)時表面電場、表面電荷和表面電容隨表面勢的變化關系。2 平帶狀態(tài)表面勢，根據(jù)式(8.38）很容易求得，從而求得。表面電荷則不能直接將直接帶入（8.43)式,原因是將帶入該式，分子分母均為零。要想求得表面勢時的表面電荷需要對(8.43）式求極限在考慮到p型半導體遠小于，最后得到3 耗盡狀態(tài)當外加電壓為正,但其大小還不足以使表面處的本征費米能級彎曲到費米能級以下時，表面不會出現(xiàn)反型,而處在耗盡狀態(tài)。這時,表面勢大于零，且遠小于，函數(shù)中的及項都可以略去,則有將上式帶入式（8。40)、（8.42)和式 (8。43)中,可

12、得其中是耗盡區(qū)寬度.耗盡狀態(tài)下的表面電容的表達式跟平板電容的表達式一致。4 反型狀態(tài)隨著外加電壓增大，表面處位于禁帶中央的本征費米能級下降到之下，就會在表面處形成反型層。反型可分為弱反型和強反型兩種，以表面處少子濃度與體內(nèi)多子濃度的大小來界定。當表面處的少子濃度小于體內(nèi)的多子濃度時，稱為弱反型；當表面處的少子濃度大于體內(nèi)的多子濃度時，稱為強反型。表面處的少子濃度為當表面處的少子濃度等于體內(nèi)的多子濃度時，即時，上式為或另一方面，根據(jù)波爾茲曼統(tǒng)計比較式(8.56)和式（8。57）可得強反型臨界條件是強反型臨界條件時的能帶圖如下圖所示.因為式(8.59)式（8。57）的兩邊帶入f函數(shù)此時的時，。式（

13、8.61)可以簡化將上式帶入式（8.40)、式（8。41） 和式 （8。42)中得當時,函數(shù)中的項隨指數(shù)增加，其值較其它項都大的多,故可以略去其它項，可得應該值得注意：一旦出現(xiàn)強反型,表面耗盡層寬度就會達到最大值，不再隨外電壓的增加而增加。這是因為反型層中的電子屏蔽了外電場的作用.5。電容電壓特性mos電容結構是mosfet的核心，mos器件和柵氧化層半導體界面處的大量信息可以從器件的電容電壓關系即特性曲線中求得，mos器件電容的定義：其中，是金屬極板上單位面積電荷的微分變量，是穿過電容的電壓的微分變量。假設柵氧化層中及柵氧化層半導體界面處均無陷阱電荷。此時式中的是加在柵氧化層上的電壓，是表面

14、勢。由電中性條件得是單位面積的表面電荷.將上式帶入（8。71）式,可得當柵壓改變時，表面電荷和表面勢隨之改變。因此，將和上式的帶入（8。70）式將上式的分子和分母同除以,并定義為半導體的表面電容。則有該式表明mos系統(tǒng)的電容相當于氧化層電容與半導體空間電荷層電容的串連。如下圖所示.下面討論:（1）堆積狀態(tài)的mos系統(tǒng)電容前面的討論已經(jīng)得到堆積狀態(tài)時的半導體表面電容有（8。47)式給出帶入式（8。78)式得先考慮負偏壓較大時的情形,這時,此時的mos系統(tǒng)電容等于柵氧化層電容。這是因為半導體的表面和體內(nèi)都是同一類型p型。見下圖中的ab段。(2) 平帶狀態(tài)平帶狀態(tài)的半導體表面電容的表達式由（8.49)式給出所以此時的mos系統(tǒng)電容為（3）耗盡狀態(tài)當外加電壓為正，但不足以使半導體的表面反型時，此時表面處于耗盡狀態(tài)。表面電容的表達式由（8.53）給出mos系統(tǒng)的電容由下式給出繼續(xù)加大偏壓時的，表面耗盡區(qū)寬度表現(xiàn)為最大值。而此時的mos系統(tǒng)電容變?yōu)樽钚≈诞敃r，表面電容的表達式由(8。69)給出，.mos系統(tǒng)電容變?yōu)楫斴^大時,表面出現(xiàn)強反型，表面處的少子載流子濃度顯著增大，而反型層的厚度很小,使得表面電容。若反型層的載流子濃度的變化跟得上外加電壓的變化，則此時的電容即為柵氧化層電容。另外，理解mos結構的總電容與柵壓的關系還可以從下述關系來理解。,對p型襯底而言，在積累區(qū)，耗盡區(qū)寬度為