微機原理lecture05

1、1 2 運算器 存儲器 控制器 輸出設(shè)備輸入設(shè)備 數(shù) 據(jù) 地 址 指 令 狀 態(tài) 和 請 求 命 令 和 應(yīng) 答 狀 態(tài) 命 令 命 令 和 應(yīng) 答 狀 態(tài) 和 請 求 程序和數(shù) 據(jù)輸入 輸出結(jié)果 以存儲器為中心的馮以存儲器為中心的馮諾伊曼計諾伊曼計 算機結(jié)構(gòu)算機結(jié)構(gòu) 3 v計算機的層次式存儲系統(tǒng)結(jié)構(gòu) v半導(dǎo)體存儲器分類及特點 半導(dǎo)體存儲器的分類 半導(dǎo)體存儲器的性能指標 v半導(dǎo)體存儲器的原理 RAM、ROM、新型存儲器 v主存儲器系統(tǒng)設(shè)計 v高速緩存(Cache) 本章主要內(nèi)容本章主要內(nèi)容 4 v微型機包括多種存儲器，根據(jù)位置可分為：主存（ 內(nèi)存），輔存（外存） v主存儲系統(tǒng)主存儲系統(tǒng) 解決速

2、度問題解決速度問題 v輔助存儲系統(tǒng)輔助存儲系統(tǒng) 解決容量問題解決容量問題 高速緩沖存儲器高速緩沖存儲器 主存儲器主存儲器 磁盤存儲器磁盤存儲器 光盤，磁帶等光盤，磁帶等 1.微型機的存儲系統(tǒng)結(jié)構(gòu)微型機的存儲系統(tǒng)結(jié)構(gòu) 5 1.1存儲器的分類 v內(nèi)存存放當(dāng)前運行的程序和數(shù)據(jù)。 特點特點：快，容量小，隨機存取，快，容量小，隨機存取，CPU可直接訪問可直接訪問。 通常由通常由半導(dǎo)體存儲器半導(dǎo)體存儲器構(gòu)成構(gòu)成 RAM、ROM v外存存放非當(dāng)前使用的程序和數(shù)據(jù)。 特點特點：慢，容量大，順序存取慢，容量大，順序存取/塊存取塊存取。需調(diào)入內(nèi)存后需調(diào)入內(nèi)存后 CPU才能訪問才能訪問。 通常由通常由磁、光存儲器磁

3、、光存儲器構(gòu)成，也可以由半導(dǎo)體存儲器構(gòu)成構(gòu)成，也可以由半導(dǎo)體存儲器構(gòu)成 磁盤、磁帶磁盤、磁帶、CD-ROM、DVD-ROM、固態(tài)盤固態(tài)盤 6 7 v主存、輔存各有優(yōu)缺點，單獨使用同一種類型的 存儲器很難同時滿足容量大、速度快及價格低這 三方面的要求 v將兩個或兩個以上速度、容量和價格各不相同的 存儲器用硬件、軟件或軟硬件相結(jié)合的方法組織 起來 這樣就構(gòu)成了計算機的存儲系統(tǒng)。 v系統(tǒng)的存儲速度接近最快的存儲器，容量接近最 大的存儲器。 1.2 計算機的層次式存儲系統(tǒng)結(jié)構(gòu) 1234 A B C D 4321 D C B A 寄存器 cache 內(nèi)存儲器 外存儲器 圖7.1 層次式存儲系統(tǒng)結(jié)構(gòu) 主機

4、內(nèi)部 I/O設(shè)備 容量 小 大 速度 快 慢 8 v層次式存儲系統(tǒng)結(jié)構(gòu)分為四級：寄存器組、 高速緩存、主存、外存。越靠近CPU的存儲 器，其存儲容量越小，存取速度越快，單位 容量價格越高。 v上述四級存儲系統(tǒng)也可看成兩個二級系統(tǒng)： 高速緩存主存：用于提高CPU訪問存儲器的速 度；CPU也可直接訪問主存。 主存外存：用于彌補主存容量的不足；CPU只 能通過主存訪問外存。 9 1.3.半導(dǎo)體存儲器的分類 v按制造工藝 雙極型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 v按使用屬性 隨機存取存儲器RAM：可讀可寫、斷電丟失 只讀存儲器ROM：正常只讀、斷電不丟失 10 半導(dǎo) 體存

5、 儲器 只讀存儲器 （ROM） 隨機存取 存儲器 （RAM） 靜態(tài)RAM 動態(tài)RAM 非易失RAM 掩膜型ROM 可編程型ROM（PROM） 光擦除型ROM（EPROM） 電擦除型ROM（EEPROM） 雙極型 RAM MOS型 RAM 11 存儲容量 存儲器所能記憶信息的多少即存儲器所包含記憶單 元的總位數(shù)稱為存儲容量。 v存儲容量可以用二進制位(bit)或二進制字節(jié)(Byte)為單 位來衡量。如128Mb、16MB等。 v每個存儲單元具有一個唯一的地址，可存儲1位（位片結(jié)構(gòu) ）或多位（字片結(jié)構(gòu)）二進制數(shù)據(jù)。 v存儲容量與地址線、數(shù)據(jù)線數(shù)量有關(guān)： 芯片的存儲容量存儲單元數(shù)存儲單元的位數(shù)2MN

6、 M：芯片的地址線根數(shù)，N：芯片的數(shù)據(jù)線根數(shù) 1.4半導(dǎo)體存儲器的性能指標 12 v存儲芯片內(nèi)基本存儲單元的排列結(jié)構(gòu)通常有以 下兩種： 一種是“多字一位”結(jié)構(gòu)（簡稱位結(jié)構(gòu)），其容量表 示成N字1位。例如，1K1位，4K1位。 另一種排列是“多字多位”結(jié)構(gòu)（簡稱字結(jié)構(gòu)），其 容量表示為：N字4位/字或N字8位/字。例如 4K8位 13 存取速度 v存取時間存取時間 (access time)也稱訪問時間，定義為一次 讀操作或者一次寫操作所需要的時間，現(xiàn)代半導(dǎo)體存 儲器的訪問時間通常都在納秒(ns)級的水平。 v存儲周期存儲周期 (memory cycle)是連續(xù)啟動兩次獨立的存 儲器操作所需的最

7、小時間間隔。由于存儲器在完成讀/ 寫操作之后需要一段恢復(fù)時間，所以通常存儲器的存 儲周期略大于存儲器的存取時間。 14 2. 隨機存儲器(RAM) 靜態(tài)靜態(tài)RAM（Static RAM) 與與 動態(tài)動態(tài)RAM（Dynamic RAM) CPU 時序 與 控制 MAR 地址譯碼器 讀/寫驅(qū)動器 MDR 存儲體MB 存儲單元存儲單元 控制總線 N位數(shù)據(jù)總線位數(shù)據(jù)總線 M位地址總線位地址總線 15 16 2.1 靜態(tài)存儲器SRAM 靜態(tài)RAM 的基本存儲單元 17 SRAM特點： 1.用雙穩(wěn)態(tài)觸發(fā)器存儲信息。 2.速度快（5ns），不需刷新，外圍電路比較簡單， 但集成度低（存儲容量小，約1Mbit/

8、片），功耗大。 3.在PC機中，SRAM被廣泛地用作高速緩沖存儲器 Cache。 18 2.2.動態(tài)隨機存儲器DRAM DRAM是靠MOS電路中的柵極電容來存儲信息的。 需要定時充電以維持存儲內(nèi)容不丟失（稱為動態(tài)刷動態(tài)刷 新新）, 刷新定時間隔一般為幾微秒幾毫秒 動態(tài)動態(tài)RAM 的基本存儲的基本存儲 單元單元 DRAM的主要特點 v與SRAM相比，DRAM基本存儲電路所用的MOS管 少，從而可以提高存儲器的存儲密度并降低功耗。 vDRAM的缺點是存取速度比SRAM慢；需要定時刷 新，因此需增加相應(yīng)的刷新支持電路；此外，在刷 新期間CPU不能對內(nèi)存模塊啟動讀/寫操作，從而損 失了一部分有效存儲器

9、訪問時間。 vDRAM的高存儲密度、低功耗及每位價格便宜的突 出優(yōu)點，使之非常適用于在需要較大存儲容量的系 統(tǒng)中用作主存儲器。現(xiàn)代PC機均采用各種類型的 DRAM作為可讀寫主存。 19 DRAM存儲單元的刷新 v由于任何電容均存在漏電效應(yīng)，所以經(jīng)過一段時間 后電容上的電荷會流失殆盡，所存信息也就丟失了 。 v對電容漏電而引起信息丟失這個問題的解決辦法是 定期地對內(nèi)存中所有動態(tài)RAM存儲單元進行刷新 (refresh)，使原來表示邏輯1的電容上的電荷得到補 充，而原來表示邏輯0的電容仍保持無電荷狀態(tài)。 v刷新是逐行進行的。 v動態(tài)RAM需要設(shè)置刷新刷新電路，相應(yīng)外圍電路就較為 復(fù)雜。 20 高性

10、能DRAM vSDRAM（同步DRAM） 操作與CPU系統(tǒng)時鐘同步； 通過多個存儲體的切換提高訪問效率。 vDDR SDRAM（雙倍數(shù)據(jù)速率SDRAM） 在時鐘的上升沿和下降沿都可取數(shù)，數(shù)據(jù)傳輸速率提高 一倍。 vDDR2 SDRAM（2代DDR） 數(shù)據(jù)傳輸速率比DDR提高一倍。 vDDR3 SDRAM（3代DDR） 數(shù)據(jù)傳輸速率比DDR2提高一倍。 21 22 23 3 3 只讀存儲器（只讀存儲器（ROMROM） 掩模掩模ROM 一次性可寫一次性可寫ROM 可讀寫可讀寫ROM 分分 類類 EPROM（紫外線擦除）紫外線擦除） EEPROM（電擦除）電擦除） 掩模(掩膜)式ROM vMROM是

11、廠家根據(jù)用戶事先編寫好的機器碼程序，把0、1信息 存儲在掩模圖形中而制成的芯片。芯片制成后，存儲位的狀態(tài) 即0、1信息就被固定了（未連接MOS管的位線狀態(tài)為1）。 24 可編程PROM v存儲原理： 二極管破壞型PROM 在出廠時，存儲體中每條字線和位 線的交叉處都是兩個反向串聯(lián)的二極管的PN結(jié)，字線與 位線之間不導(dǎo)通（即所有存儲內(nèi)容均為“0”）。如果用戶 需要寫入程序，則通過專門的PROM寫入電路，產(chǎn)生足 夠大的電流把要寫入“1”的那個存儲位上的二極管擊穿， 造成這個PN結(jié)短路，只剩下順向的二極管跨連字線和位 線。 熔絲式PROM 用戶編程時，靠專用寫入電路產(chǎn)生脈沖電 流，來燒斷指定的熔絲，

12、以達到寫入“1”的目的。 v編程為一次性的。 25 可擦除可編程EPROM 26 v可多次編程寫入； v掉電后內(nèi)容不丟失； vEPROM芯片上方有一個石英玻璃窗口，當(dāng) 用一定強度的紫外線透過窗口照射時，所有 存儲電路中浮柵上的電荷會形成光電流泄放 掉，使浮柵恢復(fù)初態(tài)。一般照射2030分鐘 后，讀出各單元的內(nèi)容均為0FFH，說明 EPROM中內(nèi)容已被擦除。 電可擦除EEPROM 27 v可在線編程寫入； v掉電后內(nèi)容不丟失； v電可擦除。 vEEPROM的擦除可以按字節(jié)分別進行，這是 EEPROM的優(yōu)點之一。字節(jié)的編程和擦除都只需 10ms，并且不需要將芯片從機器上拔下以及諸如用 紫外線光源照射

13、等特殊操作，因此可以在線進行擦 除和編程寫入。 Flash（閃存） v閃存也稱快擦寫存儲器 v通過向內(nèi)部控制寄存器寫入命令的方法來控 制芯片的工作方式，而非用引腳的信號來控 制芯片的工作。 vROM原理+RAM功能 非易失性 28 29 Flash工作方式 數(shù)據(jù)讀出數(shù)據(jù)讀出 編程寫入編程寫入 擦擦 除除 讀單元內(nèi)容讀單元內(nèi)容 讀內(nèi)部狀態(tài)寄存器內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容 讀芯片的廠家及器件標記讀芯片的廠家及器件標記 數(shù)據(jù)寫入，寫軟件保護數(shù)據(jù)寫入，寫軟件保護 字節(jié)擦除，塊擦除，片擦除字節(jié)擦除，塊擦除，片擦除 擦除掛起擦除掛起 閃存的分類及應(yīng)用 v每單元信息量:SLC,MLC v單元結(jié)構(gòu):NAND，N

14、OR v應(yīng)用： U盤、閃存卡、固體硬盤、MP3 30 4. 高速緩存(Cache)技術(shù) 4.1.程序訪問的局部性(locality of reference) 在一個較短的時間間隔內(nèi)，由程序產(chǎn)生的地址往往集中在 存儲器邏輯地址空間的很小范圍內(nèi)。對存儲器局部地址的 集中訪問，稱為“程序訪問的局部性”。 a.指令地址：指令分布連續(xù)的，而循環(huán)程序段和子程序段 更是在短時間重復(fù)訪問局域地址。因此，對這些地址的訪 問就自然具有時間上集中分布的傾向。 b. 數(shù)據(jù)地址: 通過對數(shù)組的存儲和訪問以及工作單元的合理 安排可以使存儲器地址相對集中。 v程序訪問的局部性是Cache技術(shù)的基本依據(jù)。 4.2. Cac

15、he的目的的目的 高速緩存(Cache)是位于CPU和主存之間的， 容量較小，但操作速度很高的存儲器。為了解決 CPU與主存之間的速度匹配問題。 1.隨著計算機各部件的器件和工藝的發(fā)展，CPU的速度 比主存(DRAM)速度提高得快。CPU必須插入等待狀態(tài) ，才能實現(xiàn)對DRAM的正常訪問。 2. DRAM集成度高，速度慢，價格低；SRAM集成度低 ，速度快，價格高。 3. Cache技術(shù)用SRAM和DRAM構(gòu)成一個組合的存儲系統(tǒng) ，使它兼有SRAM和DRAM的優(yōu)點SRAM的速度和 DRAM的價格 4. 價格與速度的折中，存儲金字塔的組成。 32 4.3. Cache系統(tǒng)的基本組成系統(tǒng)的基本組成

16、Cache模塊(SRAM) 主存(DRAM) Cache控制器。 Cache Memory System CPU Cache (SRAM) Cache Controller Main Memory (DRAM) 33 v在高速緩存系統(tǒng)中，主存中保存著所在現(xiàn) 行程序和數(shù)據(jù)，Cache中保存著主存的部 分副本。 v當(dāng)CPU訪問存儲器時，給出的地址要同時 送往Cache和主存，首先檢查Cache，如 果要訪問的數(shù)據(jù)已經(jīng)在Cache中，則CPU 就能很快完成訪問，這種情況稱為Cache“ 命中”(Cache hit)； v否則，CPU就必須從主存中提取數(shù)據(jù)，稱 為Cache“失誤”(Cache mis

17、s) 。 34 v如果組織得好，那么程序所用的大多數(shù)的數(shù)據(jù) 都可在Cache中找到，即在大多數(shù)情況下能命中 Cache。 v命中率是反映Cache性能的主要參數(shù) 命中率 = 命中次數(shù)訪問總次數(shù) 100% vCache的“命中率”(hit rate)和Cache容量大小 、Cache的控制算法、Cache的組織方式有關(guān)， 當(dāng)然還和所運行的程序有關(guān)。 v在80386系統(tǒng)中，使用組織較好的Cache系統(tǒng)， 命中率可達95%（IBM 360，99%）。 35 4.4. Cache的組織方式 v主存與Cache之間的信息交換以區(qū)塊形式來進行 v在Cache系統(tǒng)中，以某種方式將主存區(qū)塊為單位復(fù) 制到Cac

18、he，稱為地址映像。 v訪問時，主存地址根據(jù)映射方式變換為Cache地址 ，即地址變換 vCache地址對應(yīng)多個主存地址 36 Cache的組織方式 全相聯(lián)(fully associative) 直接映像(direct mapped)/單路組相聯(lián) 兩路組相聯(lián)(two way set associative) 37 全相聯(lián)方式 38 全相聯(lián)映像是指將內(nèi)存和Cache按照固定的相同的大小 進行分塊。內(nèi)存的塊和Cache的塊可以任意對應(yīng)，即內(nèi) 存的任何一塊都可以映像到Cache的任何一塊。 全相聯(lián)方式 v在Cache的存儲空間被占滿的情況下，也允許確實 已被占滿的Cache存儲器中替換出任何一個舊塊

19、 vCache的塊數(shù)為Cb，主存的塊數(shù)為Mb，則映象關(guān)系 共有CbMb種 v優(yōu)點：命中率比較高，Cache存儲空間利用率高。 v缺點：CPU訪問相關(guān)存儲器時，每次都要與Cache 全部內(nèi)容比較，速度低，成本高。 39 直接映像Cache組織方式 40 (1) 主存與緩存分成相 同大小的數(shù)據(jù)塊。 (2) 主存容量應(yīng)是緩存 容量的整數(shù)倍，將 主存空間按緩存的 容量分成區(qū)，主存 中每一區(qū)的塊數(shù)與 緩存的總塊數(shù)相等 (3) 主存中某區(qū)的一塊 存入緩存時只能存 入緩存中塊號相同 的位置。 直接映像Cache組織方式 vCache存儲陣列被安排成一個單一的64KB存儲體，而主 存被看成64KB的頁序列，標

20、為頁0頁m。 v主存中的所有頁的相同偏移量的存儲單元，均映象到 Cache存儲陣列對應(yīng)的同一個存儲單元。 v這就是說，主存的一個64KB頁的每個單元映象到Cache 存儲陣列的各個對應(yīng)單元，一一對應(yīng)。映像時，內(nèi)存的某 個區(qū)的塊只能保存在與其塊號相同的Cache塊中，而不能 映像到其他塊。 v優(yōu)點：與全相連相反，數(shù)據(jù)訪問時，只需檢查區(qū)號是否相 等即可，因而可以得到比較快的訪問速度，地址映象方式 簡單。 v缺點：替換操作頻繁，命中率比較低。 41 組相聯(lián)Cache組織方式 42 直接映像和全相聯(lián)映像的 折中方案 先將Cache分成大小相同 的若干區(qū)（組），對每個 區(qū)按照直接映像的方式進 行分塊，并

21、且編號 對內(nèi)存按照Cache區(qū)的大 小進行分頁，再對每頁按 照Cache塊的大小進行分 塊 每個內(nèi)存塊可以對應(yīng)不同 Cache區(qū)中的相同塊號的 塊 組相聯(lián)Cache組織方式（兩路） v64KB的Cache存儲陣列分成了兩個32KB的存儲體，即 Cache被分為BANK A和BANK B兩路。 v主存被看成大小等于Cache中一個BANK的頁序列。但由 于此時一個BANK為32KB，所以主存的頁數(shù)是直接映像方 式的兩倍。 v這樣，主存每頁中特定偏移量的存儲單元，可映像到 BANK A或BANK B的相同存儲單元。例如，X(2)單元可映 象到X(A)，也可映像到X(B)。 v優(yōu)點：可達到較高的Ca

22、che操作命中率。 v缺點：Cache控制器較復(fù)雜。 43 4.5.Cache中主存塊的替換算法 1）.問題產(chǎn)生 采用全相聯(lián)映像和組相聯(lián)映像方式從主存向Cache 傳送一個新塊，而Cache中的可用位置已經(jīng)占滿 2）. 替換依據(jù) 程序局部性規(guī)律可知：程序在運行中，總是頻繁地使 用那些最近被使用過的指令和數(shù)據(jù) 3）.替換策略 隨機法、先進先出法、最近最少使用法等 44 1.隨機法（隨機法（RAND法）法） 隨機法是隨機地確定替換的存儲塊。設(shè)置一個 隨機數(shù)產(chǎn)生器，依據(jù)所產(chǎn)生的隨機數(shù)，確定替換塊 。這種方法簡單、易于實現(xiàn)，但命中率比較低。 2.先進先出法（先進先出法（FIFO法）法） 先進先出法是選

23、擇那個最先調(diào)入的那個塊進行 替換。當(dāng)最先調(diào)入并被多次命中的塊，很可能被優(yōu) 先替換，因而不符合局部性規(guī)律。這種方法的命中 率比隨機法好些，但還不滿足要求。 45 3. 近期最少使用算法 最近最少使用（Least Recently Used，LRU） 算法是把CPU近期最少使用的塊作為被替換的塊。 這種替換方法需要隨時記錄Cache中各塊的使用情 況，以便確定哪個塊是近期最少使用 的塊。 LRU算法相對合理，但實現(xiàn)起來比較復(fù)雜，系 統(tǒng)開銷較大。通常需要對每一塊設(shè)置一個稱為計數(shù) 器的硬件或軟件模塊，用以記錄其被使用的情況。 46 4.6. Cache與主存內(nèi)容的一致性 vCache的內(nèi)容是主存內(nèi)容的

24、一部分， 是主存的副本，內(nèi) 容應(yīng)該與主存一致 v在Cache系統(tǒng)中，同樣一個數(shù)據(jù)可能既保存在Cache中 ，也保存在主存中。當(dāng)數(shù)據(jù)更新時，可能Cache已更新 ，而主存未更新。這種情況會造成數(shù)據(jù)丟失數(shù)據(jù)丟失。 v在有DMA控制器的系統(tǒng)和多處理器系統(tǒng)中，有多個部件 可訪問主存并集成Cache ，會產(chǎn)生主存中的數(shù)據(jù)被某個 總線主部件更新過，而某個Cache中的內(nèi)容未更新，這 種情況造成Cache中數(shù)據(jù)過時數(shù)據(jù)過時。 47 v為了保證數(shù)據(jù)一致性，可采用以下3種寫操作方 法： 直寫式、緩沖直寫式、回寫式 (1)直寫式(write through)/寫貫穿 當(dāng)CPU把數(shù)據(jù)寫到Cache中時，Cache控

25、制器會立即 把數(shù)據(jù)寫入主存對應(yīng)位置。 優(yōu)點是簡單, 缺點是每次Cache內(nèi)容有更新，就有對主存的寫入操 作。系統(tǒng)速度與主存相同。 48 (2)緩沖直寫式(buffered write through)/記入式寫 在主存和Cache之間加一個緩沖器，每當(dāng) Cache中做數(shù)據(jù)更新時，也通過緩沖器對主存做 更新 要寫入主存的數(shù)據(jù)先存在緩沖器中，在CPU 進入下一個操作時，緩沖器中的數(shù)據(jù)寫入主存 ，這樣避免了直寫式速度較低的缺點。 用此方式，緩沖器只能保持一次寫入數(shù)據(jù)， 如果有兩次連續(xù)的寫操作，CPU還是要等待。 49 (3)回寫式(write back)/寫回 當(dāng)CPU寫Cache命中時，只修改Ca

26、che的內(nèi)容，而不 立即寫入主存 Cache每一個區(qū)塊都要設(shè)置更新位，CPU對Cache區(qū) 塊寫入后，如未更新相應(yīng)的主存區(qū)塊，則更新位置1。 在每次對Cache寫入時，更新位為0，則直接寫入，反 之Cache控制器先把Cache現(xiàn)有內(nèi)容寫入主存相應(yīng)位 置，再對Cache進行寫入。 用回寫式時，如果Cache中更新一個數(shù)據(jù)，此后又不 是立即被再次更新，那么就不會寫入主存，這樣，真 正寫入主存的次數(shù)可能少于程序的寫入次數(shù)，從而， 可能提高效率。 用這種方式，Cache控制器比較復(fù)雜。 50 5.存儲器芯片與CPU的連接 51 連接時應(yīng)考慮的問題連接時應(yīng)考慮的問題 芯片性能因素：容量、速度、結(jié)構(gòu)、價

27、格等 CPU總線的負載能力 CPU總線可帶1個TTL或20個CMOS器件 負載較多時，應(yīng)增加緩沖器或驅(qū)動器 CPU的時序和存儲器的存取速度之間的配合 存儲器的地址分配和片選 RAM區(qū)和ROM區(qū)的地址分配 RAM中系統(tǒng)區(qū)和用戶區(qū)的分配 控制信號的連接 片選、讀/寫控制信號、READY、行/列選通等等 半導(dǎo)體存儲器芯片的結(jié)構(gòu) 地 址 寄 存 地 址 譯 碼 存儲體 控制電路 AB 數(shù) 據(jù) 寄 存 讀 寫 電 路 DB OE WE CS 1 存儲體 存儲器芯片的主要部分，用來存儲信息 2 地址譯碼電路 根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的存 儲單元 3 讀寫電路 控制讀寫操作 4 片選控制邏輯

28、選中存儲芯片 v每個存儲單元具有唯一的地址，可存儲1位（位片結(jié)構(gòu)）或 多位（字片結(jié)構(gòu)）二進制數(shù)據(jù) v存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)： 芯片的存儲容量 存儲單元數(shù)存儲單元的位數(shù)2MN M：芯片的地址線根數(shù) N：芯片的數(shù)據(jù)線根數(shù) v芯片控制信號 1 片選端CS*或CE*，使能芯片 2 輸出OE*，控制讀操作。對應(yīng)系統(tǒng)的讀控制線 3 寫WE*，控制寫操作。對應(yīng)系統(tǒng)的寫控制線 v位擴充與字擴充實現(xiàn)位長與容量的擴展 53 存儲器芯片的連接 54 1. 數(shù)據(jù)線的連接 2. 地址線的連接 3. 片選端的連接 4. 讀寫控制線的連接 1. 存儲芯片數(shù)據(jù)線的處理 v若芯片的數(shù)據(jù)線正好8根： 一次可從芯片中訪問到

29、8位數(shù)據(jù) 全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連 v若芯片的數(shù)據(jù)線不足8根： 一次不能從一個芯片中訪問到8位數(shù)據(jù) 利用多個芯片擴充數(shù)據(jù)位 這種擴充方式簡稱“位擴充” 55 2114 （1） A9A0 I/O4I/O1 片選 D3D0 D7D4 A9A0 2114 （2） A9A0 I/O4I/O1 CE CE v多個位擴充的存儲芯片的數(shù)據(jù)線連 接于系統(tǒng)數(shù)據(jù)總線的不同位 v其它連接都一樣 v這些芯片應(yīng)被看作是一個整體 位擴充 56 2. 存儲芯片地址線的連接 v芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線 相連 v尋址時，這部分地址的譯碼是在存儲芯片內(nèi)完成 的，我們稱為“片內(nèi)譯碼” 57 3. 存儲芯

30、片片選端的譯碼 v存儲系統(tǒng)常需利用多個存儲芯片擴充容量，也就 是擴充了主存儲器地址范圍 v這種擴充簡稱為“地址擴充”或“字擴充” v進行“地址擴充”，需要利用存儲芯片的片選端 對多個存儲芯片（組）進行尋址 v這個尋址方法，主要通過將存儲芯片的片選端與 系統(tǒng)的高位地址線相關(guān)聯(lián)來實現(xiàn) 58 地址擴充（字擴充） 片選端 D7D0 A19A10 A9A0 A9A0D7D0 CE 1K8 （1） A9A0D7D0 CE 譯碼器 0000000001 0000000000 1K8 （2） 59 A19 A18 A17 A16 A15 A14A0 全0全1 D7D0 27256 EPROM A14A0 CE

31、 片選端常有效 n令存儲器芯片（組）的片選端常有效 n不與系統(tǒng)的高位地址線發(fā)生聯(lián)系 n存儲器芯片（組）總處在被選中的狀態(tài) n雖簡單易行，但無法再進行地址擴充， 會出現(xiàn)“地址重復(fù)” 表示任意（0或1均可） 60 地址重復(fù) v地址重復(fù)：一個存儲單元對應(yīng)多個存儲地址 v原因：有些高位地址線沒有用到，取值可任意 v使用地址：出現(xiàn)地址重復(fù)時，常選取其中既好用、 又不沖突的一個“可用地址” 例如：00000H 07FFFH v選取一個可用地址的原則：高位地址全為0 61 62 存儲單元的確定由地址譯碼電路來實現(xiàn) 譯碼：將某個特定的“編碼輸入”翻譯為唯一 “有效輸出”的過程 譯碼電路可以使用門電路組合邏輯

32、譯碼電路更多的是采用集成譯碼器 常用的2:4譯碼器： 74LS139 常用的3:8譯碼器： 74LS138 常用的4:16譯碼器：74LS154 用高位地址線完成 存儲器芯片片選的設(shè)計方法 線選譯碼法 部分譯碼法 全譯碼法 注意地址范圍的異同 63 （1）線選譯碼法 v線選法是指高位地址線不經(jīng)過譯碼，直接 作為存儲芯片的片選信號。 v每根高位地址線接一塊芯片，用低位地址 線實現(xiàn)片內(nèi)尋址。 v線選法的優(yōu)點是結(jié)構(gòu)簡單，缺點是地址空 間浪費大，整個存儲器地址空間不連續(xù)， 而且由于部分地址線未參加譯碼，還會出 現(xiàn)地址重疊。 64 A0A10 （1） 2KB CS （4） 2KB CS （2） 2KB

33、CS （3） 2KB CS 11 11 A11 A12 A13 A14 線選法結(jié)構(gòu)圖 假定某微機系統(tǒng)的存儲容量為8KB，CPU尋址 空間為64KB（即地址總線為16位），所用芯 片容量為2KB（即片內(nèi)地址為11位）。 65 （2）部分譯碼法 v部分譯碼法是將高位地址線中的一部分（而不是 全部）進行譯碼，產(chǎn)生片選信號。 v該方法常用于不需要全部地址空間的尋址能力， 但采用線選法地址線又不夠用的情況。 v采用部分譯碼法時，由于未參加譯碼的高位地址 與存儲器地址無關(guān)，因此存在地址重疊問題。 v當(dāng)選用不同的高位地址線進行部分譯碼時，其譯 碼對應(yīng)的地址空間不同。 66 Y1 Y0 Y2 Y3 A14 A13 2-4 譯碼器 8K