電子技術(shù)基礎(chǔ)數(shù)字部分第6章

1、第六章 時序邏輯電路 6.1 6.1 時序邏輯電路的基本概念時序邏輯電路的基本概念 一、一、 時序邏輯電路的結(jié)構(gòu)及特點時序邏輯電路的結(jié)構(gòu)及特點 時序邏輯電路時序邏輯電路任何一個時刻的輸出狀態(tài)不僅取決于當(dāng)時的輸入任何一個時刻的輸出狀態(tài)不僅取決于當(dāng)時的輸入 信號，還與電路的原狀態(tài)有關(guān)信號，還與電路的原狀態(tài)有關(guān)。 時序電路的特點：（時序電路的特點：（1 1）含有具有記憶元件（最常用的是觸發(fā)）含有具有記憶元件（最常用的是觸發(fā) 器）。器）。 （2 2）具有反饋通道。具有反饋通道。 組合電路 觸發(fā)器 電路 X1 Xi Z1 Zj Q1 Qm D1 Dm 輸入 信號信號 輸出 觸發(fā)器 觸發(fā)器 輸入信號 輸出

2、信號 CP 圖6.1.1 時序邏輯電路框圖 一、分析時序邏輯電路的一般步驟一、分析時序邏輯電路的一般步驟 1 1由邏輯圖寫出下列各邏輯方程式：由邏輯圖寫出下列各邏輯方程式： （1 1）各觸發(fā)器的時鐘方程。）各觸發(fā)器的時鐘方程。 （2 2）時序電路的輸出方程。）時序電路的輸出方程。 （3 3）各觸發(fā)器的驅(qū)動方程。）各觸發(fā)器的驅(qū)動方程。 2 2將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，求得時序邏輯電路將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，求得時序邏輯電路 的狀態(tài)方程。的狀態(tài)方程。 3 3根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出 狀態(tài)圖或時序圖

3、。狀態(tài)圖或時序圖。 4根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯功根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯功 能。能。 6.2 6.2 時序邏輯電路的一般分析方法時序邏輯電路的一般分析方法 二、同步時序邏輯電路的分析舉例二、同步時序邏輯電路的分析舉例 例例6.2.1：試分析圖試分析圖6.2.2所示的時序邏輯電路。所示的時序邏輯電路。 解：該電路為同步時序邏輯電路，時鐘方程可以不寫。解：該電路為同步時序邏輯電路，時鐘方程可以不寫。 （1）寫出輸出方程：）寫出輸出方程： 1J 1K C1 1J 1K C1 1 Q 0 Q CP X Z =1=1 =1 & FF1 FF0 1 1

4、nn QQXZ 01 )( n QXJ 10 1 0 K n QXJ 01 1 1 K （2 2）寫出驅(qū)動方程：）寫出驅(qū)動方程： （3）寫出）寫出JK觸發(fā)器的特性方程，然后將各驅(qū)動方程代入觸發(fā)器的特性方程，然后將各驅(qū)動方程代入JK觸發(fā)器的觸發(fā)器的 特性方程，得各觸發(fā)器的次態(tài)方程：特性方程，得各觸發(fā)器的次態(tài)方程： （4）作狀態(tài)轉(zhuǎn)換表及狀態(tài)圖）作狀態(tài)轉(zhuǎn)換表及狀態(tài)圖 當(dāng)當(dāng)X=0時：觸發(fā)器的次態(tài)方程簡化為：時：觸發(fā)器的次態(tài)方程簡化為： 輸出方程簡化為：輸出方程簡化為： 由此作出狀態(tài)表及狀態(tài)圖。由此作出狀態(tài)表及狀態(tài)圖。 1 Q 0 Q 000110 /0/0 /1 6.2.3 X=0時的狀態(tài)圖 nnnn

5、n QQXQKQJQ 010000 1 0 )( nnnnn QQXQKQJQ 101111 1 1 )( nnn QQQ 01 1 0 nnn QQQ 10 1 1 nn QQZ 01 當(dāng)當(dāng)X=1時：觸發(fā)器的次態(tài)方程簡化為：時：觸發(fā)器的次態(tài)方程簡化為： 輸出方程簡化為：輸出方程簡化為： 由此作出狀態(tài)表及狀態(tài)圖。由此作出狀態(tài)表及狀態(tài)圖。 將將X=0與與X=1的狀態(tài)圖合并的狀態(tài)圖合并 起來得完整的狀態(tài)圖。起來得完整的狀態(tài)圖。 0001 10 0/0 0/0 0/1 1/1 1/0 1/0 1 Q Q 0 001001 /1/0 /0 6.2.4 X=1時的狀態(tài)圖 nnn QQQ 01 1 0 n

6、nn QQQ 10 1 1 nn QQZ 01 根據(jù)狀態(tài)表或狀態(tài)圖，根據(jù)狀態(tài)表或狀態(tài)圖， 可畫出在可畫出在CP脈沖作用下電路的時序圖。脈沖作用下電路的時序圖。 （5 5）畫時序波形圖。）畫時序波形圖。 0001 10 0/0 0/0 0/1 1/1 1/0 1/0 1 Q 0 Q X CP Z （6 6）邏輯功能分析：）邏輯功能分析： 當(dāng)當(dāng)X=1=1時，按照減時，按照減1 1規(guī)律從規(guī)律從1001001010010010循環(huán)變化，循環(huán)變化， 并每當(dāng)轉(zhuǎn)換為并每當(dāng)轉(zhuǎn)換為0000狀態(tài)（最小數(shù)）時，輸出狀態(tài)（最小數(shù)）時，輸出Z=1=1。 該電路一共有該電路一共有3 3個狀態(tài)個狀態(tài)0000、0101、10

7、10。 當(dāng)當(dāng)X=0=0時，按照加時，按照加1 1規(guī)律規(guī)律 從從0001100000011000循環(huán)變化，循環(huán)變化， 并每當(dāng)轉(zhuǎn)換為并每當(dāng)轉(zhuǎn)換為1010狀態(tài)（最大數(shù)）時，狀態(tài)（最大數(shù)）時， 輸出輸出Z=1=1。 所以該電路是一個可控的所以該電路是一個可控的3 3進制計數(shù)器。進制計數(shù)器。 0001 10 0/0 0/0 0/1 1/1 1/0 1/0 圖6.2.5 例6.2.1完整的狀態(tài)圖 CP1 1= =Q0 0 （當(dāng)（當(dāng)FF0 0的的Q0 0由由0101時，時，Q1 1才可能改變狀態(tài)。）才可能改變狀態(tài)。） 三、異步時序邏輯電路的分析舉例三、異步時序邏輯電路的分析舉例 例例6.2.2：試分析圖試分

8、析圖6.2.7所示的時序邏輯電路所示的時序邏輯電路 該電路為異步時序邏輯電路。具體分析如下：該電路為異步時序邏輯電路。具體分析如下： （1 1）寫出各邏輯方程式。）寫出各邏輯方程式。 時鐘方程：時鐘方程： CP0 0= =CP （時鐘脈沖源的上升沿觸發(fā)。（時鐘脈沖源的上升沿觸發(fā)。） 輸出方程：輸出方程： 各觸發(fā)器的驅(qū)動方程：各觸發(fā)器的驅(qū)動方程： （3）作狀態(tài)轉(zhuǎn)換表。）作狀態(tài)轉(zhuǎn)換表。 （2）將各驅(qū)動方程代入）將各驅(qū)動方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程： 11 1 1 nn QDQ nn QDQ 00 1 0 （CP由由01時此式有效）時此式有

9、效） （Q0由由01時此式有效）時此式有效） （4）作狀態(tài)轉(zhuǎn)換圖、時序圖。）作狀態(tài)轉(zhuǎn)換圖、時序圖。 （5 5）邏輯功能分析）邏輯功能分析 由狀態(tài)圖可知：該電路一共有由狀態(tài)圖可知：該電路一共有4個狀態(tài)個狀態(tài)00、01、10、11，在時，在時 鐘脈沖作用下，按照減鐘脈沖作用下，按照減1規(guī)律循環(huán)變化，所以是一個規(guī)律循環(huán)變化，所以是一個4進制減進制減 法計數(shù)器，法計數(shù)器，Z是借位信號。是借位信號。 Q /0 /0 /1 10 1 1100 0 Q /0 01 Z 1 Q CP Q0 計數(shù)器計數(shù)器用以統(tǒng)計輸入脈沖用以統(tǒng)計輸入脈沖CPCP個數(shù)的電路。個數(shù)的電路。 6.3 6.3 計數(shù)器計數(shù)器 計數(shù)器的分類

10、：計數(shù)器的分類： （2 2）按數(shù)字的增減趨勢可分為加法計數(shù)器、減）按數(shù)字的增減趨勢可分為加法計數(shù)器、減 法計數(shù)器和可逆計數(shù)器。法計數(shù)器和可逆計數(shù)器。 （1 1）按計數(shù)進制可分為二進制計數(shù)器和非二進）按計數(shù)進制可分為二進制計數(shù)器和非二進 制計數(shù)器。制計數(shù)器。 非二進制計數(shù)器中最典型的是十進制計數(shù)器。非二進制計數(shù)器中最典型的是十進制計數(shù)器。 （3 3）按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否與計數(shù)脈沖同）按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否與計數(shù)脈沖同 步分為同步計數(shù)器和異步計數(shù)器。步分為同步計數(shù)器和異步計數(shù)器。 一、二進制計數(shù)器一、二進制計數(shù)器 1 1二進制異步計數(shù)器二進制異步計數(shù)器 （1 1）二進制異步加法計數(shù)器（）二進

11、制異步加法計數(shù)器（4 4位）位） 工作原理：工作原理： 4個個JK觸發(fā)器都接成觸發(fā)器都接成T觸發(fā)器。觸發(fā)器。 每當(dāng)每當(dāng)Q2由由1變變0，F(xiàn)F3向相反的狀態(tài)翻轉(zhuǎn)一次。向相反的狀態(tài)翻轉(zhuǎn)一次。 每來一個每來一個CP的下降沿時，的下降沿時，F(xiàn)F0向相反的狀態(tài)翻轉(zhuǎn)一次；向相反的狀態(tài)翻轉(zhuǎn)一次； 每當(dāng)每當(dāng)Q0由由1變變0，F(xiàn)F1向相反的狀態(tài)翻轉(zhuǎn)一次；向相反的狀態(tài)翻轉(zhuǎn)一次； 每當(dāng)每當(dāng)Q1由由1變變0，F(xiàn)F2向相反的狀態(tài)翻轉(zhuǎn)一次；向相反的狀態(tài)翻轉(zhuǎn)一次； 1J 1K C1 2 Q 1 Q CP FF3 R 1K FF2 1J C1 R 1K FF1 Q 1J 0 C1 R R 0 FF 1J C1 1K Q3 1

12、 CR 計數(shù)脈沖 清零脈沖 QQQQ 用用“觀察法觀察法”作出該電路的時序波形圖和狀態(tài)圖。作出該電路的時序波形圖和狀態(tài)圖。 由時序圖可以看出，由時序圖可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分別是計數(shù)脈沖的周期分別是計數(shù)脈沖( (CP) )周周 期的期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而計數(shù)器也可作為分頻器。倍，因而計數(shù)器也可作為分頻器。 CP Q0 Q1 Q2 Q3 （2 2）二進制異步減法計數(shù)器）二進制異步減法計數(shù)器 用用4 4個上升沿觸發(fā)的個上升沿觸發(fā)的D觸發(fā)器組成的觸發(fā)器組成的4 4位異步二進制減法計數(shù)器。位異步二進制減法計數(shù)器。 工作原理工作原理：D

13、觸發(fā)器也都接成觸發(fā)器也都接成T觸發(fā)器觸發(fā)器。 由于是上升沿觸發(fā)，則應(yīng)將低位觸發(fā)器的由于是上升沿觸發(fā)，則應(yīng)將低位觸發(fā)器的Q端與相鄰高位觸發(fā)器的端與相鄰高位觸發(fā)器的 時鐘脈沖輸入端相連，即從時鐘脈沖輸入端相連，即從Q端取借位信號。端取借位信號。 它也同樣具有分頻作用。它也同樣具有分頻作用。 C1CP FF3 1D Q3 計數(shù)脈沖 Q R Q3 1D Q Q2 2 FF C1 R 2 Q 1D Q Q1 1 FF C1 R 1 Q 1D Q Q0 0 FF C1 R 0 Q 清零脈沖 CR 二進制異步減法計數(shù)器的二進制異步減法計數(shù)器的時序波形圖和狀態(tài)圖。時序波形圖和狀態(tài)圖。 在異步計數(shù)器中，高位觸發(fā)

14、器的狀態(tài)翻轉(zhuǎn)必須在相鄰觸發(fā)器產(chǎn)生進位信號在異步計數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在相鄰觸發(fā)器產(chǎn)生進位信號 （加計數(shù)）或借位信號（減計數(shù)）之后才能實現(xiàn)，所以工作速度較低。（加計數(shù)）或借位信號（減計數(shù)）之后才能實現(xiàn)，所以工作速度較低。 為了提高計數(shù)速度，可采用同步計數(shù)器。為了提高計數(shù)速度，可采用同步計數(shù)器。 23 1 0 QQQ Q 000011111110 110111001011 10011010 1000 0111011001010100 001100100001 CP Q0 Q1 Q2 Q3 2 2二進制同步計數(shù)器二進制同步計數(shù)器 （1 1）二進制同步加法計數(shù)器）二進制同步加法計數(shù)器 由于

15、該計數(shù)器的翻轉(zhuǎn)規(guī)律性較強，只需用由于該計數(shù)器的翻轉(zhuǎn)規(guī)律性較強，只需用“觀察法觀察法”就可設(shè)計出電路：就可設(shè)計出電路： 因為是因為是“同步同步”方式，方式， 所以將所有觸發(fā)器的所以將所有觸發(fā)器的 CPCP端連在一起，接計端連在一起，接計 數(shù)脈沖。數(shù)脈沖。 然后分析狀態(tài)圖，然后分析狀態(tài)圖， 選擇適當(dāng)?shù)倪x擇適當(dāng)?shù)腏KJK信號。信號。 1K R 3 FF C1 Q 1J R FF Q C1C1 2 FF C1 CP 1 R QQ 0 & 2 1K FF & 3 清零脈沖 1J Q & 計數(shù)脈沖 R Q & 1K Q 1J 1 1J 1K Q 0 CR 分析狀態(tài)圖可見：分析狀態(tài)圖可見： FF0 0：每來

16、一個：每來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選向相反的狀態(tài)翻轉(zhuǎn)一次。所以選J0 0= =K0 0=1=1。 FF1 1：當(dāng)：當(dāng)Q0 0=1=1時，來一個時，來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選向相反的狀態(tài)翻轉(zhuǎn)一次。所以選 J1 1= =K1 1= = Q0 0 。 FF2 2：當(dāng)：當(dāng)Q0 0Q1 1=1=1時，時， 來一個來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選向相反的狀態(tài)翻轉(zhuǎn)一次。所以選 J2 2= =K2 2= = Q0 0Q1 1 FF3 3： 當(dāng)當(dāng)Q0 0Q1 1Q3 3=1=1時，時， 來一個來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所向相反的狀態(tài)翻轉(zhuǎn)一次。所 以選以選J3 3= =K

17、3 3= = Q0 0Q1 1Q3 3 1 （2 2）二進制同步減法計數(shù)器）二進制同步減法計數(shù)器 分析分析4 4位二進制同步減法計數(shù)器的狀態(tài)表，很容易看出，只要將位二進制同步減法計數(shù)器的狀態(tài)表，很容易看出，只要將 各觸發(fā)器的驅(qū)動方程改為：各觸發(fā)器的驅(qū)動方程改為： 將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加/ /減控制信號減控制信號X 便構(gòu)成便構(gòu)成4 4位二進制同步可逆計數(shù)器，各觸發(fā)器的驅(qū)動方程為：位二進制同步可逆計數(shù)器，各觸發(fā)器的驅(qū)動方程為： 就構(gòu)成了就構(gòu)成了4 4位二進制同步減法計數(shù)器。位二進制同步減法計數(shù)器。 w（3 3）二進制同步可逆計數(shù)器）

18、二進制同步可逆計數(shù)器 當(dāng)控制信號當(dāng)控制信號X=1時，時，F(xiàn)F1FF3中的各中的各J、K端分別與低位各觸發(fā)端分別與低位各觸發(fā) 器的器的Q端相連，作加法計數(shù)。端相連，作加法計數(shù)。 作出二進制同步可逆計數(shù)器的邏輯圖：作出二進制同步可逆計數(shù)器的邏輯圖： 當(dāng)控制信號當(dāng)控制信號X=0時，時，F(xiàn)F1FF3中的各中的各J、K端分別與低位各觸發(fā)器的端分別與低位各觸發(fā)器的 端相連，作減法計數(shù)。端相連，作減法計數(shù)。 實現(xiàn)了可逆計數(shù)器的功能。實現(xiàn)了可逆計數(shù)器的功能。 Q R 0 2 Q 1 1J Q CR R Q FF 清零脈沖 FF C1 0 C1 1K1K 計數(shù)脈沖 1K 1 Q C1 2 R CP Q 1J 1

19、FF 1J1J 1K Q R 3 C1 FF3 Q & & & & & & & 1 1 1 X 加/減 控制信號 Q 3 3集成二進制計數(shù)器舉例集成二進制計數(shù)器舉例 （1 1）4 4位二進制同步加法計數(shù)器位二進制同步加法計數(shù)器7416174161 R C1 & Q 1J1K & 1 3 Q & Q &R C1 1J1K & 1 2 Q & Q &R C1 1J1K & 1 1 Q & Q &R C1 1J1K & 1 0 Q 0 D 1 & & & 1 EPET 1 1 D 2 D 3 D CP LDRD RCO 異步清零。異步清零。 w7416174161具有以下功能：具有以下功能： 計數(shù)。

20、計數(shù)。 同步并行預(yù)置數(shù)。同步并行預(yù)置數(shù)。 RCO為進位輸出端。為進位輸出端。 保持。保持。4123567 15 16 CPD0D 1 D2GND Q3Q 2 Q1Vcc 74161 8 9 101112 14 13 RD 3 D D L EP ET Q0RCO Q CP Q0 Q 2 1 Q 3 LD RD D D0 D 2 1 D 3 EP ET RCO 121314150120 清零 異步同步 置數(shù) 加法計數(shù)保持 （2）4位二進制同步可逆計數(shù)器位二進制同步可逆計數(shù)器74191 LD 3 Q 2 Q D/U EN CP 0 D 1 D 2 D 3 D RCO MAX/MIN 1 Q 0 Q

21、74191 4 1 2 3567 15 16 Vcc 74191 8 9 101112 14 13 3 D 0 Q 1GND D 1EN D/U Q 3 Q 2 Q D2LD MAX/MIN RCOCP 0 D 二、非二進制計數(shù)器二、非二進制計數(shù)器 N進制計數(shù)器又稱模進制計數(shù)器又稱模N計數(shù)器。計數(shù)器。 當(dāng)當(dāng)N=2n時，就是前面討論的時，就是前面討論的n位二進制計數(shù)器；位二進制計數(shù)器； 當(dāng)當(dāng)N2n時，為非二進制計數(shù)器。非二進制計數(shù)時，為非二進制計數(shù)器。非二進制計數(shù) 器中最常用的是十進制計數(shù)器。器中最常用的是十進制計數(shù)器。 1 1 84218421BCD碼同步十進制加法計數(shù)器碼同步十進制加法計數(shù)器

22、 Q Q 1K R 1J 2 Q C1 0 C1 1 1J FF R Q 計數(shù)脈沖 清零脈沖 CR 0 Q 1J R FF Q 1 1K C1 3 FF 1K R FF C1 CP 2 Q 1 Q 1K 1J 3 & & & 用前面介紹的同步時序邏輯電路分析方法對該電路進行分析。用前面介紹的同步時序邏輯電路分析方法對該電路進行分析。 （1）寫出驅(qū)動方程：）寫出驅(qū)動方程： 1 0 J 1 0 K nnQ QJ 031 n QK 01 nnQ QJ 012 nnQ QK 012 nnn QQQJ 0123 n 03 QK 然后將各驅(qū)動方程代入然后將各驅(qū)動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次

23、態(tài)方程：觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程： （2）轉(zhuǎn)換成次態(tài)方程：）轉(zhuǎn)換成次態(tài)方程： 先寫出先寫出JK觸發(fā)器的特性方程觸發(fā)器的特性方程 nnQ QJ 031 1 0 J 1 0 K n QK 01 nnQ QJ 012 nnQ QK 012 nnn QQQJ 0123 n 03 QK nnn QKQJQ 1 nnn n QQKQJQ 00000 1 0 nnnnnn nn QQQQQQKQJQ 101031111 1 1 nnnnnnnn n QQQQQQQKQJQ 2012012222 1 2 nnnnnnnn n QQQQQQQKQJQ 3030123333 1 3 （3）作狀態(tài)轉(zhuǎn)換

24、表。）作狀態(tài)轉(zhuǎn)換表。 設(shè)初態(tài)為設(shè)初態(tài)為Q3 3Q2 2Q1 1Q0 0=0000=0000，代入次態(tài)方程進行計算，代入次態(tài)方程進行計算， 得狀態(tài)轉(zhuǎn)換表如表得狀態(tài)轉(zhuǎn)換表如表6.3.56.3.5所示。所示。 （4 4）作狀態(tài)圖及時序圖。）作狀態(tài)圖及時序圖。 23 10 Q QQ Q 0000 1000 0100 001100010010 1001 0101 01100111 CP Q0 Q1 Q2 Q3 12345678910 （5）檢查電路能否自啟動）檢查電路能否自啟動 用同樣的分析的方法分別求出用同樣的分析的方法分別求出6種無效狀態(tài)下的次態(tài)，得到完整的種無效狀態(tài)下的次態(tài)，得到完整的 狀態(tài)轉(zhuǎn)換圖

25、?？梢?，該計數(shù)器能夠自啟動。狀態(tài)轉(zhuǎn)換圖?？梢?，該計數(shù)器能夠自啟動。 由于電路中有由于電路中有4個觸發(fā)器，它們的狀態(tài)組合共有個觸發(fā)器，它們的狀態(tài)組合共有16種。而在種。而在 8421BCD碼計數(shù)器中只用了碼計數(shù)器中只用了10種，稱為有效狀態(tài)。其余種，稱為有效狀態(tài)。其余6種狀態(tài)種狀態(tài) 稱為無效狀態(tài)。稱為無效狀態(tài)。 當(dāng)由于某種原因，使計數(shù)器進入無效狀態(tài)時，如果能在時鐘信號作當(dāng)由于某種原因，使計數(shù)器進入無效狀態(tài)時，如果能在時鐘信號作 用下，最終進入有效狀態(tài)，我們就稱該電路具有用下，最終進入有效狀態(tài)，我們就稱該電路具有自啟動自啟動能力能力。 2 3 1 0 Q QQ Q 0000 1000 0100 0

26、01100010010 1001 0101 0110 0111 1010 1011 1101 1100 11111110 有效循環(huán) 28421BCD碼異步十進制加法計數(shù)器碼異步十進制加法計數(shù)器 CP2 2= =Q1 1 （當(dāng)（當(dāng)FF1 1的的Q1 1由由1010時，時，Q2 2才可能改變狀態(tài)。）才可能改變狀態(tài)。） 用前面介紹的異步時序邏輯電路分析方法對該電路進行分析：用前面介紹的異步時序邏輯電路分析方法對該電路進行分析： （1 1）寫出各邏輯方程式。）寫出各邏輯方程式。 時鐘方程：時鐘方程： CP0 0= =CP （時鐘脈沖源的下降沿觸發(fā)。）（時鐘脈沖源的下降沿觸發(fā)。） CP1 1= =Q0

27、0 （當(dāng)（當(dāng)FF0 0的的Q0 0由由1010時，時，Q1 1才可能改變狀態(tài)。才可能改變狀態(tài)。) ) CP3 3= =Q0 0 （當(dāng)（當(dāng)FF0 0的的Q0 0由由1010時，時，Q3 3才可能改變狀態(tài)才可能改變狀態(tài)) ) 1J 1K C1 2 Q 1 Q CP FF3 R 1K FF2 1J C1 R 1K FF1 Q 1J 0 C1 R R 0 FF 1J C1 1K Q3 1 CR 計數(shù)脈沖 清零脈沖 QQQQ & 1J 1K C1 2 Q 1 Q CP FF3 R 1K FF2 1J C1 R 1K FF1 Q 1J 0 C1 R R 0 FF 1J C1 1K Q3 1 CR 計數(shù)脈沖

28、 清零脈沖 QQQQ & 各觸發(fā)器的驅(qū)動方程：各觸發(fā)器的驅(qū)動方程： 1 0 J1 0 K n QJ 31 1 1 K 1 2 J 1 2 K nnQ QJ 123 1 3 K （2）將各驅(qū)動方程代入）將各驅(qū)動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)觸發(fā)器的特性方程，得各觸發(fā) 器的次態(tài)方程：器的次態(tài)方程： 1 0 J1 0 K n QJ 31 1 1 K 1 2 J 1 2 K nnQ QJ 123 1 3 K nnn n QQKQJQ 00000 1 0 （CP由10時此式有效） nnn nn QQQKQJQ 131111 1 1 （Q0由10時此式有效） nnn n QQKQJQ 22222

29、1 2 （Q1由10時此式有效） nnnnn n QQQQKQJQ 3123333 1 3 （Q0由10時此式有效） （3）作狀態(tài)轉(zhuǎn)換表。）作狀態(tài)轉(zhuǎn)換表。 設(shè)初態(tài)為設(shè)初態(tài)為Q3Q2Q1Q0=0000，代入次態(tài)方程進行計算，得狀態(tài)轉(zhuǎn)換表。，代入次態(tài)方程進行計算，得狀態(tài)轉(zhuǎn)換表。 3 3集成十進制計數(shù)器舉例集成十進制計數(shù)器舉例 （1 1）84218421BCD碼同步加法計數(shù)器碼同步加法計數(shù)器7416074160 3 Q 2 Q ET CP 0 D1D2D 3 D RCO 1 Q 0 Q 74160 4 1 2 3567 15 16 CPD0D 1 D2GND Q3Q 2 Q1Vcc 74160 8

30、9 101112 14 13 RD 3 D D L EP ET Q0RCO EP RD D L （2 2）二）二五五十進制異步加法計數(shù)器十進制異步加法計數(shù)器7429074290 二進制計數(shù)器的時鐘輸入端為二進制計數(shù)器的時鐘輸入端為CP1 1，輸出端為，輸出端為Q0 0； 五進制計數(shù)器的時鐘輸入端為五進制計數(shù)器的時鐘輸入端為CP2 2，輸出端為，輸出端為Q1 1、Q2 2、Q3 3。 7429074290包含一個獨立的包含一個獨立的1 1位二進制計數(shù)器和一個獨立的異步五進制計數(shù)器。位二進制計數(shù)器和一個獨立的異步五進制計數(shù)器。 如果將如果將Q0 0與與CP2 2相連，相連，CP1 1作時鐘脈沖輸入

31、端，作時鐘脈沖輸入端，Q0 0Q3 3作輸出端，則作輸出端，則 為為84218421BCD碼十進制計數(shù)器。碼十進制計數(shù)器。 R Q C1C1 R Q C1 1K CP R 1K 1J 1J 1J 1J 1K Q 1K R C1 Q & S S & 3Q 0 Q 1 Q Q2 2 0(1) R0(2) R9(1) R9(2) 1CP R 7429074290的功能：的功能： 異步清零。異步清零。 計數(shù)。計數(shù)。 異步置數(shù)（置異步置數(shù)（置9 9）。）。 4 1 2 3567 89101112 13 14 GND Vcc 74LS290 9(1)NC 9(2)NC 0(1)0(2) 21 Q3Q 0

32、Q1Q 2 CPCPRR RR 三、集成計數(shù)器的應(yīng)用三、集成計數(shù)器的應(yīng)用 （1 1）同步級聯(lián)。）同步級聯(lián)。 例：用兩片例：用兩片4 4位二進制加法計數(shù)器位二進制加法計數(shù)器7416174161采用同步級聯(lián)方式構(gòu)成的采用同步級聯(lián)方式構(gòu)成的8 8位位 二進制同步加法計數(shù)器，模為二進制同步加法計數(shù)器，模為161616=25616=256。 1 1計數(shù)器的級聯(lián)計數(shù)器的級聯(lián) 3 Q 2 Q ET CP 0 D1D2D 3 D RCO 1 Q 0 Q 74161(1) EP RD D L D 1 3 DD 3 D CP Q Q 0 0 RCO 74161(2) L 2 1 ET Q D Q R2 D EP

33、1 1 1 計數(shù)脈沖 清零脈沖 0132 Q Q Q Q 4576 Q Q Q Q （2 2）異步級聯(lián)）異步級聯(lián) 例：用兩片例：用兩片74191采用異步級聯(lián)方式構(gòu)成采用異步級聯(lián)方式構(gòu)成8位二進制位二進制 異步可逆計數(shù)器。異步可逆計數(shù)器。 LD 3 Q 2 Q D/U EN CP 0 D 1 D 2 D 3 D RCO MAX/MIN 1 Q 0 Q 74191(2) LD 3 Q 2 Q D/U EN CP 0 D 1 D 2 D 3 D RCO MAX/MIN 1 Q 0 Q 74191(1) 計數(shù)脈沖 D/U EN L 0 13 2 Q Q Q Q Q6Q 7 Q4Q5 D （3）用計數(shù)器

34、的輸出端作進位）用計數(shù)器的輸出端作進位/借位端借位端 有的集成計數(shù)器沒有進位有的集成計數(shù)器沒有進位/借位輸出端，這時可根據(jù)具體情況，借位輸出端，這時可根據(jù)具體情況， 用計數(shù)器的輸出信號用計數(shù)器的輸出信號Q3、Q2、Q1、Q0產(chǎn)生一個進位產(chǎn)生一個進位/借位。借位。 例：如用兩片例：如用兩片74290采用異步級聯(lián)方式組成的二位采用異步級聯(lián)方式組成的二位8421BCD碼十進碼十進 制加法計數(shù)器。制加法計數(shù)器。 模為模為1010=100 3 Q 2 Q 1 Q 0 Q 74290(1) CP1 CP2 R0(2)R0(1)R9(1) 9(2) R Q0 Q1 2 QQ3 74290(2) CP1 CP

35、2 0(2) RR0(1) 9(1) RR9(2) 計數(shù)脈沖 置數(shù)脈沖 清零脈沖 個位輸出 十位輸出 0 1 Q 2 QQ 3 Q 0 1 Q 2 QQ 3 Q 2 2組成任意進制計數(shù)器組成任意進制計數(shù)器 （1）異步清零法）異步清零法 異步清零法適用于具有異步清零端的集成計數(shù)器。異步清零法適用于具有異步清零端的集成計數(shù)器。 例：用集成計數(shù)器例：用集成計數(shù)器74160和與非門組成的和與非門組成的6進制計數(shù)器。進制計數(shù)器。 Q D Q 1 0 74160 Q 3 2 Q 3 D ET Q 1 0 Q 2 1 1 CP LD 3 1 D Q EP Q 計數(shù)脈沖 RCO 2 0 DRD & Q 0 Q

36、 0000 Q 0001 0100 00110010 2 10010110 0101 1000 1 0111 Q3 EWB舉例舉例 （2）同步清零法）同步清零法 同步清零法適用于具有同步清零端的集成計數(shù)器。同步清零法適用于具有同步清零端的集成計數(shù)器。 例：用集成計數(shù)器例：用集成計數(shù)器74163和與非門組成的和與非門組成的6進制計數(shù)器。進制計數(shù)器。 Q DR ET EP 74163 D RCO 3 3 Q D 2 1 1 Q L 0 1 0 Q D CP DD 1 計數(shù)脈沖 2 & 0 13 2 Q Q Q Q 3 Q 0010 0 0000 0011 Q 0001 Q 1 Q 0100 2 0

37、101 EWB舉例舉例 （3）異步預(yù)置數(shù)法）異步預(yù)置數(shù)法 異步預(yù)置數(shù)法適用于具有異步預(yù)置端的集成計數(shù)器。異步預(yù)置數(shù)法適用于具有異步預(yù)置端的集成計數(shù)器。 例：用集成計數(shù)器例：用集成計數(shù)器74191和與非門組成的余和與非門組成的余3碼碼10進制計數(shù)器。進制計數(shù)器。 LD 3 Q 2 Q D/U EN CP 0 D1D2D3D RCO MAX/MIN 1 Q 0 Q 74191 0 0 計數(shù)脈沖 & Q 30 QQ 21Q 1100 0 1100 1101 0011 0100 2 Q 1 1011 Q Q Q 3 0101 0111 1001 0110 1000 1010 （4）同步預(yù)置數(shù)法）同步預(yù)

38、置數(shù)法 同步預(yù)置數(shù)法適用于具有同步預(yù)置端的集成計數(shù)器。同步預(yù)置數(shù)法適用于具有同步預(yù)置端的集成計數(shù)器。 例：用集成計數(shù)器例：用集成計數(shù)器74160和與非門組成的和與非門組成的7進制計數(shù)器。進制計數(shù)器。 Q DR ET EP 74160 D RCO 3 3 Q D 2 1 1 Q L 0 1 0 Q D CP DD1 計數(shù)脈沖 2 0011 1 Q 30 QQ 21Q 3 Q 0101 0 0011 0111 Q 0100 Q 1 Q 1000 2 1001 0110 EWB舉例舉例 例例6.3.16.3.1 用用7416074160組成組成4848進制計數(shù)器。進制計數(shù)器。 先將兩芯片采用同步級聯(lián)

39、方式連接成先將兩芯片采用同步級聯(lián)方式連接成100100進制計數(shù)器，進制計數(shù)器， 然后再用異步清零法組成了然后再用異步清零法組成了4848進制計數(shù)器。進制計數(shù)器。 解：解：因為因為N4848，而，而7416074160為模為模1010計數(shù)器，所以要用兩片計數(shù)器，所以要用兩片7416074160構(gòu)成構(gòu)成 此計數(shù)器。此計數(shù)器。 3 Q 2 Q ET CP 0 D1D2D 3 D RCO 1 Q 0 Q 74160(1) EP RD D L D 1 3 DD 3 D CP Q Q 0 0 RCO 74160(2) L 2 1 ET Q D Q R 2 D EP 1 計數(shù)脈沖 & 1 1 3 3組成分頻

40、器組成分頻器 前面提到，模前面提到，模N計數(shù)器進位輸出端輸出脈沖的頻率是輸入脈沖頻計數(shù)器進位輸出端輸出脈沖的頻率是輸入脈沖頻 率的率的1/1/N，因此可用模，因此可用模N計數(shù)器組成計數(shù)器組成N分頻器。分頻器。 解：解： 因為因為32768=232768=215 15，經(jīng) ，經(jīng)1515級二分頻，就可獲得頻率為級二分頻，就可獲得頻率為1 1Hz的脈沖的脈沖 信號。因此將四片信號。因此將四片7416174161級聯(lián)，從高位片（級聯(lián)，從高位片（4 4）的）的Q2 2輸出即可。輸出即可。 例例6.3.26.3.2 某石英晶體振蕩器輸出脈沖信號的頻率為某石英晶體振蕩器輸出脈沖信號的頻率為327683276

41、8Hz，用，用 7416174161組成分頻器，將其分頻為頻率為組成分頻器，將其分頻為頻率為1 1Hz的脈沖信號。的脈沖信號。 D 1 3 DD 3 D CP Q Q 0 0 RCO 74161(4) L 2 1 ET Q D Q R2 D EP 1 R RCO 0 CP 0 D 3 D DD 1 QQ ET Q 3 D Q EP L 1 D 12 74161(3) 2 Q CP 3 3 2 Q 1 EP 74161(2) D 0 D 2 D Q D 1 0 Q DR ET L RCO D 3 R Q1 D Q D CP 0 EP D 1 L 2D 1 RCO 3 ET D Q D 0 741

42、61(1) 2 Q 1 11111 f f =1Hz =32768Hz 4 4組成序列信號發(fā)生器組成序列信號發(fā)生器 序列信號序列信號在時鐘脈沖作用下產(chǎn)生的一串周期性的二進制信號在時鐘脈沖作用下產(chǎn)生的一串周期性的二進制信號。 例：用例：用74161及門電路構(gòu)成序列信號發(fā)生器。及門電路構(gòu)成序列信號發(fā)生器。 其中其中74161與與G1構(gòu)成了一個模構(gòu)成了一個模5計數(shù)器。計數(shù)器。 ，因此，這是一個，因此，這是一個01010序列信號發(fā)生器，序列長度序列信號發(fā)生器，序列長度P=5。 例例6.3.3 試用計數(shù)器試用計數(shù)器74161和數(shù)據(jù)選擇器設(shè)計一個和數(shù)據(jù)選擇器設(shè)計一個01100011序列發(fā)生器。序列發(fā)生器。

43、 解：解：由于序列長度由于序列長度P=8，故將，故將74161構(gòu)成模構(gòu)成模8計數(shù)器，并選用數(shù)據(jù)選擇計數(shù)器，并選用數(shù)據(jù)選擇 器器74151產(chǎn)生所需序列，從而得電路如圖產(chǎn)生所需序列，從而得電路如圖6.3.31所示。所示。 5組成脈沖分配器組成脈沖分配器 74161 D D 3 2D D L QQ RD Q 0 1 3 0 1 CPCP 1 ET 2 EP D1 RCO Q 1 0 0 0 Y 2 2B A 2A Y 1 G 1 Y A 4 74138 YY GG Y 0 Y 3 1 5 Y A 7 6 1 2 Y6 0 Y 2 3 5 YY 1 4 YYY 7 Y CP Q 0 Q 1 Q 2 0

44、 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 6.4 6.4 數(shù)碼寄存器與移位寄存器數(shù)碼寄存器與移位寄存器 集成數(shù)碼寄存器集成數(shù)碼寄存器74LSl75 ： 一、一、 數(shù)碼寄存器數(shù)碼寄存器 數(shù)碼寄存器數(shù)碼寄存器存儲二進制數(shù)碼的時序電路組件存儲二進制數(shù)碼的時序電路組件 1D R C1 FF Q 0 1D R C1 QQ R 1D C1 Q R C1 1D 0 Q 0 Q 1 FF Q1 1 Q 2 FF Q2 2 Q 3 FF Q3 3 Q 1 CPD D 3 0 1 2 D D1D R 7474LS175175的功能的功能: : RD是異步清零控制端。是異步清零控制端。 D0D3

45、是并行數(shù)據(jù)輸入端，是并行數(shù)據(jù)輸入端，CP為時鐘脈沖端。為時鐘脈沖端。 Q0Q3是并行數(shù)據(jù)輸出端。是并行數(shù)據(jù)輸出端。 二、移位寄存器二、移位寄存器 移位寄存器移位寄存器不但可以寄存數(shù)碼，而且在移位脈沖作用不但可以寄存數(shù)碼，而且在移位脈沖作用 下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動1 1位。位。 1 1單向移位寄存器單向移位寄存器 （1 1）右移寄存器（）右移寄存器（D觸發(fā)器組成的觸發(fā)器組成的4 4位右移寄存器）位右移寄存器） 右移寄存器的結(jié)構(gòu)特點：右移寄存器的結(jié)構(gòu)特點：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。

46、Q R C1 1D 1D C1 R Q 1D C1 R Q 1D Q R C1 Q0 Q1Q2Q3 CP CR I D 串行輸入串行輸出 D0 D1D2 0 FF 1 FF 2 FF 3 FF 并 行 輸 出 D3 設(shè)移位寄存器的初始狀態(tài)為設(shè)移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼，串行輸入數(shù)碼DI=1101，從高位，從高位 到低位依次輸入。其到低位依次輸入。其狀態(tài)表如下：狀態(tài)表如下： Q R C1 1D 1D C1 R Q 1D C1 R Q 1D Q R C1 Q0 Q1Q2Q3 CP CR I D 串行輸入串行輸出 D0 D1D2 0 FF 1 FF 2 FF 3 FF 并 行 輸

47、出 D3 右移寄存器的時序圖：右移寄存器的時序圖： 由于右移寄存器移位的方向為由于右移寄存器移位的方向為DIQ0 0Q1 1Q2 2Q3 3，即由低位向，即由低位向 高位移，所以又稱為高位移，所以又稱為上移寄存器上移寄存器。 在在4 4個移位脈沖作用下，輸入的個移位脈沖作用下，輸入的4 4位串行數(shù)碼位串行數(shù)碼11011101全部存入了寄存器中。全部存入了寄存器中。 這種輸入方式稱為這種輸入方式稱為串行輸入方式串行輸入方式。 CP Q 0 Q 1 Q 2 12345 678 9 3 Q I D 11 10 （2 2）左移寄存器）左移寄存器 2 2 雙向移位寄存器雙向移位寄存器 將右移寄存器和左移

48、寄存器組合起來，并引入一控制端將右移寄存器和左移寄存器組合起來，并引入一控制端S便構(gòu)成便構(gòu)成 既可左移又可右移的雙向移位寄存器。既可左移又可右移的雙向移位寄存器。 左移寄存器的結(jié)構(gòu)特點：左移寄存器的結(jié)構(gòu)特點：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。 1D C1 R Q 1D Q R C1 Q 1D 1D C1C1 R Q R CP CR D0 1 D FF0FF1FF2 3 FF 2 0 并 行 輸 出 3 QQ 1 Q Q I D 串行輸入 串行輸出 2 D 3 D 當(dāng)當(dāng)S=1時，時，D0=DSR、D1=Q0、D2=Q1、D3=Q2，實現(xiàn)右移操作；，實

49、現(xiàn)右移操作； 其中，其中，DSR為右移串行輸入端，為右移串行輸入端，DSL為左移串行輸入端。為左移串行輸入端。 當(dāng)當(dāng)S=0時，時，D0=Q1、D1=Q2、D2=Q3、D3=DSL，實現(xiàn)左移操作。，實現(xiàn)左移操作。 R FF 1D C1 3 Q & 1 R 1D C1 2 FF Q & 1 R 1D C1 1 FF Q & 1 FF & C1 R 0 1D Q 1 1 1 1 QQ Q Q1 3 0 2 CP CR 串行輸入 SL D （左移） 串行輸入 DSR （右移） 串行輸出 DOR （右移） 串行輸出 DOL （左移） 移位控制 S S=1：右移 S=0：左移 并 行 輸 出 三、集成移位

50、寄存器三、集成移位寄存器7419474194 74194為四位雙向移位寄存器。為四位雙向移位寄存器。 Q0和和Q3分別是左移和右移時的串行輸出端，分別是左移和右移時的串行輸出端，Q0、Q1、Q2和和Q3為為 并行輸出端。并行輸出端。 DSL 和和DSR分別是左移和右移串行輸入。分別是左移和右移串行輸入。D0、D1、D2 2和和D3是并行輸是并行輸 入端。入端。 0 Q 1 Q S 3 D 2 D 1 D 0 D 2 Q 3 Q 74194 4 1 2 3567 15 16 D0D 1 D2GND Q3Q 2 Q1 Vcc 74194 8 9 101112 14 13 RD 3 D 0 SQ0

51、S RD CP SL SR 0 1 SR SL S1 CP DD D D 74194的功能表：的功能表： 四、移位寄存器構(gòu)成的移位型計數(shù)器四、移位寄存器構(gòu)成的移位型計數(shù)器 1. 環(huán)形計數(shù)器環(huán)形計數(shù)器 環(huán)形計數(shù)器的特點：環(huán)形計數(shù)器的特點： 電路簡單，電路簡單，N位移位寄存器可以計位移位寄存器可以計N個數(shù)，實現(xiàn)模個數(shù)，實現(xiàn)模N計數(shù)器。狀態(tài)計數(shù)器。狀態(tài) 為為1的輸出端的序號等于計數(shù)脈沖的個數(shù)，通常不需要譯碼電路。的輸出端的序號等于計數(shù)脈沖的個數(shù)，通常不需要譯碼電路。 0 Q 1 Q S 3 D2D1D 0 D 2 Q 3 Q 74194 S RD CP DSL SR D 0 1 1 1 1 000

52、START 0 Q 3 1000 Q 0100 Q 2 Q 0010 1 0001 2扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器 為了增加有效計數(shù)狀態(tài)，擴大計數(shù)器的模，可用扭環(huán)形計數(shù)器。為了增加有效計數(shù)狀態(tài)，擴大計數(shù)器的模，可用扭環(huán)形計數(shù)器。 一般來說，一般來說，N位移位寄存器可以組成模位移位寄存器可以組成模2N的扭環(huán)形計數(shù)器，只需將的扭環(huán)形計數(shù)器，只需將 末級輸出反相后，接到串行輸入端。末級輸出反相后，接到串行輸入端。 Q D 1 SR 0 13 S Q Q S SL D 74194 D RDD CP Q 0 2 D1D 32 0 1 0 清零 Q 1000 0001 2 QQ 0000 03 0011 1Q

53、 1100 0111 1110 1111 6.5 6.5 同步時序邏輯電路的設(shè)計方法同步時序邏輯電路的設(shè)計方法 一、同步時序邏輯電路的設(shè)計方法一、同步時序邏輯電路的設(shè)計方法 1 1同步時序邏輯電路的設(shè)計步驟同步時序邏輯電路的設(shè)計步驟 （3 3）狀態(tài)分配，又稱狀態(tài)編碼。即把一組適當(dāng)?shù)亩M制代碼分配給）狀態(tài)分配，又稱狀態(tài)編碼。即把一組適當(dāng)?shù)亩M制代碼分配給 簡化狀態(tài)圖（表）中各個狀態(tài)。簡化狀態(tài)圖（表）中各個狀態(tài)。 （1 1）根據(jù)設(shè)計要求，設(shè)定狀態(tài)，導(dǎo)出對應(yīng)狀態(tài)圖或狀態(tài)表。）根據(jù)設(shè)計要求，設(shè)定狀態(tài)，導(dǎo)出對應(yīng)狀態(tài)圖或狀態(tài)表。 （2 2）狀態(tài)化簡。消去多余的狀態(tài)，得簡化狀態(tài)圖（表）。）狀態(tài)化簡。消去多余

54、的狀態(tài)，得簡化狀態(tài)圖（表）。 （4 4）選擇觸發(fā)器的類型。）選擇觸發(fā)器的類型。 （5 5）根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能，導(dǎo)出待設(shè)計）根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能，導(dǎo)出待設(shè)計 電路的輸出方程和驅(qū)動方程。電路的輸出方程和驅(qū)動方程。 （6 6）根據(jù)輸出方程和驅(qū)動方程畫出邏輯圖。）根據(jù)輸出方程和驅(qū)動方程畫出邏輯圖。 （7 7）檢查電路能否自啟動。檢查電路能否自啟動。 2 2同步計數(shù)器的設(shè)計舉例同步計數(shù)器的設(shè)計舉例 例例6.5.16.5.1 設(shè)計一個同步設(shè)計一個同步5 5進制加法計數(shù)器進制加法計數(shù)器 （2 2）狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。）狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。 (1(

55、1）根據(jù)設(shè)計要求，設(shè)定狀態(tài)，）根據(jù)設(shè)計要求，設(shè)定狀態(tài)， 畫出狀態(tài)轉(zhuǎn)換圖。該狀態(tài)圖不須化簡。畫出狀態(tài)轉(zhuǎn)換圖。該狀態(tài)圖不須化簡。 S0S1S2 S3 S4 （3 3）選擇觸發(fā)器。選用）選擇觸發(fā)器。選用JK觸發(fā)器。觸發(fā)器。 （4 4）求各觸發(fā)器的驅(qū)動方程和進位輸出方程。）求各觸發(fā)器的驅(qū)動方程和進位輸出方程。 列出列出JK觸發(fā)器的驅(qū)動表觸發(fā)器的驅(qū)動表，畫出電路的次態(tài)卡諾圖。，畫出電路的次態(tài)卡諾圖。 Q Q 10 n n 2 Qn 1 0 00 011110 001010100011 000 根據(jù)次態(tài)卡諾圖和根據(jù)次態(tài)卡諾圖和JK觸發(fā)器的驅(qū)動表可得各觸發(fā)器的驅(qū)動卡諾圖：觸發(fā)器的驅(qū)動表可得各觸發(fā)器的驅(qū)動卡諾

56、圖： Qn 1 Q0 n 2 Q n 10 J2 0 0 Qn n Q 1 0 2 =J 00 011110 1 0 n Q 1 2 n Q Q n 0 2 K K = 2 001011 01 0 1 1 1 Q Q 1 0 n n 2 Qn 1 0 00 011110 001010100011 000 Q Q 10 n n 2 Qn 1 0 00 011110 001010100011 000 n Q 1 1 2 n Q Q n 0 1 J 0 n Q0 J = 1 001011 01 0 1 0110 00 2 1 1 n 0 QQ 1 n Q 0 0 n 1 K 11 0 0 n = Q

57、 1 K n Q 1 2 n Q Q n 0 0 J 001011 01 0 1 0110 00 2 1 1 n 0 QQ 1 n Q 0 n 0 K 11 11 0 1 2 n = Q 0 J K0 =1 再畫出輸出卡諾圖再畫出輸出卡諾圖 可得電路的輸出方程：可得電路的輸出方程： （5） 將各驅(qū)動方程與輸出方程歸將各驅(qū)動方程與輸出方程歸 納如下：納如下： （6 6）畫邏輯圖。）畫邏輯圖。 100111 YQ 01 Q Q 0 n n 1 n 2 00 1 0000 Q C1C1 Q 1K 1J 1J 1J 1K 1K C1 Q & 2Q0 Q Q1 CP Y 進位輸出 利用邏輯分析的方法畫出

58、電路完整的狀態(tài)圖。利用邏輯分析的方法畫出電路完整的狀態(tài)圖。 （7）檢查能否自啟動）檢查能否自啟動 可見，如果電路進入無效狀態(tài)可見，如果電路進入無效狀態(tài)101、110、111時，在時，在CP脈沖作用下，脈沖作用下， 分別進入有效狀態(tài)分別進入有效狀態(tài)010、010、000。所以電路能夠自啟動。所以電路能夠自啟動。 0 QQ 1 Q 2 /Y 000001010 011 100 /0/0 /0 /0 /1 /1 101 /1 110111 /1 3一般時序邏輯電路的設(shè)計舉例一般時序邏輯電路的設(shè)計舉例 典型的時序邏輯電路具有外部輸入變量典型的時序邏輯電路具有外部輸入變量X，所以設(shè)計，所以設(shè)計 過程要復(fù)

59、雜一些。過程要復(fù)雜一些。 S0 0初始狀態(tài)或沒有收到初始狀態(tài)或沒有收到1 1時的狀態(tài)；時的狀態(tài)； 例例6.5.26.5.2 設(shè)計一個串行數(shù)據(jù)檢測器。該檢測器有一個輸入端設(shè)計一個串行數(shù)據(jù)檢測器。該檢測器有一個輸入端X， 它的功能是對輸入信號進行檢測。當(dāng)連續(xù)輸入三個它的功能是對輸入信號進行檢測。當(dāng)連續(xù)輸入三個1 1（以及三個（以及三個 以上以上1 1）時，該電路輸出）時，該電路輸出Y=1=1，否則輸出，否則輸出Y=0=0。 解：解： （1 1）根據(jù)設(shè)計要求，設(shè)定狀態(tài)）根據(jù)設(shè)計要求，設(shè)定狀態(tài): :： S2 2連續(xù)收到兩個連續(xù)收到兩個1 1后的狀態(tài)；后的狀態(tài)； S1 1收到一個收到一個1 1后的狀態(tài)；

60、后的狀態(tài)； S3 3連續(xù)收到三個連續(xù)收到三個1 1（以及三個以上（以及三個以上1 1）后的狀態(tài)。）后的狀態(tài)。 （3 3）狀態(tài)化簡。）狀態(tài)化簡。 觀察上圖觀察上圖可知，可知，S2和和S3是是 等價狀態(tài)，所以將等價狀態(tài)，所以將S2和和S3 合并，并用合并，并用S2表示，得簡表示，得簡 化狀態(tài)圖化狀態(tài)圖: （2 2）根據(jù)題意可畫出）根據(jù)題意可畫出原始狀態(tài)圖：原始狀態(tài)圖： S0 S1 S2 S3 X/Y S 0/0 0/0 0/0 1/0 1/0 1/1 1/1 0/0 S2 S S 1 0 X/Y S 0/0 0/0 1/0 1/0 0/0 1/1 （4 4）狀態(tài)分配。）狀態(tài)分配。 該電路有該電路有