60進制加法器課設報告

1、電子技術基礎實驗課程設計60進制計數(shù)器 班級：電自1418姓名：劉承洋 學號：2014305070332摘 要本設計是電自1418班劉承洋以集成計數(shù)器74LS61和555定時器為核心設計的60進制計數(shù)器。由555定時器構成的多諧振蕩器能夠自行產生矩形脈沖信號，將調整周期后的矩形脈沖傳送給74LS161，74LS161接收信號后，內部觸發(fā)器進行相應翻轉，從而實現(xiàn)計數(shù)目的。系統(tǒng)設計包括：由多諧振蕩器構成的信號電路、74LS161計數(shù)電路以及七段數(shù)碼管顯示電路。整個設計采用Multisim仿真軟件調試。關 鍵 詞：多諧振蕩器，集成計數(shù)器74LS161，Multisim 仿真目錄摘 要I第一章 緒論-

2、 1 -1.1 實驗目的- 1 -1.2 預習要求- 1 -1.3 實驗內容- 1 -第二章 元器件介紹- 2 -2.1 集成計數(shù)器74LS161介紹- 2 -2.1.1 74LS161的管腳介紹- 2 -2.1.2 74LS161功能表介紹- 2 -2.1.3 74LS161邏輯功能驗證- 3 -2.2555集成定時器介紹- 4 -2.2.1 555 定時器結構和功能- 4 -2.2.2 74LS161的管腳介紹- 5 -第三章 設計方案- 6 -3.1 設計原理- 6 -3.2 設計步驟- 6 -3.2.1 多諧振蕩器設計- 6 -3.2.2 低位計數(shù)片（個位）設計- 7 -3.2.3 高

3、位計數(shù)片（十位）設計- 8 -3.2.4 合成60進制計數(shù)器- 9 -3.2.5 理論分析- 9 -第一章 緒論1.1 實驗目的（1） 熟悉各種中規(guī)模集成計數(shù)器的引腳圖和邏輯功能（以74LS161作為重點，其他了解）。（2） 熟悉555集成定時器的電路結構、工作原理及其特點。（3） 熟悉555集成定時器芯片的引腳圖。（4） 掌握集成計數(shù)器74LS161擴展應用及555集成定時器的典型應用。（5） 利用多諧振蕩器和集成計數(shù)器74LS161構成六十進制計數(shù)器。1.2 預習要求（1） 閱讀數(shù)字電子技術基礎相關內容，了解集成計數(shù)器和555集成定時器的原理及功能。（2） 熟悉集成計數(shù)器74LS161和5

4、55集成定時器的引腳圖和功能表。（3） 學習74LS161擴展應用的方法和555集成計數(shù)器的典型應用。（4） 閱讀本實驗的實驗原理和實驗方法。1.3 實驗內容（1） 集成計數(shù)器74LS161邏輯功能驗證。（2） 用555集成定時器構成多諧振蕩器。（3） 用多諧振蕩器和兩片74LS161利用置數(shù)清零法設計60進制計數(shù)器。第二章 元器件介紹2.1 集成計數(shù)器74LS161介紹2.1.1 74LS161的管腳介紹74LS161是4位二進制同步加法計數(shù)器。集成芯片74LS161的是異步清零端，D是異步預置數(shù)控制端，、D低電平有效。CP是時鐘脈沖輸入端，RCO是進位輸出端，EP、ET是計數(shù)使能端，高電平

5、有效。D0、D1、D2、D3是數(shù)據輸入端，Q0、Q1、Q2、Q3是數(shù)據輸出端。時鐘脈沖每正跳變一次，計數(shù)器內個觸發(fā)器就同時翻轉一次，74LS161完成一次計數(shù)。管腳排列圖如圖2.1.1.1所示。進位輸出端輸出端輸入端控制端置數(shù)端清零端脈沖輸入端圖2.1.1.1 74LS161管腳排列圖2.1.2 74LS161功能表介紹表2.1.2.1是74LS161的功能表，由表可知，74161具有以下功能：（1） 異步清零。當CLR=0時，無論其他各輸入端的狀態(tài)如何，計數(shù)器均被直接置“0”。（2） 同步預置數(shù)。當CLR=1、LOAD=0且在CP上升沿作用時，計數(shù)器將ABCD同時置入QAQBQCQD,使QA

6、QBQCQD=ABCD。（3） 保持（禁止）。CLR=LOAD=1且ENPENT=0時，無論有無CP脈沖作用，計數(shù)器都將保持原有的狀態(tài)不變（停止計數(shù)）。（4） 計數(shù)。CLR=LOAD=ENP=ENT=1時，74161處于計數(shù)狀態(tài)。表2.1.2.1 74LS161邏輯功能表輸入輸出CLRLOADENPENTCLKDCBAQDQCQBQA0*000010*DCBADCBA11*0*保持110*保持1111*計數(shù)2.1.3 74LS161邏輯功能驗證 （1）在圖2.1.3.1所示模塊上將74LS161腳1、3、4、5、6、7、9、10（即、D0、D1、D2、D3、D、EP、ET腳）與輸入電平控制開關

7、S0S7分別相連，16腳接+5V電源，8腳與GND相連，11、12、13、14、15腳（Q0、Q1、Q2、Q3、RCO）與輸出狀態(tài)二極管L0L4連接，2腳（CP）與電子技術綜合實驗箱的單脈沖輸出端P1相連。圖2.1.3.1 74LS161實驗電路板圖（2）根據表2.1.2.1所示輸入條件，驗證74LS161的異步清零、同步并行置數(shù)、數(shù)據保持和計數(shù)等功能。2.2 555集成定時器介紹2.2.1 555 定時器結構和功能555定時器由分壓器、壓比器C1和C2、基本RS鎖存器、放電開關管T和緩沖器G組成，其內部結構如圖2.2.1.1所示，其邏輯功能如表2.2.1.1所示。三只5K的電阻串聯(lián)構成的分壓

8、器，為比較器C1、C2提供參考電壓。當控制電壓端5腳懸空時，比較器C1和C2基準電壓分別為2/3VCC和1/3VCC。vI1是比較器C1的信號輸入端，稱為閾值輸入端；vI2是比較器C2的信號輸入端，稱為觸發(fā)器的輸入端；RD為復位輸入端，當RD為低電平時，不管其他輸入端的狀態(tài)如何，輸出v0為低電平。因此在正常工作時，應將其接高電平。當vI12/3VCC，vI21/3VCC時，比較器C1輸出低電平，比較器C2輸出高電平，基本RS觸發(fā)器被置0,放電三極管T導通，輸出端vO為低電平。當vI12/3VCC，vI21/3VCC時，比較器C1輸出高電平，比較器C2輸出低電平，基本RS觸發(fā)器被置1,放電三極管

9、T截止，輸出端vO為高電平。當vI11/3VCC時，基本RS鎖存器R=1，S=1，鎖存器狀態(tài)不變，電路保持原狀態(tài)不變。當vI12/3VCC，vI21/3VCC時，基本RS鎖存器R=0，S=0，比較器C2輸出低電平，放電三極管T截止，輸出端vO為高電平。圖2.2.1.1 555定時器原理電路圖表2.2.1.1 555定時器功能表輸入輸 出閾值輸入(vI1)觸發(fā)輸入(vI2)復位(RD)輸出()放電管T*00導通11截止10導通1不變不變電源端（8腳）2.2.2 74LS161的管腳介紹接地端（1腳）電壓控制端（5腳）觸發(fā)輸入端（2腳）閾值輸入端（6腳）放電端（7腳）輸出端（3腳）復位端（4腳）電

10、壓控制端（5腳）觸發(fā)輸入端（2腳）接地端（1腳）圖2.1.1.1 74LS161管腳排列圖- 5 -第三章 設計方案3.1 設計原理使用555定時器設計出多諧振蕩器，利用多諧振蕩器產生的矩形脈沖信號作為計數(shù)器的時鐘脈沖。根據設計基理可知，計數(shù)器初值00，按遞增方式計數(shù)，增到59時，再自動返回到00。因為N=60，而M=16，所以需要用兩片74LS161芯片級聯(lián)的形式來構成六十進制計數(shù)器。與一般級聯(lián)不同的是兩片74LS161中一片控制個位，為十進制；另一片控制十位，為六進制。利用74LS161本身的控制端（完成十進制，在達到1001（即十進制的9）時，給第二個芯片一個脈沖使第二個芯片計數(shù)加一，同

11、時第一片清零，這樣反復，直到第二片達到0110時第二片自身清零，這樣完成一次60的計數(shù)，且回到初態(tài)，兩片74LS161全部清零，繼續(xù)重復計數(shù)。下圖為60進制計數(shù)器的總體框圖。譯碼顯示譯碼顯示74LS161構成的十進制計數(shù)器（個位）清零清零74LS161構成的六進制計數(shù)器（十位） 進位信號由多諧振蕩器產生的脈沖圖3.1.1 60進制計數(shù)器工作的總體框圖3.2 設計步驟3.2.1 多諧振蕩器設計圖3.2.1.1是由555定時器和外接元件R1、R2、C構成的多諧振蕩器。電路接通電源時，電源通過R1、R2向C充電，當UC上升到2/3VCC時，使為低電平，同時555定時器內部的放電三極管T導通，此時電容

12、C通過R2和T放電，UC下降。其周期為T=0.7（R1+2R2）C。3腳輸出端，用于連接74LS161脈沖輸入端。555定時器圖3.2.1.1 多諧振蕩器電路原理圖3.2.2 低位計數(shù)片（個位）設計由74LS161構成10進制計數(shù)器，將低位片的CLR、ENP、ENT管腳接于VCC=5V的電壓源上，CLK端接到多諧振蕩器3腳輸出端上，用與非門接到LOAD管腳用于反饋清零，用與門連接燈泡1，作為進位指示燈；對于低位片而言，輸出狀態(tài)從00001001共10個輸出狀態(tài)，當輸出狀態(tài)為1001時會向高位片產生產生一個進位信號，在下一個脈沖信號正跳變時將計數(shù)器的輸出端置成具體連接電路圖如下圖所示：個位數(shù)顯示

13、器多諧振蕩器提供脈沖信號進位指示燈個位計數(shù)片與門與非門圖3.2.2.1 個位計數(shù)器電路連接圖3.2.3 高位計數(shù)片（十位）設計由74161構成6進制計數(shù)器，將高位片位片的EP、ET、LOAD管腳接于VCC=5V的電壓源上，CLK端接到由多諧振蕩器3腳上，用與非門接到CLR管腳用于反饋清零；對于高位片而言，輸出狀態(tài)從00000110共7個輸出狀態(tài)。當輸出狀態(tài)為0110時由于與非門的存在，高位片開始進行反饋清零，此時輸出狀態(tài)會從0110轉變到0000，因此0110狀態(tài)不顯示。具體連接電路如下圖：多諧振蕩器提供脈沖信號十位數(shù)顯示器十位計數(shù)片與非門圖3.2.3.1 十位計數(shù)器電路連接圖3.2.4 合成60進制計數(shù)器兩片74161串連并采用同步清零法構成60進制計數(shù)器，低位片的進位信號連接高位片的ENT、ENP管腳，當?shù)臀黄倪M位信號到來時，高位片開始計數(shù)，高、低位片分