計(jì)算機(jī)組成原理模擬題教材

1、計(jì)算機(jī)組成原理模擬題一、填空題1. 典型的馮 .諾依曼計(jì)算機(jī)是以（ 運(yùn)算器 ）為中心的 , 指令是（ 按順序 ） 執(zhí)行的.2. 系統(tǒng)總線按傳輸信息的不同可分為三類： （ 數(shù)據(jù)總線 ）、（ 地址總線 ）、 和（ 操作總線 ）。3機(jī)器數(shù)為補(bǔ)碼，字長 16 位（含 1 位符號位），用十六進(jìn)制寫出對應(yīng)于整數(shù)定 點(diǎn)機(jī)的最大正數(shù)補(bǔ)碼是（ 7FFF ）、最小負(fù)數(shù)補(bǔ)碼是（ 8000 ）。4. （ 控制器 ）負(fù)責(zé)協(xié)調(diào)并控制計(jì)算機(jī)各部件執(zhí)行程序的指令序列。5. . 存儲(chǔ)單元組成的，存儲(chǔ)單元的編號稱為（ 單元地址 ）。6. 機(jī)與設(shè)備交換信息的控制方式中， （ 中斷 ）方式主機(jī)與設(shè)備是并行進(jìn)行的。7 計(jì)算機(jī)中存放當(dāng)前

2、指令地址的寄存器叫（ 指令寄存器 ）。8. CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫做（指令周期）。（ 1）指令周期是指 CPU 執(zhí)行一條指令的時(shí)間。 指令周期： 取出并執(zhí)行一條指令的時(shí)間。 機(jī) 器周期：通常用內(nèi)存中讀取一個(gè)指令字的最短時(shí)間來規(guī)定CPU 周期。 （也就是計(jì)算機(jī)完成一個(gè)基本操作所花費(fèi)的時(shí)間 ） 時(shí)鐘周期：處理操作的最基本單位。 （CPU 的主頻 ） 指令周期、 機(jī)器周期和時(shí)鐘周期之間的關(guān)系： 指令周期通常用若干個(gè)機(jī)器周期表示， 而機(jī)器周期時(shí)間又 包含有若干個(gè)時(shí)鐘周期。 。9. CPU的主頻為 8MHz，若每個(gè)機(jī)器周期包含 4個(gè)時(shí)鐘周期， 該機(jī)的平均執(zhí)行速度 為 0.8MIPS

3、，則該機(jī)的時(shí)鐘周期為 （ 0.125 ） s, 平均指令周期為（ 1.25 ） s, 每個(gè)指令周期含（ 2.5 ）機(jī)器周期。10. 計(jì)算機(jī)硬件包括（ 控制器 ）、（ 存儲(chǔ)器 ）、（ 運(yùn)算器 ）、輸入設(shè)備 和輸出設(shè)備。二、選擇題1存儲(chǔ)字是指（ A ）。A 存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合 B 存放在一個(gè)存儲(chǔ)單元 中的二進(jìn)制代碼位數(shù)（存儲(chǔ)字長）C 存儲(chǔ)單元的集合 D 機(jī)器指令 2設(shè)機(jī)器字長為 32 位，存儲(chǔ)容量為 16MB，若按雙字編址，其尋址范圍是（ B）A8MB B 2M C 4M D 2MB 3一個(gè) 16K*32 位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是（ B ）。A48 B 46 C 36

4、 D 424在三種集中式總線 控制中，獨(dú)立請求方式響應(yīng)時(shí)間最快，是以（ B ）為 代價(jià)的。A. 增加處理機(jī)的開銷 B. 增加控制線數(shù)C. 增加處理機(jī)的開銷和增加控制線數(shù) D. 減少處理機(jī)的開銷5計(jì)算機(jī)使用總線結(jié)構(gòu)便于增減外設(shè)，同時(shí)（ C ）。A. 減少了信息傳輸量 B. 提高了信息的傳輸速度C. 減少了信息傳輸線的條數(shù)D. 增加了信息傳輸線的條數(shù)6零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址， 它的操作數(shù)來自 （ C）。A立即數(shù)和棧頂 B 暫存器C棧頂和次棧頂 D 存儲(chǔ)器7CPU是指（ B）。A控制器B 運(yùn)算器和控制器C運(yùn)算器、控制器和主存 D 控制部件和執(zhí)行部件？ 8程序計(jì)數(shù)器的位數(shù)取決于（）

5、。A存儲(chǔ)器的容量B 機(jī)器字長C指令字長D 寄存器字長9. 同步控制是（ B ）。A只適用于 CPU控制的方式B 由統(tǒng)一時(shí)序信號控制的方式C所有指令執(zhí)行時(shí)間都相同的方式 D 所有指令執(zhí)行時(shí)間都不同的方式 10. 微程序放在（ B ）中。A存儲(chǔ)器控制器中 B 控制存儲(chǔ)器中 C 主存儲(chǔ)器中 D 高速緩沖 存儲(chǔ)器中11計(jì)算機(jī)硬件能直接執(zhí)行的只有（ B ）。A 符號語言 B 機(jī)器語言 C 機(jī)器語言和匯編語言 D 匯編 語言12在 cache 的地址映射中， 若主存中的任意一塊均可映射到 cache 內(nèi)的任意一 塊的位置上，則這種方法稱為（ A ）。A 全相聯(lián)映射 B 直接映射 C 組相聯(lián)映射 D 混合映

6、 射 13某計(jì)算機(jī)字長為 32 位，其存儲(chǔ)容量為 4GB，若按雙字編址，它的尋址范圍 是（ B ）。A4G B 0.5GC 8G D 2G14采用 DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)（C ）時(shí)間。A指令周期B 機(jī)器周期C存儲(chǔ)周期D 總線周期？ 15在（）控制的 I/O 信息交換方式下，外部設(shè)備是完全被動(dòng)的。A程序查詢方式B中斷方式CDMA方式D通道方式16. 主機(jī)與 I/O 設(shè)備傳送數(shù)據(jù)時(shí)，采用（ A ），主機(jī)與設(shè)備是串行工作的。 A、程序查詢方式B、中斷方式C、 DMA方式D、都一樣17. 馮諾依曼機(jī)工作的基本方式的特點(diǎn)是（ B ）。A、多指令流單數(shù)據(jù)流B、按地址訪問并順序執(zhí)行

7、指令C、堆棧操作D、存貯器按內(nèi)容選擇地址18. 在三種集中式控制方式中，獨(dú)立請求方式響應(yīng)時(shí)間最快，是以（ B ） 為代價(jià)的。A、增加處理機(jī)的開銷B、增加控制線數(shù)C、增加處理機(jī)的開銷和增加控制線數(shù)D、以上都不對19. 設(shè)X為整數(shù)， X補(bǔ)=1，X1X2X3X4，滿足（ C ）時(shí)， X-8 成立。 A、X1=0，X2X4 至少有一個(gè)為 1B、X1=0，X2X4任意C、X1=1，X2X4 至少有一個(gè)為 1D、X1=1，X2X4任意20. 某計(jì)算機(jī)字長 32 位，其存儲(chǔ)容量為 8MB，若按字編址，它的尋址范圍是 （ C ）。A、 0-4MB、0-8MB C 、0-2MD、0-4MB21. 四片 7418

8、1ALU和一片 74182CLA 器件相配合，具有如下進(jìn)位傳送功能 （ B ）。A、行波進(jìn)位B、組內(nèi)先行進(jìn)位，組間先行進(jìn)位C、組內(nèi)先行進(jìn)位，組間行波進(jìn)位D 、組內(nèi)行波進(jìn)位，組間先行進(jìn)位22. 如果浮點(diǎn) 數(shù)用補(bǔ) 碼表示 ，則判 斷下列哪一項(xiàng) 的運(yùn)算 結(jié)果 是規(guī)格化數(shù) （ C ）。A、 1.11000B、0.01110C、1.00010D、0.01010主存”結(jié)構(gòu)的作用是解決（ D ）的問題 B、主存與輔存速度不匹配 D、主存與 CPU速度不匹配23. 在多級存儲(chǔ)體系中，“cache A、主存容量不足 C、輔存與 CPU速度不匹配B、中斷服務(wù)程序入口地址D、中斷返回地址）。C、PMD、以上B ）。

9、24. 中斷向量地址是（ C ）。 A、子程序入口地址 C、中斷服務(wù)程序入口地址的地址25. 不具有自同步能力的記錄方式是（ A A、 NRZ1B、MFM都不對 26寄存器間接尋址方式中，操作數(shù)處在（ A通用寄存器B 主存單元C程序計(jì)數(shù)器D 堆棧27. 計(jì)算機(jī)操作的最小時(shí)間單位是（ A ）A. 時(shí)鐘周期 B. 指令周期 C. CPU 周期 D. 微指令周期三、分析題：1. 為什么要把存儲(chǔ)系統(tǒng)分成若干個(gè)不同的層次？主要有哪些層次？ 因?yàn)橛?jì)算機(jī)應(yīng)用領(lǐng)域的擴(kuò)大， 需要執(zhí)行和可執(zhí)行的程序量日益增加， 需要處理的數(shù)據(jù)量也越來越大， 計(jì)算機(jī)要不斷地從主存中取指令、 取數(shù)據(jù)和存放結(jié)果。 之所以引入多層次存儲(chǔ)

10、結(jié)構(gòu)系統(tǒng)是為了平衡性能和價(jià)格比。包括： 1、高速緩沖存儲(chǔ)器。2、主存儲(chǔ)器。3、輔助存儲(chǔ)器。關(guān)系：增加高速緩沖存儲(chǔ)器的目的是為了提高對主存儲(chǔ)器的讀取速度， 增加輔助存儲(chǔ)器的目的是為了彌補(bǔ)主存儲(chǔ)器的容量不足2. 試從五個(gè)方面說明程序中斷方式和 DMA方式有何區(qū)別？中斷方式DNA 方式數(shù)據(jù)傳送程序硬件響應(yīng)時(shí)間指令執(zhí)行結(jié)束存取周期結(jié)束處理異常能不能中斷請求傳送數(shù)據(jù)后處理優(yōu)先級低高？ 3. 分析中斷系統(tǒng)的功能4. 現(xiàn)有 10241 的存儲(chǔ)芯片，若用它組成容量為 16K8 存儲(chǔ)器。試求 ;（1）實(shí)現(xiàn)該存儲(chǔ)器所需的芯片數(shù)量？ 128 片（2）若將這些芯片分裝在若干塊板上，每塊板的容量為4K8，該存儲(chǔ)器所需的

11、地址線總位數(shù)是多少？其中幾位用于選板？幾位用于選片？幾位用作片內(nèi)地 址？ 16K8=2148，地址線為 14根。 4K8容量的板，共需要 4 塊板子。則 14根地址線 的最高 2 位用于板選（ 0011，第 1塊板子第 4 塊板子），4K*8 位 212*8 位 12*1K*8 位，也就是在每塊板子內(nèi)需要 4*8 個(gè)芯片，而每 8 個(gè)芯片組成 8 位，也就是位擴(kuò)展。也就是 說需要 4 組，則除了最高 2 位，剩余的 12 位中，有 2 位用于片選（ 00 11，第一組第 4 組）。也就是： 2 位用于板選， 2 位用于片選，剩余的 10 位用于片內(nèi)地址選擇。5. 串行傳輸和并行傳輸有何區(qū)別？各

12、應(yīng)用于什么場合？根據(jù)組成字符的各個(gè)二進(jìn)制位是否同時(shí)傳輸，字符編碼在信源/ 信宿之間的傳輸分為并行傳輸和串行傳輸兩種方式。1、并行傳輸： 字符編碼的各位（比特）同時(shí)傳輸。特點(diǎn)：（1 ）傳輸速度快 :一位（比特）時(shí)間內(nèi)可傳輸一個(gè)字符；（2 ）通信成本高 :每位傳輸要求一個(gè)單獨(dú)的信道支持；因此如果一個(gè)字符包含8 個(gè)二進(jìn)制位，則并行傳輸要求8個(gè)獨(dú)立的信道的支持；（3 ）不支持長距離傳輸 :由于信道之間的電容感應(yīng)，遠(yuǎn)距離傳輸時(shí)，可靠性較低。2、串行傳輸： 將組成字符的各位串行地發(fā)往線路。 特點(diǎn)：（1 ）傳輸速度較低，一次一位；（2）通信成本也較低，只需一個(gè)信道。 （3）支持長距離傳輸，目前計(jì)算機(jī)網(wǎng)絡(luò)中所

13、用的傳輸方式均為串行傳輸。 方式： 串行傳輸有兩種傳輸方式：1、同步傳輸2、異步傳輸？ 6. 某機(jī)主存容量為 4M16 位，且存儲(chǔ)字長等于指令字長，若該機(jī)的指令系 統(tǒng)具有 97 種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、變址、 基址六種尋址方式。求（ 1）立即數(shù)的范圍（十進(jìn)制表示） ；（2）一次間址和多次間址的尋址范圍；8. 某機(jī)有五個(gè)中斷源， 按中斷響應(yīng)的優(yōu)先順序由高到低為 L0，L1，L2，L3，L4， 現(xiàn)要求優(yōu)先順序改為 L1，L3， L0，L4，L2，寫出各中斷源的屏蔽字。中斷源蔽字01234L010101L111111L200100L310111L4001019. 某機(jī)有

14、五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為 L0,L1,L2,L3,L4 ，現(xiàn) 要求優(yōu)先順序改為 L3,L1,L4,L0,L2 ，寫出各中斷源的屏蔽字。中斷源0屏蔽字1 23 4L010100L111101L200100L311111L41010110. 設(shè)某機(jī)有四個(gè)中斷源 A、B、C、D，其硬件排隊(duì)優(yōu)先次序?yàn)?DAC，B按下圖 時(shí)間軸給出的四個(gè)中斷的請求時(shí)刻， 畫出 CPU執(zhí)行程序的軌跡。 設(shè)每個(gè)斷源的中 斷服務(wù)程序時(shí)間均為 20 S。程序D程序C程序B程序A程序5 10 15 2060s？11.設(shè)CPU內(nèi)的部件有： PC、IR、MAR、MDR、ACC、ALU、CU，且采用非總線結(jié) 構(gòu)。請寫

15、出乘法指令 MUL X（X為主存地址）在執(zhí)行階段所需的全部微操作。 12以 I/O 設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。 P198 13設(shè) CPU內(nèi)部的部件有： PC、 IR、MAR、MDR、ACC、ALU、CU，且采用非總線結(jié) 構(gòu)。寫出加法指令 ADD X（X為主存地址）在執(zhí)行階段所需的全部微操作。Ad（IR）-MAR;1-R;M（MAR）-MDR;（ACC）+（MDR）=ACC.？14設(shè)某機(jī)主存容量為 4MB，Cache容量為 16KB，每塊包含 8 個(gè)字，每字 32 位，設(shè)計(jì)一個(gè)四路組相聯(lián)映像（即 Cache每組內(nèi)共有四個(gè)塊）的 Cache組織， 要求：（1）畫出主存地址字

16、段中各段的位數(shù)。（2）設(shè) Cache的初態(tài)為空， CPU依次從主存第 0、1、2、99 號單元讀出 100 個(gè)字（主存一次讀出一個(gè)字），并重復(fù)按此次序讀 8 次，問命中率是多少？四、計(jì)算題1. 已知：X=-0.1110，Y=0.1101 用原碼一位乘求： X Y原=？1.10110110（3. 四） 2. 設(shè)主存容量為 1MB，Cache容量為 16KB，每字塊有 16 個(gè)字，每字 32位 （1） 若 Cache采用直接相聯(lián)映像，求出主存地址字段中各段的位數(shù)。 （2. 四） （2） 若 Cache 采用四路組相聯(lián)映像，求出主存地址字段中各段的位數(shù)。3. 已知 A= 0.1011 ， B= -0

17、.0101, 求A+B補(bǔ)。4. 已知：兩浮點(diǎn)數(shù) x = 0.1101 210， y = 0.1011 201 求： x + y5. 已知 X = -0.01111,Y = +0.11001,求 X 補(bǔ),-X 補(bǔ),Y 補(bǔ),-Y 補(bǔ),X+Y=?6. 設(shè)機(jī)器字長為 16位，浮點(diǎn)表示是，階碼 5位，階符 1 位，尾數(shù) 9位（包括一 位符號位）。（1） 最大浮點(diǎn)數(shù)為多少？（ 2）最小浮點(diǎn)數(shù)為多少？7. 假設(shè)階碼 3位，尾數(shù)取 6位 x = 1/16 25，y = （-9/16） 24求： x + y五、應(yīng)用題1. 設(shè) CPU共有 16 根地址線， 8 根數(shù)據(jù)線，并用 MREQ作為訪存控制信號（低電 平有

18、效），用 WR作為讀 / 寫控制信號（高電平為讀，低電平為寫） ?，F(xiàn)有下列存 儲(chǔ)芯片： 1K4位 RAM, 4K8位RAM, 2K8位ROM以及 74138譯碼器和各種 門電路，如圖所示。 （一）畫出 CPU與存儲(chǔ)芯片的連接圖，要求：1）主存地址空間分配： 8000H87FFH為系統(tǒng)程序區(qū)； 8800H8BFFH為用戶程序 區(qū)。2）合理選用上述存儲(chǔ)芯片， 說明各選幾片 , 并寫出每片存儲(chǔ)芯片的二進(jìn)制地址范 圍。3）詳細(xì)畫出存儲(chǔ)芯片的片選邏輯。2. 設(shè) CPU共有 16 根地址線， 8 根數(shù)據(jù)線，并用 MRE（Q低電平有效）作訪存控制 信號， R/W作讀寫命令信號（高電平為讀，低電平為寫） ?，F(xiàn)有下列存儲(chǔ)芯片：ROM（2K8位； 4K 4位； 8K 8位；）（三）RAM （1K4位； 2K 8位； 4K 8位；）及 74138譯碼器和其它門電 路（自選）。試從上述規(guī)