南京理工大學(xué)電子線路課程設(shè)計(jì)(優(yōu)秀

1、 南 京 理 工 大 學(xué)電子線路課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告摘 要 本次實(shí)驗(yàn)利用QuartusII7.0軟件并采用DDS技術(shù)、FPGA芯片和DA轉(zhuǎn)換器，設(shè)計(jì)了一個(gè)直接數(shù)字頻率信號(hào)合成器，具有頻率控制、相位控制、測(cè)頻、顯示多種波形等功能。 并利用QuartusII7.0軟件對(duì)電路進(jìn)行了詳細(xì)的仿真，同時(shí)通過SMART SOPC實(shí)驗(yàn)箱和示波器對(duì)電路的實(shí)驗(yàn)結(jié)果進(jìn)行驗(yàn)證。 報(bào)告分析了整個(gè)電路的工作原理，還分別說明了設(shè)計(jì)各子模塊的方案和編輯、以及仿真的過程。并且介紹了如何將各子模塊聯(lián)系起來，合并為總電路。最后對(duì)實(shí)驗(yàn)過程中產(chǎn)生的問題提出自己的解決方法。并敘述了本次實(shí)驗(yàn)的實(shí)驗(yàn)感受與收獲。關(guān)鍵詞 數(shù)字頻率信號(hào)合成器 頻率控

2、制 相位控制 測(cè)頻 示波器AbstractThis experient introduces using QuartusII7.0software, DDS technology，F(xiàn)PGA chip and DA converter to design a multioutput waveform signal generator in which the frequency and phase are controllable and test frequency,display waveform.It also make the use of software QuartusII7.0 a

3、 detailed circuit simulation, and verify the circuit experimental results through SMART SOPC experiment box and the oscilloscope.The report analyzes the electric circuit principle of work,and also illustrates the design of each module and editing, simulation, and the process of using the waveform to

4、 testing each Sub module. Meanwhile,it describes how the modules together, combined for a total circuit. Finally the experimental problems arising in the process of present their solutions. And describes the experience and result of this experiment.Keywords multioutput waveform signal- generator fre

5、quency controllable phase controllable test frequency oscilloscope目 錄一、實(shí)驗(yàn)?zāi)康呐c要求.4二、電路工作原理4三、子模塊設(shè)計(jì)原理.83.1 分頻電路.83.2頻率預(yù)置和調(diào)節(jié)電路.113.3累加寄存電路.133.4相位控制電路.153.5波形存儲(chǔ)電路.153.6測(cè)頻電路.183.7譯碼顯示電路.203.8波形選擇電路.223.9 節(jié)省ROM的設(shè)計(jì)233.10總電路.253.11AM調(diào)制25四、調(diào)試.29五、編程下載.29六、波形結(jié)果.29七、結(jié)論.32八、實(shí)驗(yàn)小結(jié).32參考文獻(xiàn).33一實(shí)驗(yàn)?zāi)康呐c要求本實(shí)驗(yàn)使用DDS的方法設(shè)計(jì)一個(gè)

6、任意頻率的正弦信號(hào)發(fā)生器，要求具有頻率控制、相位控制、測(cè)頻、切換波形，動(dòng)態(tài)顯示以及使能開關(guān)等功能。利用QuartusII7.0完成設(shè)計(jì)、仿真等工作。并利用SmartSOPC實(shí)驗(yàn)箱實(shí)現(xiàn)電路，用示波器觀察輸出波形?；疽笕缦拢?、 利用QuartusII軟件和SmartSOPC實(shí)驗(yàn)箱實(shí)現(xiàn)DDS的設(shè)計(jì)。2、 DDS中的波形存儲(chǔ)器模塊用Altera公司的Cyclone系列FPGA 芯片中的RAM實(shí)現(xiàn)，RAM結(jié)構(gòu)配置成409610類型。3、 具體參數(shù)要求：頻率控制字K取4位；基準(zhǔn)頻率fc=1MHZ，由實(shí)驗(yàn)板上的系統(tǒng)時(shí)鐘分頻得到。4、 系統(tǒng)具有清零功能。5、利用實(shí)驗(yàn)箱上的D/A轉(zhuǎn)換器件將ROM輸出的數(shù)字

7、信號(hào)轉(zhuǎn)換為模擬信號(hào)，能夠通過示波器觀察到輸出波形。6、通過開關(guān)（實(shí)驗(yàn)箱上的Ki）輸入DDS的頻率和相位控制字，并能用示波器觀察加以驗(yàn)證。提高部分要求：1、 通過按鍵（實(shí)驗(yàn)箱上的Si）輸入DDS的頻率和相位控制字，以擴(kuò)大頻率控制和相位控制的范圍；(注意：按鍵后有消顫電路)2、 能夠同時(shí)輸出正余弦兩路正交信號(hào)；3、 在數(shù)碼管上顯示生成的波形頻率；4、 充分考慮ROM結(jié)構(gòu)及正弦函數(shù)的特點(diǎn)，進(jìn)行合理的配置，提高計(jì)算精度；5、 設(shè)計(jì)能輸出多種波形（三角波、鋸齒波、方波等）的多功能波形發(fā)生器；6、 在DDS的基礎(chǔ)上，完成AM調(diào)制；二電路工作原理（1）DDS概念直接數(shù)字頻率合成器（Direct Digita

8、l Frequency Synthesizer）是一種基于全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。（2）DDS的組成及工作原理頻率預(yù)置與調(diào)節(jié)電路 作用：實(shí)現(xiàn)頻率控制量的輸入；不變量K被稱為相位增量，也叫頻率控制字。累加器 相位累加器的組成= N位加法器+N位寄存器；相位累加器的作用：在時(shí)鐘的作用下，進(jìn)行相位累加。 應(yīng)注意：當(dāng)相位累加器累加滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作。DDS的輸出頻率為：f0=fCK/2N ；DDS輸出的最低頻率：K=1時(shí)，fC/2N DDS輸出的最高頻率：Nyquist采樣定理決定，即fC/2；K的最大值為2N-1結(jié)論：只要N足夠大，DD

9、S可以得到很細(xì)的頻率間隔。 要改變DDS的輸出頻率，只要改變頻率控制字K即可。 波形存儲(chǔ)器作用：進(jìn)行波形的相位幅值轉(zhuǎn)換。原理： ROM的N位地址 把0O360O的正弦角度離散成具有2N個(gè)樣值的序列ROM的D位數(shù)據(jù)位 把2N個(gè)樣值的幅值量化為D位二進(jìn)制數(shù)據(jù)(有符號(hào)數(shù))D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器的作用：把已經(jīng)合成的正弦波的數(shù)字量轉(zhuǎn)換成模擬量。 低通濾波器 D/A轉(zhuǎn)換器的作用：濾除生成的階梯形正弦波中的高頻成分，將其變成光滑的正弦波。 時(shí)鐘脈沖發(fā)生電路模塊提供電路各模塊工作所需要的時(shí)鐘脈沖;本次設(shè)計(jì)的電路需要將振蕩源提供的48MHZ的脈沖頻率分為：1MHz,1KHz,1Hz,0.5Hz。顯示電路：顯示

10、電路輸出波形的頻率以及頻率和相位控制字。測(cè)頻模塊：測(cè)試電路輸出的各種信號(hào)的頻率。ROM模塊預(yù)先存儲(chǔ)了正弦波與余弦波以及三角波，鋸齒波，方波等的二進(jìn)制幅值且存儲(chǔ)單元有212=4096，每個(gè)單元存儲(chǔ)的幅值大小用10位二進(jìn)制數(shù)來表示。頻率和相位均可控制的具有正弦和余弦輸出的DDS核心單元電路示意圖如下圖所示： 每來一個(gè)CLOCK，加法器就將頻率控制字fwrod與累加寄存器輸出的累加相位數(shù)據(jù)相加，相加的結(jié)果又反饋送至累加寄存器的數(shù)據(jù)輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時(shí)鐘作用下，不斷對(duì)頻率控制字進(jìn)行線性相位累加。由此，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻

11、率控制字累加以此，相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的相位取樣地址，這樣就可把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值進(jìn)行找表查出，完成相位到幅值的轉(zhuǎn)換。由于相位累加器為N位，相當(dāng)于把正弦信號(hào)在相位上的精度定為N位，所以分辨率為1/2N。若系統(tǒng)時(shí)鐘頻率為fc，頻率控制字fword為1，則輸出頻率為fOUT=fC/2N，這個(gè)頻率相當(dāng)于基頻。若fword為K，則輸出頻率為：fout=K* fC/2N當(dāng)系統(tǒng)輸入時(shí)鐘頻率fC不變時(shí)，輸出信號(hào)的頻率由頻率控制字K所決定。由上式可得：K=2N*fout/fC，其中，K為頻率字，注意K要取整，會(huì)有誤差。三、各子模塊設(shè)計(jì)3.1分頻電路本實(shí)驗(yàn)中使用的 SmartSOPC

12、實(shí)驗(yàn)系統(tǒng)給出的振蕩頻率源為 48MHz ，因此我們需要使用分頻電路得到作為直接數(shù)字頻率合成器電路所使用的各種頻率脈沖。累加器電路中的寄存時(shí)鐘信號(hào)、 ROM 的 CLOCK 使用 1MHz 脈沖頻率 ，動(dòng)態(tài)譯碼顯示電路使用 1KHz 脈沖頻率，頻率、相位控制電路、模16電路使用 1Hz脈沖頻率，測(cè)頻電路使0.5Hz。所以我們進(jìn)行如下電路的設(shè)計(jì)：（1）2分頻電路二分頻電路由一個(gè)D觸發(fā)器構(gòu)成，原理圖如下：二分頻器仿真波形如下圖：（2）48分頻電路3分頻電路由74160構(gòu)成一個(gè)模3計(jì)數(shù)器，原理圖如下：8分頻電路由三個(gè)2分頻電路串聯(lián)而成，24分頻電路由3分頻器和8分頻器串聯(lián)而成，48分頻電路由24分頻器

13、和2分頻器串聯(lián)而成，原理圖如下：48分頻電路仿真波形如下：（3）1000分頻電路10分頻電路由74163構(gòu)成一個(gè)模10計(jì)數(shù)器，并實(shí)現(xiàn)占空比為50%，原理圖如下：10分頻電路仿真波形如下：1000分頻電路由三個(gè)10分頻器串聯(lián)而成，原理圖如下：（4）脈沖發(fā)生總圖封裝如下：封裝圖各引腳說明：Input：48MHZ：接時(shí)鐘信號(hào)輸入端（即48MHZ）output：1/2HZ：引出0.5HZ信號(hào)1HZ：引出1HZ信號(hào)1KHZ：引出1000HZ信號(hào)1MHZ：引出1MHZ信號(hào)3.2頻率預(yù)置和調(diào)節(jié)電路頻率預(yù)置與調(diào)節(jié)電路由1片模16的74161計(jì)數(shù)器組成，1Hz信號(hào)輸入讓其變化。該模塊有清零和保持端，通過開關(guān)控制

14、，以便計(jì)數(shù)到需要值時(shí)保持或清零。頻率頻率預(yù)置與調(diào)節(jié)電路實(shí)現(xiàn)頻率控制量（步長）的輸入。其中，K被稱為相位增量，也叫頻率控制字。DDS的輸出頻率表達(dá)式為fout=K*fc/2N，當(dāng)K=1時(shí)，DDS輸出最低頻率為fc/2N，而DDS的最高輸出頻率由Nyquist采樣定理決定，即fc/2，也就是說K的最大值為2N-1。電路圖如下：仿真波形如下：封裝如下：封裝圖各引腳說明：Input：baochi：接保持開關(guān)qingling：接清零開關(guān)1hz：接1hz脈沖output：k3.0：計(jì)數(shù)器的輸出3.3累加寄存電路相位累加器結(jié)構(gòu)圖如下圖所示：相位累加器由12位加法器與12位寄存器級(jí)聯(lián)構(gòu)成。每來一個(gè)時(shí)鐘脈沖，加

15、法器將頻率控制字K與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。寄存器將加法器的上一個(gè)時(shí)鐘作用后所產(chǎn)生的相位數(shù)據(jù)反饋至加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘作用下繼續(xù)與頻率控制字進(jìn)行相加。這樣，相位累加器在時(shí)鐘作用下，進(jìn)行相位累加。當(dāng)相位累加器累加滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作。（1）12位加法器12位加法器由3片7483全加器級(jí)聯(lián)而成，將頻率控制字K與寄存器輸出的累加相位數(shù)據(jù)相加，原理圖如下：封裝如下：封裝圖各引腳說明：Input：a11.0：上一個(gè)累加結(jié)果輸入 k3.0：頻率控制字輸入output：s11.0：加法器的輸出（2）12位寄存器寄存器電路

16、由3片74175構(gòu)成，以達(dá)到寄存、累加的目的。原理圖如下：封裝如下：封裝圖各引腳說明：Input：CLR：清零端 IN1MHZ：1MHZ脈沖輸入S11.0：寄存數(shù)據(jù)輸入EN：使能端output：qk11.0：寄存器的輸出3.4相位控制電路相位控制模塊實(shí)際上是用一個(gè)12位加法器將之前累加器的輸出結(jié)果的高四位與四位相位控制字相加，從而構(gòu)成相位控制模塊。由相位控制字控制相位的高4位，使相位較大幅度的變化，從而達(dá)到改變相位的目的。原理圖如下：封裝如下：封裝圖各引腳說明：Input：a11.0：接寄存器的輸出 p11.0：相位控制輸入output：sp11.0：相位控制器的輸出3.5波形存儲(chǔ)電路進(jìn)行波形

17、的相位幅值轉(zhuǎn)換原理圖如下圖所示：ROM的N位地址把0O360O的正弦角度離散成具有2N個(gè)樣值的序列，ROM的D位數(shù)據(jù)位則2N個(gè)樣值的幅值量化為D位二進(jìn)制數(shù)據(jù)。這樣2N個(gè)樣值的正弦值以D位二進(jìn)制數(shù)值固化在ROM中。按照同樣的方法，在ROM里存儲(chǔ)相應(yīng)波形的幅度量化序列即可得到余弦波ROM、三角波ROM、鋸齒波ROM、方波ROM。正弦波函數(shù)：存儲(chǔ)數(shù)據(jù)=round(sin(n*2/4096)*512+512余弦波函數(shù)：存儲(chǔ)數(shù)據(jù)=round(cos(n*2/4096)*512+512 round(n/2)+512,0n1023三角波函數(shù)：存儲(chǔ)數(shù)據(jù)= 1024-round(n/2)+512,1023n30

18、71 round(n/2)-2048+512，3071n4095鋸齒波函數(shù)：存儲(chǔ)數(shù)據(jù)=round(n/4)方波函數(shù)：存儲(chǔ)數(shù)據(jù)= 1023，0n2047 0,2047start compilation”進(jìn)行全編譯，無錯(cuò)誤。五、編程下載打開實(shí)驗(yàn)箱開關(guān)，點(diǎn)擊Quartus II工具欄中的按鈕，在“Program/configure”列下的復(fù)選框中大勾后，點(diǎn)擊“Start”按鈕往芯片中下載程序。下載程序完成后，操作實(shí)驗(yàn)箱上的各開關(guān)，可實(shí)現(xiàn)設(shè)計(jì)的各種功能。六、波形結(jié)果正余弦波形：三角波波形：鋸齒波波形：方波波形：余弦調(diào)制波形：三角波調(diào)制波形：鋸齒波調(diào)制波形：方波調(diào)制波形：七、結(jié)論該程序能實(shí)現(xiàn)在示波器上各

19、種波形的顯示，并且通過開關(guān)能夠正確改變波形的幅度和相位。八、實(shí)驗(yàn)小結(jié)因?yàn)橛辛松弦恢軇倓傋鲞^的EDA的實(shí)驗(yàn)，我們?cè)谲浖褂煤碗娐吩O(shè)計(jì)上都有了很多經(jīng)驗(yàn)，所以本次實(shí)驗(yàn)完成速度較快，并且做了很多附加電路。當(dāng)然，在本次實(shí)驗(yàn)過程中我們也還是遇到了一些問題，具體如下：（1） 譯碼顯示時(shí)，想顯示出頻率控制字和相位控制字，但發(fā)現(xiàn)出現(xiàn)亂碼。查閱資料后發(fā)現(xiàn)我的模16計(jì)數(shù)器是二進(jìn)制的，要想輸給顯示譯碼器，首先要轉(zhuǎn)碼變成十進(jìn)制的計(jì)數(shù)器。所以我做了一個(gè)和頻率控制同步的十進(jìn)制計(jì)數(shù)器來解決此問題。（2） 生成MIF文件的時(shí)候遇到了一些麻煩，經(jīng)過不斷查閱資料和研究，最終找到了一個(gè)快速簡(jiǎn)便的方法（matlab編程）來生成MIF文件。（3） 做節(jié)省ROM空間時(shí)，正弦輸出的波形有毛刺。在問過老師和與同學(xué)討論之后，我在電路中增加了兩個(gè)寄存器來延緩，最終消除毛刺，達(dá)到輸出正弦波形的目的。（4） AM調(diào)制時(shí)，因?yàn)楦鶕?jù)公式做加法器量化時(shí)，只加上了1，出現(xiàn)較大誤差，經(jīng)過查閱資料，最終改正。感想和體會(huì)：通過此次電子線路課程設(shè)計(jì)，我學(xué)到了許多東西。因?yàn)楸敬蔚碾娮泳€路課程設(shè)計(jì)是緊接著EDA(2)設(shè)計(jì)的，所以，在軟件使用上，我們已打好了基礎(chǔ)，所以，這次就會(huì)顯的