完整word版計算機組成原理十套試題選擇填空答案

1、本科生期末試卷（一）一、選擇題（每小題1分，共15分）1從器件角度看，計算機經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù) 計算機仍屬于（B ）計算機。A并行 B馮諾依曼 C智能 D串行 2某機字長32位, 其中1位表示符號位。若用定點整數(shù)表示，則最小負(fù)整數(shù)為（A ）。-（2 D C -（2 -（2 -1） B -（2+1） -1） A+1）3以下有關(guān)運算器的描述，（C ）是正確的。A只做加法運算B只做算術(shù)運算C算術(shù)運算與邏輯運算D只做邏輯運算4 EEPROM 是指（D ）oA讀寫存儲器 B只讀存儲器C閃速存儲器 D電擦除可編程只讀存儲器5常用的虛擬存儲系統(tǒng)山（B ）兩級存儲器組成，其中輔存是大

2、容量的磁表 面存儲器。A cache-主存B主存-輔存C cache-輔存D通用寄存器-cache6 RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（D ）。A棧頂和次棧頂B兩個主存單元一個主存單元和一個通用寄存器CD兩個通用寄存器7當(dāng)前的CPU由（B ）組成。A控制器B控制器、運算器、cacheC運算器、主存D控制器、ALU、主存8流水CPU是由一系列叫做“段”的處理部件組成。和具備m個并行部件的 CPU相比，一個m段流水CPU的吞吐能力是（A ）oA具備同等水平B不具備同等水平C小于前者D大于前者9在集中式總線仲裁中，（A ）方式響應(yīng)時間最快。A獨立請求B計數(shù)器定時查詢C菊花鏈10 CPU

3、中跟蹤指令后繼地址的寄存器是（C ）oA地址寄存器 B指令計數(shù)器C程序計數(shù)器 D指令寄存器11從信息流的傳輸速度來看，（A ）系統(tǒng)工作效率最低。A單總線 B雙總線C三總線 D多總線12單級中斷系統(tǒng)中，CPU旦響應(yīng)中斷，立即關(guān)閉（C ）標(biāo)志，以防止本 次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進行干擾。A中斷允許 B中斷請求請求DMA D 中斷屏蔽C13安騰處理機的典型指令格式為（C ）位。A 32位 B 64位 C 41位 D 48位14下面操作中應(yīng)該山特權(quán)指令完成的是（B ）。A設(shè)置定時器的初值B從用戶模式切換到管理員模式C開定時器中斷D關(guān)中斷15下列各項中，不屬于安騰體系結(jié)構(gòu)基本特征的

4、是（D ）。A超長指令字B顯式并行指令計算C推斷執(zhí)行D超線程二、填空題（每小題2分，共20分）1字符信息是符號數(shù)據(jù)，屬于處理（非數(shù)值）領(lǐng)域的問題，國際上采用的 字符系統(tǒng)是七單位的（ASCII ）碼。2按IEEE754標(biāo)準(zhǔn)，一個32位浮點數(shù)由符號位S （1位）、階碼E （8位）、尾 數(shù)M （23位）三個域組成。其中階碼E的值等于指數(shù)的真值（e ）加上一個固 定的偏移值（127 ）。3雙端口存儲器和多模塊交義存儲器屬于并行存儲器結(jié)構(gòu)，其中前者采用（空間）并行技術(shù)，后者采用（時間）并行技術(shù)。4虛擬存儲器分為頁式、（段）式、（段頁）式三種。5安騰指令格式采用5個字段：除了操作碼（0P）字段和推斷字段外

5、，還有 3個7位的（地址碼）字段，它們用于指定（寄存器）2個源操作數(shù)和1個 目標(biāo)操作數(shù)的地址。6 CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時間稱為（指令周期人它） 來表示。機器周期CPU常用若干個（7安騰CFU中的主要寄存器除了 128個通用寄存器、128個浮點寄存器、128 個應(yīng)用寄存器、1個指令指針寄存器（即程序訃數(shù)器）夕卜，還有64個（1位推斷 寄存器）和8個（64位分支寄存器）o8衡量總線性能的重要指標(biāo)是（總線帶寬），它定義為總線本身所能達到的 最高傳輸速率，單位是（m/s ）o9 DMA控制器按其結(jié)構(gòu)，分為（選擇型）DMA控制器和（多路型）DMA控 制器。前者適用于高速設(shè)備，后者適用于

6、慢速設(shè)備。10 64位處理機的兩種典型體系結(jié)構(gòu)是（換特爾64體系結(jié)構(gòu)）和（安騰體 系結(jié)構(gòu)）。前者保持了與IA-32的完全兼容，后者則是一種全新的體系結(jié)構(gòu) 本科生期末試卷（二）一、選擇題（每小題1分，共15分）1馮諾依曼機工作的基本方式的特點是（B ）o -A多指令流單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指令C堆棧操作D存貯器按內(nèi)容選擇地址2在機器數(shù)（B ）中，零的表示形式是唯一的。A原碼 B補碼 C移碼 D反碼3在定點二進制運算器中，減法運算一般通過（D ）來實現(xiàn)。A原碼運算的二進制減法器B補碼運算的二進制減法器C原碼運算的十進制加法器D補碼運算的二進制加法器4某計算機字長32位，其存儲容量為256M

7、B,若按單字編址，它的尋址范）。D圍是（.A 064MBB 032MBC 032M D 064M5主存貯器和CPU之間增加cache的目的是（A ）。A解決CPU和主存之間的速度匹配問題B擴大主存貯器容量C擴大CPU中通用寄存器的數(shù)量D既擴大主存貯器容量，乂擴大CPU中通用寄存器的數(shù)量6單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外, 另一個常需采用（c ）。A堆棧尋址方式 B立即尋址方式C隱含尋址方式 D間接尋址方式7同步控制是（C ）。A只適用于CPU控制的方式B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時序信號控制的方式D所有指令執(zhí)行時間都相同的方式8描述PCI總線中基本概念不

8、正確的句子是（CD）。A PCI總線是一個與處理器無關(guān)的高速外圍設(shè)備B PCI總線的基本傳輸機制是猝發(fā)式傳送C PCI設(shè)備一定是主設(shè)備D系統(tǒng)中只允許有一條PCI總線9 CRT的分辨率為1024X1024像素，像素的顏色數(shù)為256,則刷新存儲器的 容量為（B ）。A 512KB B 1MB C 256KB D 2MB）。B為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是釆用（10A通用寄存器B堆棧 C存儲器 D外存11特權(quán)指令是由（C ）執(zhí)行的機器指令。A中斷程序 B用戶程序C操作系統(tǒng)核心程序 DI/O程序12虛擬存儲技術(shù)主要解決存儲器的（B ）問題。A速度 B擴大存儲容量C成本 D前三者兼顧1

9、3引入多道程序的目的在于（A ）。A充分利用CPU,減少等待CPU時間B提髙實時響應(yīng)速度C有利于代碼共享，減少主輔存信息交換量D充分利用存儲器14 64位雙核安騰處理機釆用了（ B ）技術(shù)。A流水 B時間并行 C資源重復(fù)D流水+資源重復(fù)15在安騰處理機中，控制推測技術(shù)主要用于解決（B ）問題。A中斷服務(wù)B與取數(shù)指令有關(guān)的控制相關(guān)C與轉(zhuǎn)移指令有關(guān)的控制相關(guān)D與存數(shù)指令有關(guān)的控制相關(guān)二、填空題（每小題2分，共20分）1在計算機術(shù)語中，將ALU控制器和（運算器）存儲器合在一起稱為（CPU ）o 2數(shù)的真值變成機器碼可采用原碼表示法，反碼表示法，（補碼）表示） 表示法。移碼法，（3廣泛使用的（靜態(tài)隨機

10、存儲器）和（動態(tài)隨機存儲器）都是半導(dǎo)體隨機 讀寫存儲器。前者的速度比后者快，但集成度不如后者高。4反映主存速度指標(biāo)的三個術(shù)語是存取時間、（存儲周期）和（存儲器帶 寬）。5形成指令地址的方法稱為指令尋址，通常是（順序）尋址，遇到轉(zhuǎn)移指 令時（跳躍）尋址。6。戸1；從（內(nèi)存）取出一條指令并執(zhí)行這條指令的時間和稱為（指令周期）7 RISC指令系統(tǒng)的最大特點是：只有（取數(shù)）指令和（存數(shù)）指令訪問 存儲器，其余指令的操作均在寄存器之間進行。8微型機的標(biāo)準(zhǔn)總線，從帶寬132MB/S的32位（vesa ）總線發(fā)展到64位的（PCI ）總線。9 IA-32表示（英特爾）公司的（32 ）位處理機體系結(jié)構(gòu)。10安

11、騰體系機構(gòu)采用顯示并行指令計算技術(shù)，在指令中設(shè)計了（屬性）字 段，用以指明哪些指令可以（并行）執(zhí)行。本科生期末試卷（三）一、選擇題（每小題1分，共15分）1下列數(shù)中最小的數(shù)是（A ）。A （101001） B （52） C （101001） D （233） 皿 2 某 DRAM芯片,其存儲容量為512KX8位，該芯片的地址線和數(shù)據(jù)線的數(shù)忖是（D ）。A 8, 512 B 512, 8 C 18, 8 D 19, 83在下面描述的匯編語言基本概念中，不正確的表述是（C ）。A對程序員的訓(xùn)練要求來說，需要硬件知識B匯編語言對機器的依賴性高用匯編語言編寫程序的難度比高級語言小CD匯編語言編寫的程序執(zhí)

12、行速度比高級語言慢4交義存儲器實質(zhì)上是一種多模塊存儲器，它用（C ）方式執(zhí)行多個獨立的 讀寫操作。、A流水 B資源重復(fù)C順序 D資源共享5寄存器間接尋址方式中，操作數(shù)在（B ）。A通用寄存器B主存單元C程序計數(shù)器D堆棧6機器指令與微指令之間的關(guān)系是（A ）oA用若干條微指令實現(xiàn)一條機器指令B用若干條機器指令實現(xiàn)一條微指令C用一條微指令實現(xiàn)一條機器指令D用一條機器指令實現(xiàn)一條微指令7描述多媒體CPU基本概念中，不正確的是（D ）。A多媒體CPU是帶有MMX技術(shù)的處理器B MMX是一種多媒體擴展結(jié)構(gòu)C MMX指令集是一種多指令流多數(shù)據(jù)流的并行處理指令D多媒體CPU是以超標(biāo)量結(jié)構(gòu)為基礎(chǔ)的CISC機器

13、8在集中式總線仲裁中，（A ）方式對電路故障最敬感。A菊花鏈 B獨立請求C計數(shù)器定時查詢9流水線中造成控制相關(guān)的原因是執(zhí)行（A ）指令而引起。A條件轉(zhuǎn)移 B訪內(nèi) C算邏 D無條件轉(zhuǎn)移10 PCI總線是一個高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線。下面描述中不正確的 是（B ）。采用分布式仲裁策略B采用同步定時協(xié)議A適合于低成本的小系統(tǒng)D 具有自動配置能力C）。D 11下面陳述中，不屬于外圍設(shè)備三個基本組成部分的是（控制電 C驅(qū)動裝置A存儲介質(zhì)B計數(shù)器路 D）項是由硬件完成。中斷處理過程中，（A 12現(xiàn)保存CPU C B開中斷 A關(guān)中斷CPU現(xiàn)場D恢復(fù)場）項不D是一種高速串行I/O標(biāo)準(zhǔn)接口。以下選項中，（

14、13 IEEE1394 IEEE1394 的協(xié)議集。屬于串行總D C物理層 A業(yè)務(wù)層 B鏈路層線管理 的職能。C ）項屬于存儲管理部件MMU14下面陳述中，（分頁技術(shù)C 交換技術(shù)A分區(qū)式存儲管理B）項不D位的安騰處理機設(shè)置了四類執(zhí)行單元。下面陳述中，（15 64屬于安騰的執(zhí)行單元。存儲器執(zhí)行單元BA浮點執(zhí)行單元 定點執(zhí)行單元 D C轉(zhuǎn)移執(zhí)行單元分）分，共20二、填空題（每小題2一個字所能表示的整數(shù)的補碼形式表示時，位字長的字，采用2 1定點32范圉是（）。1次方減到2的31次方-2的312 IEEE754標(biāo)準(zhǔn)規(guī)定的64位浮點數(shù)格式中，符號位為1位，階碼為11位， 尾數(shù)為52位，則它能表示的最大

15、規(guī)格化正數(shù)為（1023 ）。3浮點加、減法運算的步驟是（）、（）、（）、（）、（）。4某計算機字長32位，其存儲容量為64MB,若按字編址，它的存儲系統(tǒng)） 條。24的地址線至少需要（.塊，163844塊，主存共有Cache,有128塊，每組5 一個組相聯(lián)映射的）位， 9 20 64個字，則主存地址共（）位，其中主存字塊標(biāo)記應(yīng)為（每塊）位。Cache地址共（11組地址應(yīng)為（5 ）位）它通指令周期 CPU從主存取出 一條指令并執(zhí)行該指令的時間叫（6 ）。），而后者乂包含若干個（時鐘周 期 常包含若干個（CPU周期數(shù)一次，中斷處理程序某中斷系統(tǒng)中，每抽取一個 輸入數(shù)據(jù)就要中斷CPU7另一方面，X秒。

16、接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需 要因Y秒，個數(shù)據(jù)，主程序就將其取出進行處理，這種處理需要緩沖區(qū)內(nèi)每存儲N此該系統(tǒng)可以跟蹤到每秒（）次中斷請求。N/（N*X+Y） 8在計算機系統(tǒng)中，多個系統(tǒng)部件之間信息傳送的公共通路稱為（總線）。就其所傳送信息的性質(zhì) 而言，在公共通路上傳送的信息包括（地址）、（數(shù)據(jù)入（挖制信息）o9在虛存系統(tǒng)中，通常采用頁表保護、段表保護和鍵保護方法實現(xiàn)（存儲區(qū) 域）保護。10安騰體系結(jié)構(gòu)采用推測技術(shù)，利用（控制）推測方法和（數(shù)據(jù)）推測 方法提高指令執(zhí)行的并行度。本科生期末試卷（四）一、選擇題（每小題1分，共15分）1運算器的核心功能部件是（B ）。A數(shù)

17、據(jù)總線 B ALU C狀態(tài)條件寄存器D通用寄存器2某單片機字長32位,其存儲容量為4MB。若按字編址，它的尋址范圍是（A ）。 A IM B 4MB C 4M D 1MB3某SRAM芯片，其容量為1MX8位,除電源和接地端外，控制端有E和R/W#, 該芯片的管腳引出線數(shù)目是（B ）。A 20 B 28 C 30 D 324雙端口存儲器所以能進行高速讀/寫操作，是因為釆用（D ）。新型器件B 高速芯片AC流水技術(shù) D兩套相互獨立的讀寫電路5單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)以 外，另一個數(shù)常需采用（C ）oA堆棧尋址方式 B立即尋址方式C隱含尋址方式D間接尋址方式6為

18、確定下一條微指令的地址，通常采用斷定方式，其基本思想是（C ）。A用程序計數(shù)器PC來產(chǎn)生后繼微指令地址B用微程序計數(shù)器u PC來產(chǎn)生后繼微指令地址C通過微指令順序控制字段山設(shè)計者指定或山設(shè)計者指定的判別字段控制 產(chǎn)生后繼微指令地址D通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址7微程序控制器中，機器指令與微指令的關(guān)系是（B ）。A每一條機器指令由一條微指令來執(zhí)行B每一條機器指令山一段用微指令編成的微程序來解釋執(zhí)行C 一段機器指令組成的程序可由一條微指令來執(zhí)行D 一條微指令由若干條機器指令組成8 CPU中跟蹤指令后繼地址的寄存器是（B ）oA地址寄存器B程序計數(shù)器 C指令寄存器 D通用寄存器

19、9某寄存器中的數(shù)值為指令碼，只有CPU的（A ）才能識別它。A指令譯碼器B判斷程序C微指令 D時序信號10為實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用（B ）。A通用寄存器B堆棧 C主存 D外存11采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)，就要占用一個（C ）的時 間。A指令周期B機器周期C存儲周期D總線周期12將IEEE1394串行標(biāo)準(zhǔn)接口與SCSI并行標(biāo)準(zhǔn)接口進行比較，指出下面陳述 中不正確的項是（D ）。A前者數(shù)據(jù)傳輸率高B前者數(shù)據(jù)傳送的實時性好C前者使用6芯電纜，體積小D前者不具有熱插拔能力13下面陳述中，不屬于虛存機制要解決的問題項是（D ）。A調(diào)度問題B地址映射問題C替換與更新問

20、題D擴大物理主存的存儲容量和字長14進程從運行狀態(tài)轉(zhuǎn)入就緒狀態(tài)的可能原因是（D ）。A被選中占有處理機時間B等待某一事件發(fā)生C等待的事件已發(fā)生D時間片已用完二、填空題（每小題2分，共20分）1訃算機系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級，即微程序設(shè)計級（或邏輯電 路級）、一般機器級、操作系統(tǒng)級、（匯編語書）級、（高級語言）級。2十進制數(shù)在計算機內(nèi)有兩種表示形式：（字符出）形式和（壓縮的十進 制數(shù)審）形式。前者主要用在非數(shù)值計算的應(yīng)用領(lǐng)域，后者用于直接完成十進 制數(shù)的算術(shù)運算。3 一個定點數(shù)山符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同，定點數(shù)） 兩種表示方法。整數(shù)）和（怎點小數(shù)有（4對存儲器的要求是容

21、量大、速度快、成本低，為了解決這三方面的矛盾， 計算機采用多級存儲體系結(jié)構(gòu),即（高速緩沖存儲器）、（主存儲器）、（外存 儲器）o6 一個較完善的指令系統(tǒng)，應(yīng)當(dāng)有（數(shù)據(jù)處理）、（數(shù)據(jù)存儲）、（數(shù)據(jù) 傳送）、（程序控制）四大類指令。7機器指令對四種類型的數(shù)據(jù)進行操作。這四種數(shù)據(jù)類型包括（字符）型 數(shù)據(jù)、（數(shù)值）型數(shù)據(jù)、（地址）型數(shù)據(jù)、（邏輯）型數(shù)據(jù)。8 CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（指令寄存器）,指示下一條 指令地址的寄存器是（程序訃數(shù)器）,保存算術(shù)邏輯運算結(jié)果的寄存器是（數(shù) 據(jù)緩沖寄存器）和（通用寄存器）。9虛存系統(tǒng)中，通常釆用頁表保護、段表保護和鍵保護以實現(xiàn)（存儲區(qū)域） 保護。本科

22、生期末試卷（五）一、選擇題（每小題1分，共15分）1某機字長64位，1位符號位，63位表示尾數(shù)，若用定點整數(shù)表示，則最大 正整數(shù)位（A ）。杯燦-（2 D -1）-1） C -（2 A +（2-1） B +（2T）2請從下面浮點運算器中的描述中選出兩個描述正確的句子（AC ）oA浮點運算器可用兩個松散連接的定點運算部件一階碼和尾數(shù)部件來實現(xiàn)。B階碼部件可實現(xiàn)加，減，乘，除四種運算。C階碼部件只進行階碼相加，相減和比較操作。D尾數(shù)部件只進行乘法和除法運算。3存儲單元是指（B ）。A存放1個二進制信息位的存儲元B存放1個機器字的所有存儲元集合個字節(jié)的所有存儲元集合1存放CD存放2個字節(jié)的所有存儲元

23、集合4某機字長32位，存儲容量1MB,若按字編址，它的尋址范圍是（D ）。A 0IM B 0512KBC 056K D 0256KB5用于對某個寄存器中操作數(shù)的尋址方式為（C ）。A直接 B間接 C寄存器直接 D寄存器間接6程序控制類的指令功能是（D ）。A進行算術(shù)運算和邏輯運算B進行主存與CPU之間的數(shù)據(jù)傳送C進行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D改變程序執(zhí)行的順序7指令周期是指（C ）。A CPU從主存取出一條指令的時間B CPU執(zhí)行一條指令的時間C CPU從主存取出一條指令加上執(zhí)行一條指令的時間D時鐘周期時間8描述當(dāng)代流行總線結(jié)構(gòu)中基本概念不正確的句子是（AC ）oA當(dāng)代流行的總線不是標(biāo)準(zhǔn)總線B當(dāng)代總線結(jié)構(gòu)中，CPU和它私有的cache -起作為一個模塊與總線相連C系統(tǒng)中允許有一個這樣的CPU模塊9 CRT的顏色為256色，則刷新存儲器每個單元的字長是（C ）。A 256位 B 16位 C 8位 D 7位）。A發(fā)生中斷請求的條件是（10A 一條指令執(zhí)行結(jié)束B 一次I/O操作結(jié)束C機器內(nèi)部發(fā)生故障D 一次DMA操作結(jié)束11中斷向量地址是（B ）A子程序入口地址B中斷服務(wù)程序入口地址C中斷服務(wù)程序入口地址指示器D例行程序入口地址12 IEEE1394所以能實現(xiàn)數(shù)據(jù)傳送的實時性，是因為（AC）。A除