格雷碼、二進(jìn)制轉(zhuǎn)換及譯碼電路

1、EDA技術(shù)與應(yīng)用 實(shí)驗(yàn)報(bào)告 實(shí)驗(yàn)名稱： 格雷碼、二進(jìn)制轉(zhuǎn)換及譯碼電路 姓名：陳丹 學(xué)號(hào)：2 班 級(jí)：電信（2）班 時(shí) 間： 南京理工大學(xué)紫金學(xué)院電光系 一、實(shí)驗(yàn)?zāi)康?1）學(xué)習(xí)用VHDL代碼描述組合邏輯電路的方法。 2）掌握 whe n.else.,gen erate和case并行語(yǔ)句的使用。 二、實(shí)驗(yàn)原理 1）學(xué)習(xí) VHDL的whe n.else.,gen erate和case并行語(yǔ)句。 2）利用when.else并行語(yǔ)句描述4位二進(jìn)制碼/格雷碼轉(zhuǎn)換電路。 3）利用gen erate并行語(yǔ)句描述n位格雷碼/二進(jìn)制碼轉(zhuǎn)換電路。 4）利用case并行語(yǔ)句實(shí)現(xiàn)譯碼電路。 5） 利用實(shí)驗(yàn)箱驗(yàn)證所設(shè)計(jì)的

2、電路的正確性，要求將輸入輸出的數(shù)據(jù)用數(shù)碼管顯示。 三、實(shí)驗(yàn)內(nèi)容 1、二進(jìn)制轉(zhuǎn)換為格雷碼 4位二進(jìn)制格雷碼轉(zhuǎn)換的真值表如圖所示: G3- Ci GL Bi BJ B4 頤 Q 0 0 0 p p Q 0 0 4 0 1 0 0 0 1 0 4 1 1 a 0 1 0 0 1 0 Q 1 1 0 1 1 u 1 0 0 0 1 1 1 0 I 0 1 0 1 Q 1 Q 1 1 0 0 1 0 A if 1 1 1 1 1 0 0 1 Q D 4 1 1 0 1 1 0 0 1 1 J 1 I 1 0 1 0 1 1 1 0 1 Q 1 1 1 0 1 0 1 1 0 0 1 D 1 1 1 1

3、a L 1 0 1 1 1 i 0 1 4 0 u 1 1 1 L 由真值表得到的表達(dá)式如下= B3 = C73 對(duì)J-nW.-yt制碼糕換為幡雷碼的碼轉(zhuǎn)換電路.轉(zhuǎn)換表達(dá)試如“ IL 山 建立工程，輸入代碼 先建立工程，工程命名為btog” ,頂層文件名為btog”。 選擇“ filet new”，在彈出的窗口中選擇“ VHDL File”建立“ VHDL”文件。 在新建的VHDL文件中輸入二進(jìn)制格雷碼轉(zhuǎn)換的VHDL代碼，將文件保存。 二進(jìn)制轉(zhuǎn)換為格雷碼的代碼: libratry leee； use ieee.std logic 1164 use*std_logic_atithall; use

4、 ieee*std_iogic unsigned.all; enti匸y g_co_b02_2 is port(g:m 3td_logic_vector(3 downto 0); fer 3td_logic_vector3 downto 0) ) j end; arckitecture rhg of g to bD2 2 is begin b-HCOOOr, vhen grFOOOO,r else OGOl1* when g=FF0001 else ,#0011r, vhen g-OOLO,f else H0010f when g=0011,r else when grp0100,F else

5、 when g=rp0101rr else OIDD* when g-rFaiLO,r els皂 ,lDlDlr, vhen f y f use ieee.scd logic 1164.all:| leeeloic use ieee 5匸丄； entity g_to_h02_2 is. port(g;in stdlgtcvectoc(5 downQ Q、； bi buffer scd._logic_vector (3 dounto ); end: *rchitectuce rhg c g_to_hD2_2 is fceg in to=rr0000rp when g = 0000r, else

6、000 lf, vhn g=OODlM else ，F(xiàn)0011,F when g-T,0010FT else maw uhen gcr0011rf else vhen 5ir0100Pf else 忙1 w when g*0101Ft else *010D*f uhen g=1*0110,* else r,0101，r fr0111rf else when g = ,1000,t else vhn g=,L001M else noo vhen gx；-LD10Pf else rrllQVr when g=,1011pt else Fr1000fr gtL10O” rrioo if, uhen

7、CH ” vlss ieee , std logic 1164 曰丄丄； ent ity g tc b02 3 13 oirt ( input: in st-d logic vector (3 dovn匸口 0); y: cut 5t.d_logic_vect.ar 3 damritn 0): end g tD LC2 3; 8 Q 10 11 12 i j 14 15 16 17 18 19 20 21 r *3 ci J 24 25 26 ?7 28 29 3U 3 1 段i:亡hir.enure rhl of g_tc_bO2_3 is begin proc已mminput begin

8、case input is uh end cae; end pro亡亡33; end rhl; 4、管腳配置 利用實(shí)驗(yàn)箱的模式 6來(lái)驗(yàn)證設(shè)計(jì)電路的正確性。 用鍵5鍵8表示輸入管腳g0g3,發(fā)光二極管 D1D4表示輸出管腳bOb4。用7、8兩 個(gè)七段顯示譯碼管表示格雷碼和二進(jìn)制碼。 選擇assignmenassignment editor ”彈出管腳配置圖，在location ” 一欄中填入相 應(yīng)器件的管腳。 囚 hsr&c IP T AI血 HI 自 Prc-d| Crabjn Locate 帕迥） 剛汕 Rtsred 1 itlpi Pl邙 UTILdjt) 2 Q閒 OJtpdt 出 J

9、1 LIHIL闊皿) : D囲 jJtpx 叫1 + L皿跑） 斗 4 LMLi地山 5 咖 h 1 叫樹(shù) dll midefcjt) F： F 1 朋犯 LB|ieW) : * ill hpJ PA 36 BJJ L血帽） 坯iq 畑 m l5 5 E3N0 呱幗訓(xùn) 1D M訥1 m.- A E3T LJULifet) 11 0哋 F： 39 5 W E3.M0 UTTLi 他t) 1? 0緲卩 OOpI E3NC L川Li：拗） 0 s#l 咖 汕 LML出誠(chéng) d即同 3 E3JI LUTTLl 址t) 15_ Q期網(wǎng) 咖 3 E3J midef-jt) 16 jJtpJt 鞏舊 3 V L皿跑） 1? mj A J MIL儺I) 18 嘛 咖 9 9 LVnLfieM) 0翊聞 jJtput T mdefcj 2D (OpJt = q 日E L皿唸1） 21 咖 OJtpdt Pivq J E3J 皿i業(yè)t） 。嚥 妙 慎?3 9 0 E3J 5、下載 將文件下載到實(shí)驗(yàn)箱，對(duì)實(shí)驗(yàn)箱進(jìn)行操作，將鍵5鍵8按鈕設(shè)置為不同的電平，觀察 七段顯示譯碼管的情況。 五、小結(jié)與體會(huì) 通過(guò)這次試驗(yàn)我對(duì)軟件的運(yùn)用又有了更一步的認(rèn)識(shí)，