廣工EDA數(shù)字邏輯課后習題答案

1、習題答案第1章一、單選題（1）B（2）C（3）B（4）C（5）D（6）B（7）C（8）D（9）C（10）C（11）D（12）D（13）A（14）D二、判斷題（1）（2）（3）（4）（5）（6）（7）（8）三、填空題（1）.101、207.5、87.A（2）185.75（3）1001 0100（4）、（5）（6）（7）（8）2n（9）1（10）1四、綜合題（1） （2） 函數(shù)卡諾圖如下：CDAB00011110001101111111111101化簡結(jié)果為： F(A,B,C,D)=m(0,2,4,5,6,7,8,10,12,14)函數(shù)卡諾圖如下：CDAB000111100011011111111

2、11011化簡結(jié)果為： F(A,B,C,D)=m(1,2,6,7,10,11)+d(3,4,5,13,15)函數(shù)卡諾圖如下：CDAB0001111000110111111011化簡結(jié)果為：（3）該邏輯圖所對應的邏輯表達式如下 真值表如下ABCY00010010011101010010101100001000000101011111001011110011根據(jù)真值表，可寫出標準與或式如下 （4）根據(jù)表達式畫出邏輯圖如下第2章一、單選題（1）B（2）CDA（3）D（4）C（5）C（6）B（7）D（8）B（9）A（10）B二、判斷題（1）（2）（3）（4）（5）（6）（7）（8）（9）（10）（11

3、）三、綜合題1解：由于 0110 + 1011 + 1 = 1 0010， 因此 Cout輸出1，S3 S1輸出00102解：（1）分析設計要求（2）列真值表 （3）寫邏輯表達式（4）畫邏輯圖3解：（1）分析設計要求 （2）列編碼表 （3）寫邏輯表達式（4）畫邏輯圖4解：（1）分析設計要求 （2）列真值表S1S0DY0Y1Y2Y300000000011000010000001101001000000101001011000001110001 （3）寫邏輯表達式（4）畫邏輯圖5解：根據(jù)乘法原理A2A1A0B1B0A2B0A1B0A0B0A2B1A1B1A0B1P4P3P2P1P0顯然，電路的輸入

4、輸出信號有：輸入信號：被乘數(shù)A（A2A1A0），乘數(shù)B（B1B0）輸出信號：乘積P（P4P3P2P1P0）由乘法原理可見，此乘法器需要6個與門及一個4位加法器，故選擇2片74HC08及1片74HC283。邏輯圖：連線圖：6解：（1）分析設計要求4位有符號二進制數(shù)比較器的輸入信號分別為A數(shù)（A3A2A1A0）、B數(shù)（B3B2B1B0），其中A3及B3分別為兩個數(shù)的符號位，A2A0、B2B0為數(shù)值位；輸出信號仍然是G、E、S，分別表示大于、等于、小于三種比較結(jié)果。（2）列真值表依據(jù)多位有符號二進制數(shù)的比較原理，可列出真值表。輸入輸出A3 B3A2 B2A1 B1A0 B0GESA3B3 001A3

5、B3A2B2 001A3B3A2B2A1B1 001A3B3A2B2A1B1A0B0001（3）寫邏輯表達式用Gi表示AiBi，Ei表示AiBi，Si表示AiBi，可得到輸出變量G、E、S的邏輯表達式：由前面介紹的1位比較器可知：則4位有符號數(shù)值比較器的輸出函數(shù)表達式可寫成顯然S的值也可由其他兩個值的輸出得到，表達式為 （4）畫邏輯圖： 根據(jù)以上表達式，結(jié)合1位二進制數(shù)比較器的設計結(jié)果，可得到4位有符號二進制數(shù)比較器的邏輯圖。7解：由于有符號二進制補碼數(shù)的最高位是符號位，符號位為“0”的數(shù)要比符號位為“1”的數(shù)大，當符號位相同時，以其余數(shù)值位的大小決定比較結(jié)果。因此有符號數(shù)的比較和無符號數(shù)的比

6、較，差異僅在最高位，可將兩個有符號數(shù)的最高位取反后，利用比較器74HC85進行比較。連線圖如下：8解：(1) 分析設計要求。4位二進制補碼原碼轉(zhuǎn)換器有4位補碼輸入，4位原碼輸出。(2) 列真值表。設定變量：設4位補碼輸入變量為A(A3A2A1A0)，4位原碼輸出變量為Y(Y3Y2Y1Y0)，根據(jù)補碼數(shù)轉(zhuǎn)換為原碼數(shù)的轉(zhuǎn)換規(guī)則，可列真值表如下。4位補碼-原碼轉(zhuǎn)換真值表輸 入輸 出對應十進制數(shù)A3A2A1A0Y3Y2Y1Y0000000000000100011001000102001100113010001004010101015011001106011101117100010011111-7101

7、01110-610111101-511001100-411011011-311101010-211111001-1(3) 化簡邏輯函數(shù)。由真值表可得到邏輯函數(shù)Y3Y0的卡諾圖，如下。圖2-59 4位原碼-補碼轉(zhuǎn)換器卡諾圖由卡諾圖化簡，寫出邏輯表達式如下：(4) 畫邏輯圖。根據(jù)以上表達式，畫出4位補碼-原碼轉(zhuǎn)換器邏輯圖如下圖。9解：（1）分析設計要求根據(jù)檢奇電路的要求，電路需要3個輸入信號、1個輸出信號。（2）列真值表設定變量：用A、B、C三個變量作為輸入變量，用Y作為輸出變量。根據(jù)題目要求，可列出真值表如下。真值表ABCY00000011010101101001101011001111（3）化

8、簡邏輯函數(shù)由真值表可畫出卡諾圖。BCA000111100010111010由卡諾圖寫出最簡與或式如下 （4）用譯碼器實現(xiàn)時，由于輸入變量有3個，因此應選擇3線-8線譯碼器（74HC138）。若在電路連接時，將A、B、C分別接到譯碼器的A2、A1、A0端，即A2=A，A1=B，A0=C，則上式可改寫為：由74HC138的輸出函數(shù)： 可得根據(jù)以上邏輯表達式畫出連線圖如下：（5）用數(shù)據(jù)選擇器實現(xiàn)時，由于輸入變量個數(shù)為n=3，由i=n-1=3-1=2，可知，應選擇4選1的數(shù)據(jù)選擇器（74HC153）實現(xiàn)該函數(shù)功能。若在電路連接時，將B、C分別接到數(shù)據(jù)選擇器的S1、S0端，即則檢奇電路的輸出表達式可改寫

9、為由于4選1數(shù)據(jù)選擇器的輸出函數(shù)式為顯然，若要用數(shù)據(jù)選擇器實現(xiàn)Y函數(shù)，只須令根據(jù)以上分析可知，如果將4選1數(shù)據(jù)選擇器的輸入端按以下關(guān)系連接，可實現(xiàn)檢奇電路函數(shù)的功能。按以上關(guān)系式連接的連線圖如下。第3章一、單選題（1）C（2）C（3）A（4）A（5）A（6）D（7）C（8）A（9）C（10）D（11）C（12）C（13）C（14）D二、判斷題（1）（2）（3）（4）（5）（6）（7）（8）（9）（10）三、填空題（1）保持、置0、置1，Clk有效（2）保持、置0、置1、翻轉(zhuǎn)，Clk有效（3）置0、置1，Clk有效（4）保持、翻轉(zhuǎn)，Clk有效（5）翻轉(zhuǎn)（6）有效狀態(tài)（7）能自啟動（8）時序（9）

10、4（10）6四、綜合題（1）解：（2）解：（3）解：（4）解：1）狀態(tài)圖/1/0/0/0/0/0/0/0Q2Q1Q0/B0001111101010010100111002）狀態(tài)表現(xiàn)態(tài)次態(tài)輸出B000111100100000100010011010010001101011000110101011111003）利用卡諾圖化簡Q2n+1Q1n+1Q1n Q0nQ2n000111100100010111Q1n Q0nQ2n000111100101011010Q0n+1BQ1n Q0nQ2n000111100100111001Q1n Q0nQ2n0001111001000100004)由于D觸發(fā)器的特性

11、方程Qn+1=D顯然 5）畫邏輯圖6）畫時序圖（5）解：1）列出狀態(tài)表現(xiàn)態(tài)次態(tài)輸出C0000010001011001001111101000001101110100011111002）寫出輸出函數(shù)、狀態(tài)函數(shù)及特性函數(shù)3）分析能否自啟動存在無效狀態(tài)，將=010，代入次態(tài)方程，得=101，C=0；將=101，代入次態(tài)方程，得=010，C=1。010101/0/1該電路是一個不能自啟動的時序電路，需修改。修改Q0狀態(tài)函數(shù)：Q0n+1Q1n Q0nQ2n0001111001111000使其驅(qū)動函數(shù)改為：將無效狀態(tài)010、101分別代入狀態(tài)函數(shù)，得010101011/0/1顯然可以自啟動。4）邏輯圖5）

12、時序圖（6）解： 代入中，得狀態(tài)表：Z00100010011001011000狀態(tài)圖：存在無效狀態(tài)，能自啟動。時序圖：（7）解：利用異步清零方式設計十進制計數(shù)器由異步清零方式，當74HC161的計數(shù)值達到1010時，立刻產(chǎn)生清零信號。即Q3Q2Q1Q0=1010時，使=0，對應的清零信號的邏輯關(guān)系是： 另外，當Q3Q2Q1Q0=1001時，應使進位C=1，對應的進位輸出的邏輯關(guān)系是：由上述清零邏輯及進位邏輯，可畫出由74HC161及門電路構(gòu)成十進制計數(shù)器的邏輯圖，如下圖所示。（8）解：方法一：兩片74HC161各構(gòu)造成十進制計數(shù)器后，兩個十進制計數(shù)器級聯(lián)構(gòu)造100進制計數(shù)器。用74HC161構(gòu)造的十進制計數(shù)器如下圖。參照課本圖3-74的方法級聯(lián)后，100進制計數(shù)器的連線圖如下圖。（9）解：設計出六進制計數(shù)器的輸出函數(shù)及狀態(tài)函數(shù)如下：可寫出激勵函數(shù)如下：課本中已有十二進制計數(shù)器的激勵函數(shù)及輸出函數(shù)：根據(jù)題目要求，既可實現(xiàn)六進制計數(shù)，又可實現(xiàn)十二進制計數(shù)的計數(shù)器輸出函數(shù)及激勵函數(shù)如下：（10）解： 列狀態(tài)表ABC000001