電子時鐘論文參考

1、廣東農工商職業(yè)技術學院畢業(yè)論文（設計）題 H簡易電子時鐘設計專 業(yè)通信技術年級班級指導教師目錄第一童引言、課題的研究意義4二、本論文的目的、內容 4第二童硏究現(xiàn)狀及設計目標4、相近研究課題的特點及優(yōu)缺點分析4_、現(xiàn)行硏究存在的I可題及解決方法6三、設計目標6第三童要解決的幾個關鍵問題6、電路難點6二、實際操作難點7第四童系統(tǒng)結構與模型7設計算法描述7第五童系統(tǒng)實現(xiàn)技術8分模塊詳述系統(tǒng)各部分的實現(xiàn)方法8（-）時鐘脈沖電路及分頻電路8（二）六十進制電路8（三） 二十四進制計數(shù)器電路9（四）譯碼和驅動顯示電路 10（五） 校分電路11（六）設計總電路圖11第六童性能測試與分析 12、仿真過程與結果1

2、2二、測試分析12第七章結束語12心得體會13致謝14參考文獻14簡易電子時鐘設計通信技術1班 葉勁柏摘要如何設汁好并制作出一個電子實物，既是考驗我們的智慧，更是考驗我們的能力。畢業(yè)設計對我們來說, 其不僅是一個單純的課后實踐，更是一個交流和動手的平臺。通過這個平臺，我們能夠把課堂上的知識和實 際應用結合起來，從而得岀新的結論和結果。通過合理地運用晶振電路、汁數(shù)器、數(shù)碼管等元件，設計并制作 出電子時鐘，是我們這次設計中的重點。設計中應用到了晶振電路和訃數(shù)器電路,在實際應用中具有良好的擴 展性和穩(wěn)泄性。為設訃提供了很好的基礎。實踐是檢驗頁理的唯一標準。所以通過這次的畢業(yè)設訃，我們可以 從中更好地

3、理解電子電路和時鐘電路的實際應用情況,更能從中發(fā)現(xiàn)并解決課堂上理論知識出現(xiàn)的疑點難點。關鍵i司:脈沖信號 晶振計數(shù)器七段數(shù)碼管數(shù)字電路第一章一、課題的研究意義我們專業(yè)需要對電子電路有一定的了解，我們選擇的這個課題是電子時鐘設計，這個課題 的難度是要理解并熟悉電路的基本知識，掌握組合邏輯電路、時序邏輯電路及數(shù)字邏輯電路的 設計、安裝、測試方法，從而鞏固我們在課堂上所學的知識，并且能夠提高我們對實際電路的分 析和解決能力。二、本論文的目的、內容在今天這個高效率的社會，我們每天都要用到電子時鐘。其重要性是顯而易見的。我們選 取的這個課題就是對電子時鐘進行研究、設計與制作。我們希望通過這次的設訃和制作

4、,達到以 下日的：（一）在設計和制作過程中，可以充分發(fā)揮我的動手能力，也能夠鍛煉我們畢業(yè)后解決實際 問題的能力。（二）在制作過程中，我們也會去翻閱大量的書籍和資料，對資料進行整理和分析，有利于 發(fā)揮我的分析能力和動手能力。（三）分組合作也能夠增強我們的團隊合作意識，對以后進入社會有很好的學習作用。（四）提高我們對電子電路的熟悉程度。我們的設計內容主要是運用晶體振蕩電路和計數(shù)器制作電子時鐘。采用全硬件的方法進行制作，設計一個顯示時、分、秒的電子時鐘。第二章一、相近研究課題的特點及優(yōu)缺點分析電子時鐘總的來說有三種做法：方法一：晶振電路運用5 1系列單片機制作電子時鐘，其結構圖如下:開關電路AT89

5、C51單片機電于時鐘給構圈電源這種制作電路比較簡單，直接用單片機編程控制輸出時鐘信號，使用的硬件比較少,如果量 產比較節(jié)省成本。但是其設計需要熟悉單片機編程，還需要用到燒錄設備，所以這種方法不適 合我們使用。方法二：運用5 5 5多諧振蕩電路產生時鐘脈沖，經過60進制訃數(shù)器和2 4進制計數(shù)器分別輸岀秒 信號、分信號和時信號,再輸出數(shù)碼管顯示。這種方法設訃起來比較簡單可行，需要基本的電路 知識。但是其輸出的信號誤差比較大,其脈沖上跳沿和下跳沿的調整比較難調，如果汁算產生了 誤差，那么產生的脈沖也會產生誤差，所以這種方法也不適用。其電路結構如下：方法三：利用晶振產生時鐘脈沖,再通過分頻電路產生1H

6、z的脈沖，輸入60十進制和24進制訃數(shù)器 產生秒、分、時信號,再通過數(shù)碼管顯示。這種方法跟笫二種方法差不多，但是這種方案使用了 晶振電路，相對于用555多諧振蕩電路產生的時鐘脈沖精確度大大增加了，所以我們采用了這種 設計方案。二、現(xiàn)行研究存在的問題及解決方法如果直接用51單片機設計，在sc a n中延時時間會變少，后兒位數(shù)碼管會變暗，但是可以通 過外中斷0和1來調節(jié)其延遲的缺點。如果單片機使用的是片內振蕩器，則可能引起震蕩的精 確度不高,所以應該使用外部晶振震蕩，提高精度。如果使用5 55定時器制作，由于其上下路電平不一樣，所以會在輸出震蕩的時候由于上跳沿 和下跳沿的頻率不同而引起誤差，所以需

7、要增加二極管和通過調節(jié)電阻的阻值來調節(jié)其頻率同 步，當其占空比為50%，這時t l=t2,其輸出上跳沿和下跳沿一樣的方波，這時輸出脈沖穩(wěn)定。三、設計目標本課題設計的LI標是一個能顯示時、分、秒的時鐘，外加一些控制電路，能夠實現(xiàn)時間的誤 差控制和調節(jié)。第=章-=F-、電路難點對于晶振電路中，因為其輸出的頻率比較高,所以需要使用較多級的分頻。在我們的設計中， 用了 14級的2分頻CD406 0和一個2分頻CD4 5I 8分出1Hz的秒脈沖。因為要產生6 0秒的秒信號和分信號，所以要用到60進制的計數(shù)器，但是用一個訃數(shù)器比較 難實現(xiàn)，用7 4LS90加上74LS92就可以組成一個60進制的計數(shù)器。而

8、小時信號可以用到兩個 74 L S 161構成24進制輸出時信號。從一個1 6 I的二位和另一個161的四位的輸出端連接與 非門對16 1置零，可以實現(xiàn)24循環(huán)。二、實際操作難點采用晶振電路設計電子時鐘，其優(yōu)點就是振蕩頻率穩(wěn)定，誤差非常小，兒乎可以忽略。當然, 也存在一定的缺點，因為晶振電路一旦制作完成，就不能任意改變頻率，還有山于晶振的震蕩頻 率比較大，所以需要用到多級的分頻電路。而且晶振內部比較脆弱，反接和在焊接過程中可能山 于過熱導致容易損壞晶振。所以我們需要在設訃初就要對晶振電路進行精確的計算。設訃使用 的是3 2 768Hz的晶振，然后經過14級得2分頻和1級2分頻,輸出秒脈沖。再就

9、是焊接的過 程中注意保護電路，不能讓電路受到太大的電壓輸入,還有就是在焊接過程中防止元器件過熱而 導致元器件燒壞。第四章設計算法描述因為用到的是晶體振蕩器，輸出3 2768Hz的高頻率信號，要將其分頻為1Hz的分頻倍數(shù)為 3276 8 (215),g|J實現(xiàn)該分頻功能的計數(shù)器相當于13級2進制計數(shù)器。從盡量減少元器件數(shù)量的 角度來考慮,這里可選多極2進制計數(shù)電路CD4 0 6 0和CD4 5 1 8來構成分頻電路。因為CD4 0 60包含了振蕩電路所需要的非門，所以能夠省去一些元件oCD4060可以把2768H z的信號分 頻為2Hz ,再用CD4518把2 Hz分頻成1 Hz。7 4LS90

10、和74LS9 2構成60進制計數(shù)器，當二一五-十進制計數(shù)器7 4LS 9 0輸出Q0和輸入 B相接，構成8 4 2 1 BCD碼計數(shù)器，當輸出1 0 01時，計數(shù)器將置零重新計數(shù)，并將Q 3端輸出一 個低電平給74LS92的CPA輸入端提供計數(shù)信號。當7 4LS 9 2計數(shù)到6的時候在進行翻轉, 所以兩個計數(shù)器構成了 60進制。用兩個7 4 LS161構成2 4小時信號，當兩個161輸出為2 4時，從十位輸出的2和個位輸出 的4位信號經過一個與非門送入到兩個計數(shù)器的同步置零端翻轉重新計時。第五章分模塊詳述系統(tǒng)各部分的實現(xiàn)方法（一）時鐘脈沖電路及分頻電路RSRTt34567S9123TCCMR晶

11、振電路框圖通過使用3 2 768Hz的晶振和等效電容組成晶體振蕩電路，輸出32768Hz的脈沖，再經過CD4 0 60分成2Hz的信號。因為CD4 0 6 0計數(shù)為14級2進制計數(shù)器,可以將3 27 6 811 z的信號 分頻為2 Hz,其內部框圖如下：QuCD40 6 0內部框圖圖中可以看出,CD4 0 60的時鐘輸入端兩個串接的非門，因此可以直接實現(xiàn)振蕩和分頻的功 能。再經過CD4 5 18的2分頻分成1Hz的秒信號輸出。（二）六十進制電路六十進制分、秒信號電路框圖如上圖所示,用一個74LS90和74 LS92構成六十進制電路，做成秒電路和分電路，首先 是用了一個二一五-十計數(shù)器74LS9

12、 0計數(shù)到個位的9后翻轉并輸出一個低電平到二-六一十二 進制的計數(shù)器74LS92輸出秒位的十位6 ,就構成了分和秒所需要的六十進制加法計數(shù)器電路。（三）二十四進制計數(shù)器電路二十四進制小時信號邏輯電路圖如下：二十四進制計數(shù)器我們用了 74LS161來制作，通過經過分計數(shù)器輸岀的低電平接一個非門 輸出高電平送入二十四進制的74LS161的脈沖輸入端，然后二十四進制計數(shù)器開始訃數(shù)。當整個 電路計時到2 4的時候，從十位的Q1和個位的Q 2共同輸出一個高電平，通過一個與非門輸出低 電平，再輸入兩個7 4 LS161的清零端清零重新開始計數(shù)。（四）譯碼和驅動顯示電路rjLa6* g o a 亠心 OQ

13、O O C? O O71LS48CM*aTiat g Q a uj 4 q O O O G C O O74LSiS託1-1 一000: o晝gr-nJ1共陰極7段數(shù)碼管驅動電路譯碼和驅動顯示電路是山譯碼器74LS48和共陰極七段數(shù)碼管共同組成。譯碼電路的功能 是將秒”、分”、時”計數(shù)器的輸出代碼進行翻譯，變成相應的數(shù)字。用于驅動LED七段數(shù) 碼管的譯碼器常用的有74LS48。7 4LS4 8是BCD7段譯碼器，其輸出是0C門輸出且低電平 有效，專用于驅動LED七段共陰顯示數(shù)碼管。由“秒”、“分”、“時”輸出的信號經過7 4LS48的譯碼，變成8 4 21BCD碼輸入到相應的數(shù)碼管顯示出相應的數(shù)

14、字。然后再用數(shù)碼管接地，數(shù)碼管 正常工作。其連接電路圖如下所示：7段數(shù)碼管連接電路框圖（五）校分電路為了使電路易于控制，所以我們就在電路中增加了一個校分電路，其電路圖如下:校分電路上面的校分電路中，山一個雙開關進行分鐘的校對，開關閉合的時候,送出一個電平道分輸入端口，進行調整分鐘。（六）設計總電路圖ZL,432? u-* n i. 、廠 luwi-匸Tlt43oL*G 卜EH :-f.上86 888 切C32 22 HzlkTHCT1USPruse5388883&gTWW1:J-G asaa zSls“152oMOo$bTh1K5J一、仿真過程與結果3388SSgris?o OQ冬兀、f “F

15、R2 卜卜?a522-S時鐘電路總設計圖第六章時鐘仿真結果圖通過使用professiona 1仿真軟件對電路進行仿真，能夠成功地輸岀1 H z的脈沖信號，能夠顯示時、分、秒，并進行計數(shù)轉換。通過增加的校時電路能夠正確地調校分信號。說明這次 的設計是成功的。從晶振電路輸出地脈沖信號為:1H z脈沖信號輸出二、測試分析在焊接過程中，我們一邊焊接一邊進行測試，山于采購的芯片芯片廠家都不同，所以規(guī)格不 一樣，在電路中的兼容性可能會產生一點差別。而且我們在軟件上進行的仿真由于沒有提供詳 細的電壓和電流，所以在電源的取舍上耗費了我們很多的時間。通過實驗,我們確定了電路穩(wěn)定 工作時候電源的電壓為5v左右。過

16、高的電壓可能會導致整個電路燒壞，而低電壓會導致電路上 的晶振電路不起振，嚴重還會使芯片燒壞，從而破壞整個電路板。在焊接中，山于電路板的面積 限制，我們放棄了原來設計時候采用的校時電路，并簡化了電路圖，使電路板能夠清晰，便于在 發(fā)生問題的時候能夠容易找出問題的原因。因為晶振電路使用的是不可調電容，所以不能對晶振電路的輸出脈沖進行微調，所以整個電 路會產生一點誤差。經過測試后，電路能夠順利輸出時鐘信號，并能夠正確訃數(shù)并顯示時分秒。 總的來說，這次的制作是成功的。第七章心得體會在這次的設計過程中，通過大量的查找和動手，我對自己的專業(yè)知識得到了更進一步的擴 展。設訃中涉及了各方面的知識，其中有電子電路

17、、電工基礎知識。通過課堂上的學習和累積, 加上對課外的知識的涉取和消化，變成自己適用的知識。使我在分析問題、解決問題和實際動手 等能力方面得到了鍛煉和提高。對于這些能力的培養(yǎng)，對我以后將有很大的幫助，因為理論教學 與實踐性教學環(huán)節(jié)必須密切聯(lián)系、互相配合，才會取得比較好的效果，所以對于這次的設計實 踐，我覺得是一次非常珍貴的機會，對于我們提高對課程知識的理解也有很大的幫助。雖然這次設計用到了學過的訃數(shù)器、譯碼器和晶振電路等，但是山于平時學習上掌握得不 夠牢固，所以在設計的時候還是覺得很吃力，通常一個芯片，一個電路問題都要和組員討論上很 久，但是我們都能解決這些問題。這次的設訃使我懂得了很多芯片在實際應用中的作用，還有對 于芯片的功能和數(shù)字電路的設計，使我對電子電路有了一個比較深刻的理解。因為在設計過程中運用到了仿真軟件，也能熟悉地運用軟件對硬件電路進行模擬仿真，為設 計提供了很大的便利，同時也簡化了設計過程中對電路的驗證時間，提高了設計的效率。有付出就會有收獲，這是我的第一個設計實踐，所以我把它當成一個很好的鍛煉機會，也花 費了很多心思去做。曾經在制作過程中我想到了放棄,但是同學們的關心和幫助給了我很大的動 力，促使我最終還是完成了整個作品。所以覺得收獲還